專利名稱：半導(dǎo)體存儲設(shè)備和半導(dǎo)體存儲設(shè)備的寫入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲設(shè)備，更特別地，本發(fā)明涉及一種半導(dǎo)體存儲設(shè)備，在這個設(shè)備中數(shù)據(jù)寫入鎖存電路連接到一個存儲單元陣列中的位線；在存儲單元陣列的列中，鎖存電路構(gòu)成的組與存儲單元構(gòu)成的組在行的方向上被分成多個區(qū)域，在每個區(qū)域中的多個鎖存電路連接到單獨的數(shù)據(jù)線。
背景技術(shù)：
為了以預(yù)定次數(shù)執(zhí)行一個鎖存器的操作(例如，鎖存電路的總數(shù)除以數(shù)據(jù)線路的數(shù)目)，一個傳統(tǒng)的半導(dǎo)體存儲設(shè)備已經(jīng)被配置成可以在位線上提供數(shù)據(jù)寫入鎖存電路，在所有的鎖存電路中設(shè)置數(shù)據(jù)之后，同時執(zhí)行一個寫入操作。這里，同步執(zhí)行寫入操作的鎖存電路的總數(shù)被稱為“一頁”。
下面參考附圖描述現(xiàn)有技術(shù)。圖6A是一個表示現(xiàn)有技術(shù)中半導(dǎo)體存儲設(shè)備的電路圖；圖6B是一個表示它的操作的流程圖。
在圖6A中，參考數(shù)字600表示一個按照四條數(shù)據(jù)線分割所獲取的區(qū)域0；610是按同樣方式分割的區(qū)域1；601至604是在區(qū)域0(600)內(nèi)部的存儲單元；605至608是在區(qū)域0(600)內(nèi)部的數(shù)據(jù)寫入鎖存電路；611至614是在區(qū)域1(610)內(nèi)的存儲單元；615至618是在區(qū)域1(610)內(nèi)部的數(shù)據(jù)寫入鎖存電路；620是一條字線；621是一條用于在區(qū)域0(600)的鎖存電路605至608中設(shè)置數(shù)據(jù)的數(shù)據(jù)線路；622是一條用于在區(qū)域1(610)的鎖存電路615至618中設(shè)置數(shù)據(jù)的數(shù)據(jù)線路。
下面根據(jù)圖6B中表示的流程圖，解釋上文描述的在現(xiàn)有技術(shù)中配置的半導(dǎo)體存儲設(shè)備的操作。在圖6B表示的流程圖中，區(qū)域中的操作符合彼此的timewise。
首先，區(qū)域0(600)中的寫入數(shù)據(jù)存儲在鎖存電路605至608中(步驟0)。
其次，區(qū)域1(610)中寫入的數(shù)據(jù)存儲在鎖存電路615至618中(步驟1)。
以這種方式完成了一頁鎖存設(shè)置。
隨后，將字線620設(shè)置到預(yù)定的寫入電壓電平。此后，重復(fù)一個檢驗操作和一個寫入操作直到所有的存儲單元601至604與611至614已經(jīng)達到一個預(yù)定的閾值電平(步驟2到步驟5)。
以上描述的配置中，寫入次數(shù)的平行操作性很高，因此可以以相對高的速度完成寫入操作。
然而，在上面描述的配置中，直到對于一頁中的每一個鎖存電路都完成了寫入數(shù)據(jù)的鎖存設(shè)置才會開始寫入操作。因此，即使已經(jīng)準(zhǔn)備好寫入操作，在已經(jīng)設(shè)置寫入數(shù)據(jù)的區(qū)域也必須要等待其它區(qū)域完成寫入數(shù)據(jù)的鎖存設(shè)置，因而產(chǎn)生了一個損失總體寫入時間的問題。
并且，直到完成一頁的寫入操作才會開始下一頁的數(shù)據(jù)鎖存操作。因此即使已經(jīng)準(zhǔn)備下一個數(shù)據(jù)的鎖存，在寫入操作已經(jīng)完成的區(qū)域必須要等待其它區(qū)域中寫入數(shù)據(jù)的鎖存設(shè)置的完成，因此產(chǎn)生整個芯片的寫入時間被損失的問題。
此外，因為一頁的寫入操作在任何區(qū)域同時開始，寫入時間一直是恒定的，因此產(chǎn)生一個問題，就是速度取決于一頁內(nèi)的最慢存儲單元的寫入速度。

發(fā)明內(nèi)容
已經(jīng)完成的本發(fā)明是為了嘗試解決上面現(xiàn)有技術(shù)中的問題。本發(fā)明的主要目的是提供一種半導(dǎo)體存儲設(shè)備和一種半導(dǎo)體存儲設(shè)備的寫入方法，其中可以以一個更高的速度執(zhí)行數(shù)據(jù)寫入處理。
本發(fā)明的其它目的、特征和優(yōu)點將通過下面的描述變得清楚。
為了實現(xiàn)上面描述的目的，作為解決問題的第一實施例，根據(jù)本發(fā)明的半導(dǎo)體存儲設(shè)備以一種半導(dǎo)體存儲設(shè)備為基礎(chǔ)，其中數(shù)據(jù)寫入鎖存電路連接到一個存儲單元陣列的位線上，在存儲單元陣列的列中，鎖存電路構(gòu)成的組與存儲單元構(gòu)成的組在行的方向上被分成多個區(qū)域，在每一個區(qū)域的多個鎖存電路都分別地連接到單獨的數(shù)據(jù)線上。在上面描述的半導(dǎo)體存儲設(shè)備中，每一個區(qū)域的多個存儲單元公共連接到單獨的子字線，而且每一個區(qū)域的子字線通過一個字線的開關(guān)元件連接到主字線上。
換句話說，它的構(gòu)成如下根據(jù)本發(fā)明的一種半導(dǎo)體存儲設(shè)備包括多個區(qū)域，每個區(qū)域在存儲單元陣列中以行的方向分離；配置在每個區(qū)域的存儲單元構(gòu)成的組；配置在每個區(qū)域的數(shù)據(jù)鎖存電路構(gòu)成的組，通過字線連接到存儲單元構(gòu)成的組中的每一個存儲單元；數(shù)據(jù)線路，分別單獨地連接到鎖存電路；子字線，公共連接到每個區(qū)域的存儲單元構(gòu)成的組上；一個開關(guān)元件，插在每一個子字線和主字線之間。
上面描述的配置的功能如下寫入數(shù)據(jù)被鎖存在一個以行方向分離的區(qū)域中的某一個區(qū)域的鎖存電路構(gòu)成的組中。數(shù)據(jù)鎖存一旦完成，處理進入關(guān)于其它區(qū)域鎖存電路構(gòu)成的組的數(shù)據(jù)鎖存。與此同步，在已經(jīng)完成數(shù)據(jù)的區(qū)域打開字線的開關(guān)元件，然后子字線連接到主字線。因此主字線的施加電位通過開關(guān)元件和子字線被傳送給區(qū)域中的存儲單元構(gòu)成的組，在完成數(shù)據(jù)的鎖存之后，數(shù)據(jù)從鎖存電路構(gòu)成的組中傳送和寫入到區(qū)域的存儲單元構(gòu)成的組中。在將寫入數(shù)據(jù)鎖存到區(qū)域的同時，鎖存數(shù)據(jù)被寫入其它區(qū)域的存儲單元中。換句話說，已經(jīng)完成數(shù)據(jù)鎖存的區(qū)域不必等待其它區(qū)域完成數(shù)據(jù)鎖存，處理不用任何實質(zhì)的等待直接進入數(shù)據(jù)寫入。因此可以高速地有效地執(zhí)行數(shù)據(jù)寫入處理。
作為解決這個問題的第二實施例，根據(jù)本發(fā)明的半導(dǎo)體存儲設(shè)備進一步被配置為，在解決這個問題的第一實施例中鎖存電路的開關(guān)元件被插入到每一個存儲單元和每一個鎖存電路之間，鎖存電路的開關(guān)元件按區(qū)域是分開的，每個區(qū)域的鎖存電路中多個開關(guān)元件公共連接到一個單獨的地址信號線路。
換句話說，它是這樣構(gòu)造的根據(jù)本發(fā)明的一種半導(dǎo)體存儲設(shè)備包括多個區(qū)域，每一個區(qū)域在一個存儲單元陣列中以行的方向分開；配置在每個區(qū)域的存儲單元構(gòu)成的組；配置在每個區(qū)域的數(shù)據(jù)寫入鎖存電路構(gòu)成的組，通過字線連接到存儲單元構(gòu)成的組的每一個存儲單元；數(shù)據(jù)線路，分別連接到鎖存電路；子字線，公共連接到每個區(qū)域的存儲單元構(gòu)成的組上；一個插在每個子字線和主字線之間的字線開關(guān)元件；一個插入在每一個存儲單元與每一個鎖存電路之間的開關(guān)元件；一條地址信號線路，它公共連接到每個區(qū)域中鎖存電路構(gòu)成的組的開關(guān)元件。
上面描述的配置的功能如下在已經(jīng)完成寫入操作的區(qū)域關(guān)閉鎖存電路的開關(guān)元件，然后，當(dāng)一頁的寫入操作沒有完成的時候，這個區(qū)域的存儲單元與鎖存電路之間的電連接被切斷。此后，將下一個數(shù)據(jù)鎖存到這個區(qū)域的鎖存電路。結(jié)果是，在已經(jīng)完成寫入操作的區(qū)域中可以鎖存下一個數(shù)據(jù)，而不會存在等待其他區(qū)域完成數(shù)據(jù)寫入操作的延遲。因此，在第二頁和此后頁中鎖存數(shù)據(jù)的時間可以被縮短，因此縮短總的寫入時間。
在解決這個問題的第一或者第二實施例中，更優(yōu)選地是，存儲寫入速度優(yōu)先級的存儲單元應(yīng)該連接到每一個位線。
上面描述的配置的功能如下每個區(qū)域的寫入速度優(yōu)先級的信息在第一次寫入操作期間存儲在存儲單元中。數(shù)據(jù)寫入的優(yōu)先級由第二次和隨后的寫入操作期間存儲單元中存儲的寫入速度優(yōu)先級的信息來控制。例如，當(dāng)給予寫入速度慢的區(qū)域優(yōu)先級的時候執(zhí)行寫入操作。因而，可以高速執(zhí)行第二次和隨后的寫入操作。
關(guān)于一種在半導(dǎo)體存儲設(shè)備中的寫入方法，以上描述的問題可以通過提供根據(jù)本發(fā)明的下面的裝置來解決。
用于解決在根據(jù)本發(fā)明半導(dǎo)體存儲設(shè)備中寫入方法的問題的第一實施例的特征在于，每個區(qū)域連續(xù)地在一種狀態(tài)下執(zhí)行寫入數(shù)據(jù)的鎖存設(shè)置，在這種狀態(tài)中存儲單元陣列以行的方向被分成多個區(qū)域，寫入方法包括下面的步驟也就是說，在第一步中，在某一個區(qū)域執(zhí)行寫入數(shù)據(jù)的鎖存設(shè)置。下一步，在已經(jīng)完成鎖存設(shè)置的區(qū)域，鎖存設(shè)置之后的數(shù)據(jù)被傳送并寫入這個區(qū)域的存儲單元中；然后在一個剩余的區(qū)域執(zhí)行寫入數(shù)據(jù)的鎖存設(shè)置；此外，數(shù)據(jù)寫入和數(shù)據(jù)鎖存設(shè)置的同時處理被順序地轉(zhuǎn)移到下一個區(qū)域進行直到所有區(qū)域的數(shù)據(jù)寫入和鎖存設(shè)置完成。也就是，根據(jù)本發(fā)明的半導(dǎo)體存儲設(shè)備的寫入方法的特征在于，在已經(jīng)完成鎖存設(shè)置的區(qū)域，鎖存設(shè)置之后的數(shù)據(jù)被傳送并寫入這個區(qū)域的存儲單元中，而沒有因為等待其他區(qū)域完成鎖存設(shè)置而存在的延遲。
上面描述的寫入方法的功能如下當(dāng)按區(qū)域執(zhí)行鎖存電路中寫入數(shù)據(jù)的鎖存設(shè)置時，存在一個鎖存設(shè)置已經(jīng)完成的區(qū)域，但是還有另一個沒有完成鎖存設(shè)置但已經(jīng)開始鎖存設(shè)置的區(qū)域。如在現(xiàn)有技術(shù)中一樣，如果數(shù)據(jù)經(jīng)過所有區(qū)域的鎖存設(shè)置完成之后被寫入到存儲單元中，那么在已經(jīng)完成鎖存設(shè)置的區(qū)域就產(chǎn)會生一個等待時間。相反，通過根據(jù)本發(fā)明的寫入方法，鎖存設(shè)置之后，鎖存電路中的鎖存數(shù)據(jù)隨著鎖存設(shè)置的完成被傳送到和寫入存儲單元中，其中不存在等待其他區(qū)域完成鎖存設(shè)置的延遲。因此可以高速和有效地執(zhí)行數(shù)據(jù)的寫入操作。就是說，可以縮短總的寫入時間。
在解決如上所述的寫入方法中出現(xiàn)的問題的第一實施例中的其他優(yōu)選方面，在其它區(qū)域的鎖存設(shè)置期間，使得完成鎖存設(shè)置的區(qū)域?qū)⒁獔?zhí)行一個低電平的微弱數(shù)據(jù)寫入操作，通過產(chǎn)生一個比在正常的寫入操作期間的字線電位電平低的字線電位電平，存儲單元不能達到一個預(yù)定的閾值電平。
上面描述的寫入方法的功能如下如果在存儲單元中寫入數(shù)據(jù)的閾值電平高于在正常寫入操作中的預(yù)定閾值電平，處理不可避免的進入一個檢驗操作，這就需要時間。相反，在根據(jù)本發(fā)明的寫入方法中，通過在其他區(qū)域的鎖存設(shè)置期間進行數(shù)據(jù)寫入的時候抑制字線的電位電平低于平時的電平，在閾值電平?jīng)]有達到預(yù)定電平的狀態(tài)下執(zhí)行一種微弱的寫入操作。這樣可以省去檢驗操作。
用于解決上面描述的寫入方法中出現(xiàn)的問題的第一實施例中又一個優(yōu)選的方面，在其它區(qū)域的鎖存設(shè)置期間，通過產(chǎn)生一個比在正常的寫入操作期間的寫入脈沖寬度窄的寫入脈沖寬度，存儲單元不能達到一個預(yù)定的閾值電平，而使得完成鎖存設(shè)置的區(qū)域?qū)⒁獔?zhí)行一個低電平的微弱數(shù)據(jù)寫入操作。
上面描述的寫入方法的功能如下如果存儲單元中寫入數(shù)據(jù)的閾值電平高于在正常寫入操作中的預(yù)定閾值電平，處理不可避免的進入一個檢驗操作，這需要時間。相反，在根據(jù)本發(fā)明的寫入方法中，通過在其他區(qū)域的鎖存設(shè)置期間進行數(shù)據(jù)寫入的時候?qū)⒚}沖寬度減少使其低于平時的數(shù)值，在閾值電平?jīng)]有達到預(yù)定電平的狀態(tài)下執(zhí)行一種微弱的寫入操作。因此，這樣可以省略檢驗操作。繼續(xù)省略檢驗操作，直到完成所有區(qū)域的鎖存設(shè)置。在上面描述的方式中檢驗操作的省略可以進一步縮短總的寫入時間。
根據(jù)本發(fā)明中用于解決在半導(dǎo)體存儲設(shè)備寫入方法中出現(xiàn)的問題的第二個實施例的特征在于，在上述解決寫入方法的第一實施例中，每個鎖存電路和每個存儲單元之間的電連接在數(shù)據(jù)寫入操作已經(jīng)完成的區(qū)域被切斷，然后，在其它區(qū)域的數(shù)據(jù)寫入操作過程中執(zhí)行下一個數(shù)據(jù)的鎖存設(shè)置。
以上描述的寫入方法的功能如下每個鎖存電路和每個存儲單元之間的電連接在寫入操作已經(jīng)完成的區(qū)域被切斷，當(dāng)時一頁寫入操作還沒有完成。相反地，數(shù)據(jù)被寫入在其它的區(qū)域。同時，下個數(shù)據(jù)被鎖存到寫入操作已經(jīng)完成的區(qū)域中的鎖存電路。作為結(jié)果，在寫入操作已經(jīng)完成的區(qū)域，下個數(shù)據(jù)能夠在沒有等待其他區(qū)域數(shù)據(jù)寫入操作完成的延遲的情況下進行鎖存。因此，用于將數(shù)據(jù)鎖存到第二頁和此后頁的時間被縮短，因而減少了總的寫入時間。
根據(jù)本發(fā)明解決一種半導(dǎo)體存儲設(shè)備中寫入方法的問題的第三實施例的特點在于，在以上描述的解決問題的第一和第二實施例中，數(shù)據(jù)寫入操作期間關(guān)于每個區(qū)域的寫入速度優(yōu)先級的信息被存儲在有關(guān)存儲單元中，當(dāng)在所有區(qū)域的數(shù)據(jù)寫入操作完成之后的第二和隨后的寫入操作期間，根據(jù)關(guān)于寫入速度優(yōu)先級的存儲信息將優(yōu)先權(quán)賦予低優(yōu)先權(quán)時，執(zhí)行數(shù)據(jù)寫入操作。
以上描述的寫入方法的功能如下第一寫入操作期間存儲關(guān)于每個區(qū)域的寫入速度優(yōu)先級的信息。當(dāng)在第二和隨后的寫入操作期間，根據(jù)有關(guān)的已存儲寫入速度優(yōu)先級信息，將優(yōu)先級賦予低優(yōu)先級區(qū)域時，數(shù)據(jù)被寫入。因而，能夠高速執(zhí)行第二次和此后的寫入操作。
當(dāng)考慮到附圖的連接關(guān)系時，本發(fā)明前述的和其它的方面將隨著以下本發(fā)明的描述變得顯而易見。


圖1A表示根據(jù)本發(fā)明的第一個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的電路圖；圖1B表示根據(jù)本發(fā)明的第一個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作流程圖；圖2A表示根據(jù)本發(fā)明的第二個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的電路圖；圖2B表示根據(jù)本發(fā)明的第二個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作流程圖；圖3A表示根據(jù)本發(fā)明的第三個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的電路圖；圖3B表示根據(jù)本發(fā)明的第三個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作流程圖；圖4A表示根據(jù)本發(fā)明的第四個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的電路圖；圖4B表示根據(jù)本發(fā)明的第四個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作流程圖；圖5A表示根據(jù)本發(fā)明的第五個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的電路圖；圖5B-5D表示根據(jù)本發(fā)明的第五個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作流程圖；圖6A表示現(xiàn)有技術(shù)中半導(dǎo)體存儲設(shè)備的電路圖；圖6B表示現(xiàn)有技術(shù)中半導(dǎo)體存儲設(shè)備的操作流程圖。
具體實施例方式
下面參考附圖描述根據(jù)本發(fā)明優(yōu)選實施例的半導(dǎo)體存儲設(shè)備。
在下文中，將參考圖1A和1B描述根據(jù)本發(fā)明的第一優(yōu)選實施例。
圖1A表示根據(jù)本發(fā)明的第一優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的電路圖；圖1B表示中半導(dǎo)體存儲設(shè)備的操作流程圖。
在圖1A中，參考數(shù)字100和110分別標(biāo)記區(qū)域0和區(qū)域1，其中在行的方向具有被分割的多個(假如，兩個)存儲單元陣列。在區(qū)域0(100)和區(qū)域1(110)中的存儲單元陣列包括多個被布置為縱向和橫向的網(wǎng)格模式的存儲單元(也就是，一種陣列方式)。這里，作為一種典型的例子，區(qū)域0(100)和區(qū)域1(110)中表示的僅是一列的存儲單元。為了簡化的原因，一列中的一組有代表性地由8個存儲單元構(gòu)成的組成。數(shù)據(jù)寫入鎖存電路105至108和115至118分別連接到位線BL0至BL7中。半導(dǎo)體存儲設(shè)備被配置，從而寫入數(shù)據(jù)通過一條具有等價比特寬度的數(shù)據(jù)線123被提供到的區(qū)域0(100)的數(shù)據(jù)寫入鎖存電路105至108；相反，寫入數(shù)據(jù)通過另一條具有等價比特寬度的數(shù)據(jù)線124提供到的區(qū)域1(110)的數(shù)據(jù)寫入門電路115至118。區(qū)域0(100)中的多個存儲單元101至104的柵極被公共地連接到一條子字線SWL0。進一步，子字線SWL0通過充當(dāng)字線開關(guān)元件的晶體管109連接到主字線120。相反，區(qū)域1(110)中的多個存儲單元111至114的柵極被公共地連接到另一條子字線SWL1。進一步，按照與上述相同的方式，子字線SWL1通過另一個充當(dāng)字線開關(guān)元件的晶體管119連接到主字線120。子字線SWL0和子字線SWL1是彼此獨立的配線。晶體管109的柵極連接到一個地址信號線121；相反，另一個晶體管119的柵極連接到另一個地址線122。
以上描述的存儲單元101至014和111至114，子字線SWL0和SWL1，晶體管109和119還有主字線120代表性地表示在一列中。每個列具有上述配置的多個列按照縱向排列，由此配置存儲單元陣列。
如以上描述配置的本優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作將參照圖1B表示的流程圖進行解釋。在圖1B表示的流程圖中，在區(qū)域中的操作符合彼此的timewise。
首先，主字線120被設(shè)置為一個預(yù)定義的寫入電平。此時，區(qū)域0和區(qū)域1中的晶體管109和119分別地斷開。
其次，區(qū)域0(100)中的寫入數(shù)據(jù)被鎖存在鎖存電路105至108中(步驟0)。
然后，區(qū)域1(110)中的寫入數(shù)據(jù)被鎖存在鎖存電路115至118中。同時，區(qū)域0(100)中的晶體管109被打開，該區(qū)域的鎖存設(shè)置已經(jīng)完成，因而，子字線SWL0連接到主字線120。因此，主字線120的一個施加電壓(也就是，寫入電平)被施加在存儲單元101至104的選通級上，然后，已經(jīng)被鎖存在鎖存電路105至108的數(shù)據(jù)被傳送到并且寫入存儲單元101至104(步驟1)。
此后，執(zhí)行檢驗操作以便確定是否寫入操作已經(jīng)完成(步驟2)。檢驗操作同時在區(qū)域0(100)和區(qū)域1(110)中執(zhí)行。
以這種方式，完成一頁的鎖存設(shè)置。此后，重復(fù)檢驗操作和寫入操作直到所有的存儲單元101至104和111至114達到預(yù)定的閾值電平(步驟3和步驟4)。
如上所述，在第一實施例中，在區(qū)域1(110)中鎖存寫入數(shù)據(jù)的同時，鎖存數(shù)據(jù)被寫入其它區(qū)域0(100)中的存儲單元101至104中。換句話說，在數(shù)據(jù)鎖存已經(jīng)完成的區(qū)域0(100)中不必等待其它的區(qū)域1(110)的數(shù)據(jù)鎖存的完成。數(shù)據(jù)鎖存完成之后，沒有任何實質(zhì)的等待處理便進入數(shù)據(jù)寫入操作。因此，數(shù)據(jù)寫入處理能夠有效地高速執(zhí)行。這就是說，可能縮短總的寫入時間。
(第二優(yōu)選實施例)此后，根據(jù)本發(fā)明的第二優(yōu)選實施例將參照圖2A和2B進行描述。
圖2A是一幅表示根據(jù)本發(fā)明的第二個優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的電路圖；圖2B表示半導(dǎo)體存儲設(shè)備的操作流程圖。圖2A表示的電路圖中的構(gòu)成200至224與圖1A表示的電路圖中的構(gòu)成100至124相同。換句話說，在圖2A中，對應(yīng)于通過向圖2A中的參考數(shù)字增加100所獲得的數(shù)值的參考數(shù)字(例如，圖2A中的參考數(shù)字200對應(yīng)圖1A中的參考數(shù)字100)指示同樣的構(gòu)成部件。雖然控制系統(tǒng)不同，但是電路的配置與圖1A中表示的電路配置相同。
下面，將參照圖2B中表示的流程圖對本優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作進行解釋。
本優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作基本上與第一優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作相同。與第一實施例中的半導(dǎo)體存儲設(shè)備操作的不同之處在于當(dāng)沒有完成數(shù)據(jù)鎖存操作的時候，以一個低于正常寫入操作所需電平的字線電位電平執(zhí)行一個寫入操作，在這個微弱的電平下存儲單元不能達到預(yù)定的閾值電平，不執(zhí)行檢驗操作(步驟0和步驟1)。
如上面所述，在第二優(yōu)選實施例中，在已經(jīng)完成數(shù)據(jù)鎖存的區(qū)域可以開始寫入操作，而不會存在等待其他區(qū)域的數(shù)據(jù)鎖存完成的延遲。此外，當(dāng)沒有完成數(shù)據(jù)鎖存操作時，在寫入期間可以省略檢驗操作。通過上面描述的協(xié)作效應(yīng)，可能縮短總的寫入時間。
(第三優(yōu)選實施例)在下文中，將參照圖3A和3B描述根據(jù)本發(fā)明的第三優(yōu)選實施例。
圖3A是一個表示根據(jù)本發(fā)明的第三優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的電路圖；圖3B是一個表示半導(dǎo)體存儲設(shè)備操作的流程圖。圖3A中表示的構(gòu)成300至324與在圖2A中表示的電路圖中的構(gòu)成200至224相同。換句話說，在圖3A中，對應(yīng)于通過向圖2A中的參考數(shù)字增加100所獲得的數(shù)值的參考數(shù)字(例如，圖3A中的參考數(shù)字300相對于在圖2A中的參考數(shù)字200)指示同樣的構(gòu)成部件。雖然控制系統(tǒng)不同，但是電路的配置與在圖2A中所表示的是相同的。
根據(jù)圖3B中表示的流程圖，在下面解釋本優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作。
在本優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作基本上與在第二優(yōu)選實施例中的半導(dǎo)體存儲設(shè)備相同。與在第二優(yōu)選實施例中的半導(dǎo)體存儲設(shè)備的不同在于沒有完成數(shù)據(jù)鎖存操作時的寫入操作。在第二優(yōu)選實施例中，以一個低于正常寫入操作所需電平的字線電位電平執(zhí)行微弱的寫入操作。相反，在本實施例中，字線電位電平被設(shè)置為同正常操作所需的電平相同，盡管一個微弱的寫入操作以一種減少的寫入脈沖寬度執(zhí)行(步驟0和步驟1)。在本優(yōu)選實施例中，一個檢驗操作也可以用第二優(yōu)選實施例中相同的方式省略。
如上面描述，在第三優(yōu)選實施例中，在已經(jīng)完成數(shù)據(jù)鎖存的區(qū)域可以開始寫入操作，而不會存在等待在其他區(qū)域完成數(shù)據(jù)鎖存的延遲。此外，在還沒有完成數(shù)據(jù)鎖存操作的時候，在寫入期間可以省略檢驗操作。通過上面描述的協(xié)作效應(yīng)，可以縮短總的寫入時間。
(第四優(yōu)選實施例)在下文中，參照圖4A和4B描述根據(jù)本發(fā)明的第四優(yōu)選實施例。
圖4A是一個表示根據(jù)本發(fā)明的第四優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的電路圖；圖3B是一個表示半導(dǎo)體存儲設(shè)備操作的流程圖。
在圖4A中，參考數(shù)字400表示具有四條數(shù)據(jù)線路的一個分割區(qū)域0；420表示類似區(qū)域0的區(qū)域1；401至404表示在區(qū)域0(400)中的存儲單元；409至412表示在區(qū)域0(400)中的數(shù)據(jù)寫入鎖存電路；413表示一個充當(dāng)區(qū)域0(400)內(nèi)字線開關(guān)元件的晶體管；421至424表示在區(qū)域1(420)中的存儲單元；429至432表示在區(qū)域1(420)內(nèi)的數(shù)據(jù)寫入鎖存電路；433表示一個充當(dāng)區(qū)域1(420)內(nèi)字線開關(guān)元件的晶體管；440表示一個主字線；SWL0和SWL1表示子字線；441表示一個用于控制區(qū)域0(400)中晶體管433的地址信號；442表示一個用于控制區(qū)域1(420)中晶體管433的地址信號；445表示一條在區(qū)域0(400)內(nèi)的鎖存電路409至412中設(shè)置數(shù)據(jù)的數(shù)據(jù)線路；446表示一條在區(qū)域1(420)內(nèi)的鎖存電路429至432中設(shè)置數(shù)據(jù)的數(shù)據(jù)線路。上面描述的構(gòu)成元件與圖1A中表示的第一優(yōu)選實施例中的構(gòu)成元件相同。與圖1A中表示的第一優(yōu)選實施例中構(gòu)成元件不同的另外的構(gòu)成元件包括分別插在位線BL0至BL7與鎖存電路409至412和429至432之間充當(dāng)鎖存電路的開關(guān)元件的晶體管405至408和425至428；一個控制晶體管405至408的地址信號443；一個控制晶體管425至428的地址信號444。
根據(jù)圖4B中表示的流程，下面解釋如上所述配置的本發(fā)明中半導(dǎo)體存儲設(shè)備的操作。
本優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作基本上與第一優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的操作相同。與第一實施例中半導(dǎo)體存儲設(shè)備操作的不同之處在于，當(dāng)一頁的寫入操作沒有完成時，位線與已經(jīng)完成寫入操作的區(qū)域中的鎖存電路斷開，然后鎖存下一個數(shù)據(jù)(步驟4)。
如上所述，在第四優(yōu)選實施例中，在已經(jīng)完成數(shù)據(jù)鎖存的區(qū)域可以開始寫入操作，而不會存在等待其他區(qū)域完成數(shù)據(jù)鎖存的延遲。此外，在沒有完成一頁寫入操作的時候，可以在已經(jīng)完成寫入操作的區(qū)域鎖存下一個數(shù)據(jù)。通過上面描述的協(xié)作效應(yīng)，可以縮短第二頁與其后頁的寫入時間，因此縮短總的寫入時間。
順便提及，將第二或者第三優(yōu)選實施例中省略檢驗操作的技術(shù)與本優(yōu)選實施例相結(jié)合，可以因此進一步地縮短時間。
(第五優(yōu)選實施例)在下文中，參照圖5A和5D描述根據(jù)本發(fā)明的第五優(yōu)選實施例。
圖5A是一個表示在根據(jù)本發(fā)明第五優(yōu)選實施例中半導(dǎo)體存儲設(shè)備的電路圖；圖5B是一個表示半導(dǎo)體存儲設(shè)備操作的流程圖。
在圖5A中，參考數(shù)字500表示具有四條數(shù)據(jù)線路的一個分離的區(qū)域0；510表示類似區(qū)域0的區(qū)域1；501至504表示區(qū)域0(500)中的存儲單元；505至508表示區(qū)域0(500)內(nèi)的數(shù)據(jù)寫入鎖存電路；509表示一個充當(dāng)區(qū)域0(500)內(nèi)字線的開關(guān)元件的晶體管；511至514表示區(qū)域1(510)中的存儲單元；515至518表示區(qū)域1(510)內(nèi)部的數(shù)據(jù)寫入鎖存電路；519表示一個充當(dāng)區(qū)域1(510)內(nèi)字線開關(guān)元件的晶體管；520表示一個選擇區(qū)域；521至528表示在其中存儲選擇區(qū)域520的寫入速度優(yōu)先級的存儲單元；530表示一條主字線；531表示在選擇區(qū)域的字線；532表示一個控制區(qū)域0(500)中晶體管509的地址信號；533表示一個控制區(qū)域1(510)中晶體管519的地址信號；534表示一條在區(qū)域0(500)內(nèi)的鎖存電路505至508中設(shè)置數(shù)據(jù)的數(shù)據(jù)線路535表示一條在區(qū)域1(510)內(nèi)的鎖存電路515至518中設(shè)置數(shù)據(jù)的數(shù)據(jù)線路。圖5B是表示每個區(qū)域第一次寫入操作的流程圖；圖5C是一表示第一次寫入結(jié)果的流程圖；圖5D是一個描述每個區(qū)域的第二和隨后的寫入操作的流程圖。
下面根據(jù)圖5B至5D中表示的流程圖解釋具有如上所述配置的本發(fā)明中半導(dǎo)體存儲設(shè)備的操作。
首先，主字線530中被設(shè)置一個預(yù)定的寫入電壓電平。這時分別關(guān)閉區(qū)域0和區(qū)域1中的晶體管509和519。其次，將區(qū)域0(500)中的寫入數(shù)據(jù)存儲到鎖存電路505至508中(圖5B中的步驟0)。接著，將區(qū)域1中的寫入數(shù)據(jù)存儲到鎖存電路515至518中。同時，打開晶體管509，然后執(zhí)行一個關(guān)于存儲單元501至504的寫入操作。此后，為了確定是否已經(jīng)完成了寫入操作，執(zhí)行一個檢驗操作(圖5B的步驟2)。
由此方法，完成一頁的鎖存設(shè)置，所以重復(fù)檢驗操作和寫入操作直到所有的存儲單元501至504和511至514到達一個預(yù)定的閾值電平(圖5B中的步驟3至步驟8)。
以這種方式，完成第一次寫入操作。其次，在選擇區(qū)域的存儲單元521至528存儲每個區(qū)域的第一次寫入速度優(yōu)先級(圖5C)。用多個比特表示寫入速度優(yōu)先級的信息。以相應(yīng)于寫入速度優(yōu)先級信息的多個比特的方式安排多個比特的存儲單元521至528。
關(guān)于第二次和隨后的寫入操作，參考存儲在選擇區(qū)域520的信息，寫入操作從第一次寫入操作慢的區(qū)域順次執(zhí)行(圖5D中步驟0至步驟6)。
如上面描述的，在第五優(yōu)選實施例中，當(dāng)給予寫入速度低的區(qū)域優(yōu)先級時，順次執(zhí)行寫入操作，因此可以高速執(zhí)行第二次和其后的寫入操作。
順便提及，將第二或者第三優(yōu)選實施例中省略檢驗操作的技術(shù)或第四優(yōu)選實施例中在寫入操作期間鎖存下一個數(shù)據(jù)的技術(shù)與本優(yōu)選實施例相結(jié)合組合，可以因此進一步地縮短時間。
選擇區(qū)域中存儲單元的信息可以通過使用一個外部重寫設(shè)備(例如一個測試器或者記錄器)讀出，或者借助于內(nèi)部電路的方式自動地讀取。
雖然通過使用根據(jù)本發(fā)明優(yōu)選實施例中一種層次類型的字線完成了高速的寫入操作，應(yīng)該理解，產(chǎn)生相同效果的分割區(qū)域的實施例不僅限于字線。
如上面描述的，根據(jù)本發(fā)明，在已經(jīng)完成數(shù)據(jù)鎖存的區(qū)域或者已經(jīng)完成寫入操作的區(qū)域中的等待時間得到有效地使用。此外，在每個區(qū)域的寫入速度和寫入順序之間提供修正?？梢蕴峁┮环N優(yōu)秀的半導(dǎo)體存儲設(shè)備和一種優(yōu)秀的半導(dǎo)體存儲設(shè)備寫入方法，其中與現(xiàn)有技術(shù)中的寫入方法相比，可以通過上述的協(xié)作效應(yīng)高速更有效地執(zhí)行寫入操作。
從上面的描述，本發(fā)明提供的功能將顯而易見。
權(quán)利要求
1.一種半導(dǎo)體存儲設(shè)備，包括多個區(qū)域，在存儲單元陣列中以行的方向分隔每一個區(qū)域；配置在每個區(qū)域中的存儲單元構(gòu)成的組；配置在每個區(qū)域的數(shù)據(jù)寫入鎖存電路構(gòu)成的組，通過字線連接到存儲單元構(gòu)成的組中的每一個存儲單元；數(shù)據(jù)線路，分別連接到鎖存電路；子字線，公共連接到每個區(qū)域中的存儲單元構(gòu)成的組；插入在每條子字線和主字線之間的字線開關(guān)元件。
2.如權(quán)利要求1所述的半導(dǎo)體存儲設(shè)備，進一步包括分別插在位線之間的用于存儲寫入速度優(yōu)先級的存儲單元。
3.一種半導(dǎo)體存儲設(shè)備，包括多個區(qū)域，在存儲單元陣列中以行的方向分隔每一個區(qū)域；配置在每個區(qū)域中的存儲單元構(gòu)成的組；配置在每個區(qū)域中的數(shù)據(jù)寫入鎖存電路構(gòu)成的組，通過字線連接到存儲單元構(gòu)成的組中的每一個存儲單元；數(shù)據(jù)線路，分別連接到鎖存電路；子字線，公共連接到每個區(qū)域中的存儲單元構(gòu)成的組；一個插在每個子字線和主字線之間的字線開關(guān)元件；一個插在每個存儲單元和每個鎖存電路之間的鎖存電路開關(guān)元件；一條地址信號線路，它公共連接到每個區(qū)域的鎖存電路的開關(guān)元件組。
4.如權(quán)利要求3所述的半導(dǎo)體存儲設(shè)備，進一步包括分別地插在位線之間地用于存儲寫入速度優(yōu)先級的存儲單元。
5.一種半導(dǎo)體存儲設(shè)備的寫入方法，其中按區(qū)域順序地在一種狀態(tài)下執(zhí)行寫入數(shù)據(jù)的鎖存設(shè)置，在這種狀態(tài)中存儲單元陣列按照行的方向被分成許多區(qū)域，該寫入方法包括下面的步驟在某一個區(qū)域執(zhí)行寫入數(shù)據(jù)的鎖存設(shè)置，在完成鎖存設(shè)置的區(qū)域中鎖存設(shè)置之后，數(shù)據(jù)被傳送和寫入在該區(qū)域的存儲單元中，在剩余區(qū)域的一個區(qū)域中執(zhí)行寫入數(shù)據(jù)的鎖存設(shè)置，進而，數(shù)據(jù)寫入和數(shù)據(jù)鎖存設(shè)置的同時處理被轉(zhuǎn)移到下一個區(qū)域進行直到在所有區(qū)域全部完成。
6.如權(quán)利要求5所述的半導(dǎo)體存儲設(shè)備的寫入方法，其中在其它區(qū)域的鎖存設(shè)置期間，使得完成鎖存設(shè)置的區(qū)域?qū)⒁獔?zhí)行的數(shù)據(jù)寫入操作是一個低電平的微弱寫入操作，通過使字線的電位電平低于正常寫入期間的字線的電位電平，存儲單元不能達到一個預(yù)定的閾值電平。
7.如權(quán)利要求5中所述的半導(dǎo)體存儲設(shè)備的寫入方法，其中在其它區(qū)域的鎖存設(shè)置期間，使得鎖存設(shè)置已經(jīng)完成的區(qū)域執(zhí)行的數(shù)據(jù)寫入操作是一種低電平的微弱寫入操作，通過使得寫入脈沖寬度低于正常的寫入操作期間的脈沖寬度，存儲單元不能達到一個預(yù)定的閾值電平。
8.如權(quán)利要求5中所述的半導(dǎo)體存儲設(shè)備的寫入方法，其中在數(shù)據(jù)寫入操作已經(jīng)完成的區(qū)域切斷每個鎖存電路和每個存儲單元之間的電連接，然后在其它區(qū)域的數(shù)據(jù)寫入操作期間執(zhí)行下一個寫入數(shù)據(jù)的鎖存設(shè)置。
9.如權(quán)利要求5中所述的半導(dǎo)體存儲設(shè)備的寫入方法，其中在對存儲單元進行數(shù)據(jù)寫入操作期間將每個區(qū)域的有關(guān)寫入速度優(yōu)先級的信息存儲起來期間，當(dāng)所有區(qū)域完成數(shù)據(jù)寫入操作之后，在第二和其后的寫入操作期間，根據(jù)存儲的寫入速度優(yōu)先級的信息將優(yōu)先級給予低優(yōu)先級區(qū)域時，執(zhí)行數(shù)據(jù)寫入操作。
全文摘要
本發(fā)明提供了半導(dǎo)體存儲設(shè)備和半導(dǎo)體存儲設(shè)備的寫入方法。一個存儲單元陣列在行方向上被分隔為多個區(qū)域。一個數(shù)據(jù)寫入鎖存電路構(gòu)成的組分別通過字線連接到配置在每個區(qū)域的存儲單元構(gòu)成的組中的存儲單元。數(shù)據(jù)線路分別單獨地連接到鎖存器電路。子字線公共地連接到每個區(qū)域的存儲單元構(gòu)成的組。一個字線的開關(guān)元件插在每一個子字線和主字線之間。在完成數(shù)據(jù)鎖存設(shè)置的區(qū)域打開字線的開關(guān)元件，使得將一個主字線的電位傳送到子字線，所以可以開始寫入操作，而不會存在等待其他區(qū)域數(shù)據(jù)鎖存完成的延遲。
文檔編號G11C16/10GK1469388SQ0314257
公開日2004年1月21日 申請日期2003年6月13日 優(yōu)先權(quán)日2002年6月13日
發(fā)明者乃一修平 申請人:松下電器產(chǎn)業(yè)株式會社