專(zhuān)利名稱(chēng):一種非接觸式ic卡收費(fèi)機(jī)的制作方法
技術(shù)領(lǐng)域:
本實(shí)用新型涉及IC卡收費(fèi)技術(shù)領(lǐng)域,特別是一種非接觸式IC卡收費(fèi)機(jī)。
背景技術(shù):
由于目前市面上的車(chē)載IC卡收費(fèi)機(jī)款式比較陳舊,且功能不能滿足市場(chǎng)的需求。 外觀款式陳舊,使用不夠方便,功能上保存消費(fèi)數(shù)據(jù)容量小,一般是2萬(wàn)多條;機(jī)器功能升 級(jí)不便,一般要把機(jī)器返回原廠家,機(jī)器通信接口有限,消費(fèi)數(shù)據(jù)上傳不靈活,速度慢,不能 通過(guò)互聯(lián)網(wǎng)通信,核心處理CPU擴(kuò)展性不強(qiáng)功能不穩(wěn)定等缺點(diǎn)。
發(fā)明內(nèi)容本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的缺點(diǎn),提供一種非接觸式IC卡收費(fèi)機(jī)。為 了解決目前IC卡收費(fèi)機(jī)存在的問(wèn)題,我們?cè)O(shè)計(jì)了一款最新實(shí)用型非接觸式IC卡收費(fèi)機(jī)。采 用32位ARM單片機(jī)作為核心處理器,2M字節(jié)的程序存儲(chǔ)空間以及2M字節(jié)的程序內(nèi)存,加上 外圍讀卡電路,大容量的數(shù)據(jù)存儲(chǔ)器,PS/2接口,USB接口,RS232接口,GPRS接口,2. 4G無(wú) 線接口,語(yǔ)音解碼電路,液晶顯示,鍵盤(pán)等硬件與UC-0SII操作系統(tǒng)作為操作軟件構(gòu)成了本 實(shí)用新型產(chǎn)品。一種非接觸式IC卡收費(fèi)機(jī),包括CPU中央處理器、程序存儲(chǔ)器、同步動(dòng)態(tài)隨機(jī)存取 存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、ic卡讀卡電路、語(yǔ)音解碼電路、RTC時(shí)鐘電路、PS/2鍵盤(pán)接口、USB接 口、RS232接口、GPRS/CDMA、2. 4G無(wú)線接口,CPU中央處理器分別與程序存儲(chǔ)器、同步動(dòng)態(tài)隨 機(jī)存取存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、IC卡讀卡電路、語(yǔ)音解碼電路、RTC時(shí)鐘電路、PS/2鍵盤(pán)接口、 USB 接口、RS232 接 口、GPRS/CDMA、2. 4G 無(wú)線接 口 雙向連接。所述CPU中央處理器的DATA0 DATA15管腳分別連接U4程序存儲(chǔ)器的DQ0 DQ15管腳和U5同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM) HY57V651620的1/00 1/015管腳,中央 處理器的ADDR1 ADDR20連接程序存儲(chǔ)器的AO A19管腳,中央處理器的nOE連接程序 存儲(chǔ)器的nOE,中央處理器nWE連接程序存儲(chǔ)器的nWE,中央處理器nGCSO連接程序存儲(chǔ)器 的的CE,中央處理器的ADDR1 ADDR12連接U5SDRAM的AO All,中央處理器的ADDR21 與ADDR22與22 Q電阻R33串聯(lián)后并聯(lián)到SDRAM的BA0,中央處理器的ADDR22與ADDR23與 22 Q電阻R30串聯(lián)后并聯(lián)到SDRAM的BA1,中央處理器的nCAS2接SDRAM的nCAS,中央處 理器的nCSA3連接SDRAM的nRAS,中央處理器的nGCS6連接SDRAM的nCS,中央處理器的 nWE連接SDRAM的nWE,中央處理器的DQM0 (11)連接SDRAM的LDQM,中央處理器的DQM1 (12) 連接SDRAM的的UDQM,中央處理器的nSCLK(28)連接SDRAM(3)的的CLK,中央處理器的 nSCKE (27)連接SDRAM的CKE,中央處理器的DATA0 DATA7連接IC卡讀卡電路U15非接觸 式IC卡讀卡電路的A/D0 A/D7,中央處理器的GPA9(137)連接IC卡讀卡電路的RSTPD, 中央處理器的nWE連接IC卡讀卡電路的WR,中央處理器的nOE連接IC卡讀卡電路的RD, 中央處理器的nGCS3連接IC卡讀卡電路的NCS,中央處理器的ADDR0 ADDR2連接IC卡讀 卡電路RC500的A0 A2。
4[0006]所述數(shù)據(jù)存儲(chǔ)器電路由集成電路TO、U7A、U7B組成,U6連接U7A、U7B,CPU中央處 理器的DATA0 DATA7連接數(shù)據(jù)存儲(chǔ)器U6的1/00 1/07,中央處理器的GPC8連接數(shù)據(jù) 存儲(chǔ)器的R/B,中央處理器的GPC9連接數(shù)據(jù)存儲(chǔ)器的CE,中央處理器的ADDR1連接數(shù)據(jù)存 儲(chǔ)器的CLE,中央處理器的ADDR2連接數(shù)據(jù)存儲(chǔ)器的ALE,中央處理器的nWE和nGCS2經(jīng)過(guò) U7A、U7B后連接到數(shù)據(jù)存儲(chǔ)器的WE,中央處理器的nOE和nGCS2經(jīng)過(guò)U7A、U7B后連接到數(shù) 據(jù)存儲(chǔ)器的RE。所述所述語(yǔ)音解碼電路由集成電路U19和U20組成,U19連接U20,CPU中央處理 器的GPF6連接到語(yǔ)音解碼電路U19集成電路的SDATA,中央處理器的GPF8連接到語(yǔ)音解 碼電路U19的SCLK,中央處理器的GPF5連接到語(yǔ)音解碼電路U19的LRCK,中央處理器的 ENDIAN(55)連接到語(yǔ)音解碼電路U19的MCLK,U19集成電路將語(yǔ)音解碼后輸入到集成電路 U20進(jìn)行放大。還包括IXD液晶顯示接口電路,液晶顯示接口電路由集成電路U13和U14組成,液 晶顯示接口電路7與CPU中央處理器1雙向連接。所述CPU中央處理器的DATA0 DATA7經(jīng)過(guò)集成電路U13后連接到IXD液晶顯示 接口的數(shù)據(jù)線上,中央處理器的GPE3 GPE7 (68-72)經(jīng)過(guò)集成電路U14后分別連接到IXD 液晶顯示接口的RS, R/W,E,CS1,CS2上。所述CPU中央處理器的DATA0 DATA7連接USB接口 U18的DATA0 DATA7,中央 處理器的ADDR1連接USB接口的AO,中央處理器的nOE連接USB接口的的RD,中央處理器 的nWE連接USB接口的WR,中央處理器的nGCSl連接USB接口的CS,中央處理器的EXINT0 連接USB接口的INT。所述CPU中央處理器的RXD0(99)連接RS232接口 U3的R20UT,中央處理器的 TXD0 (100)連接RS232接口的T2IN,中央處理器的RXD1 (103)連接RS232接口的T1IN,中央 處理器TXD1 (104)連接RS232接口的R10UT。所述CPU中央處理器的GPB5 (14)連接到集成塊EM_RST經(jīng)過(guò)U8后連接到GPRS/ CDMA的RST,中央處理器GPB4(13)連接到集成塊EM_0N經(jīng)過(guò)U8后連接到GPRS/CDMA的 TERM_0N,卡座(圖14)上的UIM_GND連接到GPRS/CDMA的UIM_GND上,卡座(圖14)上的 UIM_I0 連接到 GPRS/CDMA 的 UIM_I0 上,卡座(圖 14)上的 UIM_RST 連接到 GTOS/CDMA (12) 的UIM_RST上,卡座(圖14)上的UIM_CLK連接到GPRS/CDMA的UIM_CLK上,卡座(圖14) 上的UIM_VCC連接到連接GPRS/CDMA的UIM_VCC上。有益效果非接觸式IC卡收費(fèi)機(jī)與傳統(tǒng)的收費(fèi)機(jī)比較他有以下幾個(gè)優(yōu)點(diǎn)首先采用32位ARM單片機(jī),采用UC-0SII操作系統(tǒng)這樣使得機(jī)器功能更豐富,性 能更穩(wěn)定,通過(guò)USB接口升級(jí)程序,用戶程序升級(jí)方便,擴(kuò)展性強(qiáng);其次是采用了大容量存 儲(chǔ)器芯片,可以保存27萬(wàn)多條消費(fèi)明細(xì)記錄,解決了以往保存數(shù)據(jù)少的缺點(diǎn);另外通信接 口豐富,GPRS/CDMA接口的增加,如互聯(lián)網(wǎng)接口可以通過(guò)互聯(lián)網(wǎng)絡(luò)上網(wǎng),使得數(shù)據(jù)采集變得 更靈活,快捷。方便遠(yuǎn)程操作采集數(shù)據(jù)等優(yōu)點(diǎn),USB接口可以使得數(shù)據(jù)采集變得更快。外觀 新穎,設(shè)計(jì)合理,使用方便。
圖1是本實(shí)用新型非接觸式IC卡收費(fèi)機(jī)的總體電路結(jié)構(gòu)圖。圖2是非接觸式IC卡收費(fèi)機(jī)CPU中央處理器電路圖。圖3是非接觸式IC卡收費(fèi)機(jī)液晶顯示器接口電路圖。圖4是非接觸式IC卡收費(fèi)機(jī)語(yǔ)音解碼電路圖。圖5是非接觸式IC卡收費(fèi)機(jī)程序存儲(chǔ)器電路圖。圖6是非接觸式IC卡收費(fèi)機(jī)同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電路圖。圖7是非接觸式IC卡收費(fèi)機(jī)數(shù)據(jù)存儲(chǔ)器電路圖。圖8是非接觸式IC卡收費(fèi)機(jī)2. 5V,3. 3V電源電路圖。圖9是非接觸式IC卡收費(fèi)機(jī)IC卡讀卡電路圖。圖10是非接觸式IC卡收費(fèi)機(jī)IC卡讀卡天線電路圖。圖11是非接觸式IC卡收費(fèi)機(jī)RS232接口電路圖。圖12是非接觸式IC卡收費(fèi)機(jī)USB接口電路圖。圖13是非接觸式IC卡收費(fèi)機(jī)GPRS/CDMA電路圖。圖14是非接觸式IC卡收費(fèi)機(jī)CDMA和GPRS標(biāo)準(zhǔn)的卡插座圖。
具體實(shí)施方式
圖1所示非接觸式IC卡收費(fèi)的總體電路非接觸式IC卡收費(fèi)機(jī),采用32位ARM單片機(jī)作為中央處理器(S3C44B0X)為核心 處理器,2M字節(jié)的Flash(SST39VF1601)作為程序存儲(chǔ)空間,8M字節(jié)的SDRAM同步動(dòng)態(tài)隨 機(jī)存取存儲(chǔ)器(HY57V651620),32M字節(jié)的Flash (K9F5608)作為數(shù)據(jù)存儲(chǔ)器,RC500作為非 接觸式IC卡讀卡電路配以密鑰管理模塊,CH375作為USB接口,MAX232作為RS232接口, EM310 作為 GPRS 接 口(EM200 作為 CDMA 接口)。NRF2401 作為 2. 4G 無(wú)線接 口,TDA7050 作 為語(yǔ)音解碼電路,126X64液晶顯示器,鍵盤(pán)等組成硬件部分,同時(shí)采用UC-0S2操作系統(tǒng)作 為操作軟件,軟硬件組合整體便構(gòu)成本實(shí)用新型設(shè)備。1. CPU 中央處理器(S3C44B0X) 2.程序存儲(chǔ)器(SST39VF1601)3. SDRAM (HY57V651620)4 數(shù)據(jù)存儲(chǔ)器(K9F5608)5. IC卡讀卡電路6.語(yǔ)音解碼電路(TDA7050)7.液晶顯示接口8. RTC時(shí)鐘電路9. PS/2 鍵盤(pán)接口10.USB 接口(CH375)11.RS232 接口(MAX232)12. GPRS/CDMA13. 2. 4G 無(wú)線接 口(NRF2401)非接觸式IC卡收費(fèi)機(jī)包括CPU中央處理器1、程序存儲(chǔ)器2、同步動(dòng)態(tài)隨機(jī)存取存 儲(chǔ)器(SDRAM)3、數(shù)據(jù)存儲(chǔ)器4、IC卡讀卡電路5、語(yǔ)音解碼電路6、液晶顯示接口 7、RTC時(shí)鐘 電路 8、PS/2 鍵盤(pán)接口 9、USB 接口 10、RS232 接口 11、GPRS/CDMA 12、2. 4G 無(wú)線接口 13。CPU中央處理器1分別與程序存儲(chǔ)器2、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM) 3、數(shù)據(jù) 存儲(chǔ)器4、IC卡讀卡電路5、語(yǔ)音解碼電路6、液晶顯示接口 7、RTC時(shí)鐘電路8、PS/2鍵盤(pán)接 口 9、USB 接口 10、RS232 接口 11、GPRS/CDMA 12、2. 4G 無(wú)線接口 13 雙向連接。圖2所示CPU中央處理器電路
6[0042]CPU中央處理器1S3C44B0X的DATA0 DATA 15管腳分別連接圖5U4程序存 儲(chǔ)器2SST39VF1601的DQ0 DQ15管腳和圖OT5同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器3 (SDRAM) HY57V651620的1/00 1/015管腳。中央處理器1的ADDR1 ADDR20連接圖5U4程序存儲(chǔ) 器2SST39VF1601的AO A19管腳,中央處理器1的nOE連接接程序存儲(chǔ)器2SST39VF1601的 nOE,中央處理器1的nWE連接程序存儲(chǔ)器2SST39VF1601的nWE,中央處理器1的nGCSO連 接程序存儲(chǔ)器2的SST39VF1601的CE。中央處理器1的ADDR1 ADDR12連接圖6U5SDRAM 3HY57V651620的AO All,中央處理器1的ADDR21與ADDR22與22 Q電阻R33串聯(lián)后并 聯(lián)到SDRAM3HY57V651620的BA0,中央處理器1的ADDR22與ADDR23與22 Q電阻R30串聯(lián) 后并聯(lián)到 SDRAM 3HY57V651620 的 BA1,中央處理器 1 的 nCAS2 接 SDRAM 3HY57V651620 的 nCAS,中央處理器1的nCSA3連接SDRAM 3HY57V651620的nRAS,中央處理器1的nGCS6連接 SDRAM 3HY57V651620 的 nCS,中央處理器 1 的nWE連接 SDRAM 3 HY57V651620 的 nWE,中央處 理器1的DQM0連接HY57V651620的LDQM,DQM1連接HY57V651620的UDQM,中央處理器1的 nSCLK(28)連接 HY57V651620 的 CLK,中央處理器 1 的 nSCKE(27)連接 SDRAM3HY57V651620 的CKE。中央處理器1的DATA0 DATA7連接圖9IC卡讀卡電路5U15非接觸式IC卡讀卡電 路RC500的A/D0 A/D7,中央處理器1的GPA9 (137)連接IC卡讀卡電路RC500的RSTPD, 中央處理器1的nWE連接IC卡讀卡電路RC500的WR,中央處理器1的nOE連接IC卡讀卡 電路RC500的RD,中央處理器1的nGCS3連接IC卡讀卡電路RC500的NCS,中央處理器1 的ADDR0 ADDR2連接IC卡讀卡電路RC500的A0 A2。圖中集成電路塊的數(shù)字,表示集成電路的管腳數(shù)字。圖3所示液晶顯示器電路IXD液晶顯示接口電路7,由集成電路U13和U14組成。型號(hào)為74HC244。液晶顯 示接口電路7與CPU中央處理器1雙向連接。CPU中央處理器1S3C44B0X的DATA0 DATA7經(jīng)過(guò)集成電路U1374HC244后連接 到IXD液晶顯示接口 7的數(shù)據(jù)線上,中央處理器1的GPE3 GPE7 (68 72)經(jīng)過(guò)集成電路 U1474HC244后分別連接到LCD液晶顯示接口 7的RS,R/W,E,CS1,CS2上。圖4所示語(yǔ)音解碼電路語(yǔ)音解碼電路6由集成電路U19和U20組成。集成電路U19型號(hào)為CS4334。集成 電路U20型號(hào)為T(mén)DA7050。U19連接U20。CPU中央處理器1S3C44B0X的GPF6連接到語(yǔ)音解碼電路6U19集成電路CS4334 的SDATA,中央處理器1的GPF8連接到語(yǔ)音解碼電路U19CS4334的SCLK,中央處理器1的 GPF5連接到語(yǔ)音解碼電路6U19CS4334的LRCK,中央處理器1的ENDIAN連接到語(yǔ)音解碼電 路6U19CS4334的MCLK,U19集成電路CS4334將語(yǔ)音解碼后輸入到集成電路U20TDA7050進(jìn) 行放大。圖中集成電路塊的數(shù)字,表示集成電路的管腳數(shù)字。 圖5所示程序存儲(chǔ)器電路程序存儲(chǔ)器電路SST39VF1601的連接關(guān)系已在圖2CPU連接中已經(jīng)說(shuō)明。圖6所示同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電路同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電路SDRAM(HY57V651620)的連接關(guān)系已在圖2CPU連接 中已經(jīng)說(shuō)明。
7[0055]圖7所示數(shù)據(jù)存儲(chǔ)器電路數(shù)據(jù)存儲(chǔ)器電路4由集成電路U6、U7A、U7B組成。U6型號(hào)為K9F5608/K9F2808。 U7A、U7B 型號(hào)為 74HC32。U6 連接 U7A、U7B。CPU中央處理器1 S3C44B0X的DATA0 DATA7連接數(shù)據(jù)存儲(chǔ)器4U6K9F5608/ K9F2808的1/00 1/07,中央處理器1的GPC8連接數(shù)據(jù)存儲(chǔ)器4K9F5608的R/B,中央處 理器1的GPC9連接數(shù)據(jù)存儲(chǔ)器4 K9F5608的CE,中央處理器1的ADDR1連接數(shù)據(jù)存儲(chǔ)器 4K9F5608的CLE,中央處理器1的ADDR2連接數(shù)據(jù)存儲(chǔ)器4K9F5608的ALE,中央處理器1的 nffE和nGCS2經(jīng)過(guò)74HC32 (U7A、U7B)后連接到數(shù)據(jù)存儲(chǔ)器4K9F5608的TO,中央處理器1的 nOE和nGCS2經(jīng)過(guò)74HC32 (U7A、U7B)后連接到數(shù)據(jù)存儲(chǔ)器4K9F5608的RE。圖中集成電路塊的數(shù)字,表示集成電路的管腳數(shù)字。圖8所示2. 5V,3. 3V電源電路屬于常規(guī)電路連接。圖9所示IC卡讀卡電路IC卡讀卡電路RC500的連接關(guān)系已在圖2CPU連接中已經(jīng)說(shuō)明。圖10是非接觸式IC卡收費(fèi)機(jī)IC卡讀卡天線電路圖非接觸式IC卡讀卡電路RC500 (圖9),RC500的TX1和TX2端經(jīng)過(guò)L2、L3 (luH)電感 和C49、C50(68uf)電容后將卡片的感應(yīng)信號(hào)加強(qiáng),便于與RC500讀卡芯片進(jìn)行數(shù)據(jù)的交互。圖11是非接觸式IC卡收費(fèi)機(jī)RS232接口電路圖CPU 中央處理器 1S3C44B0X 的 RXD0 (99)連接 RS232 接 口 11U3MAX232 的 R20UT,中 央處理器1的TXD0 (100)連接RS232接口 11MAX232的T2IN,中央處理器1的RXD1 (103)連接 RS232 接口 11MAX232 的 T1IN,中央處理器 TXD1(104)連接 MAX232 的 RS232 接口 11R10UT。圖中集成電路塊的數(shù)字,表示集成電路的管腳數(shù)字。圖12是非接觸式IC卡收費(fèi)機(jī)USB接口電路圖CPU 中央處理器 1S3C44B0X 的 DATA0 DATA7 連接 USB 接 口 10U18CH375 的 DATA0 DATA7,中央處理器1的ADDR1連接USB接口 10CH375的A0,中央處理器1的nOE連接USB接 口 10CH375的RD,中央處理器1的nWE連接USB接口 10CH375的WR,中央處理器1的nGCSl 連接USB接口 10CH375的CS,中央處理器1的EXINT0連接USB接口 10CH375的INT。圖中集成電路塊的數(shù)字,表示集成電路的管腳數(shù)字。圖13是非接觸式IC卡收費(fèi)機(jī)GPRS/CDMA電路圖CPU中央處理器1S3C44B0X的 GPB5(14)連接到集成塊 EM_RST 經(jīng)過(guò) J8 74HC14 后連接到 GPRS/CDMA 12 EM200/EM310 的 RST,中央處理器1GPB4 (13)連接到集成塊EM_0N經(jīng)過(guò)J8 74HC14后連接到GPRS/CDMA 12 EM200/EM310 的 TERM_0N,卡座(圖 14)上的 UIM_GND 連接到 GPRS/CDMA 12EM200/EM310 的 UIM_GND 上,卡座(圖 14)上的 UIM_I0 連接到 GPRS/CDMA 12EM200/EM310 的 UIM_I0 上,卡 座(圖 14)上的 UIM_RST 連接到 GPRS/CDMA 12EM200/EM310 的 UIM_RST 上,卡座(圖 14) 上的 UIM_CLK 連接到 GPRS/CDMA 12EM200/EM310 的 UIM_CLK 上,卡座(圖 14)上的 UIM_VCC 連接到連接 GraS/CDMA12EM200/EM310 的 UIM_VCC 上。 圖中集成電路塊的數(shù)字,表示集成電路的管腳數(shù)字。圖14是CDMA/GPRS標(biāo)準(zhǔn)的卡插座圖CDMA/GPRS 標(biāo)準(zhǔn)的卡插座 J1 的 UIM-GND、UIM-IO、UIM-VCC、UIM-RST、UIM-CLK 端 子。通過(guò)上述端子與圖13的GPRS/CDMA電路連接。卡插座J1用于插卡,像使用手機(jī)的手
8機(jī)卡插槽一樣,卡插座的信號(hào)線全部是與GPRS/CDMA模塊相接的。
權(quán)利要求一種非接觸式IC卡收費(fèi)機(jī),包括CPU中央處理器(1)、程序存儲(chǔ)器(2)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(3)、數(shù)據(jù)存儲(chǔ)器(4)、IC卡讀卡電路(5)、語(yǔ)音解碼電路(6)、RTC時(shí)鐘電路(8)、PS/2鍵盤(pán)接口(9)、USB接口(10)、RS232接口(11)、GPRS/CDMA(12)、2.4G無(wú)線接口(13),其特征在于,CPU中央處理器(1)分別與程序存儲(chǔ)器(2)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(3)、數(shù)據(jù)存儲(chǔ)器(4)、IC卡讀卡電路(5)、語(yǔ)音解碼電路(6)、RTC時(shí)鐘電路(8)、PS/2鍵盤(pán)接口(9)、USB接口(10)、RS232接口(11)、GPRS/CDMA(12)、2.4G無(wú)線接口(13)雙向連接。
2.根據(jù)權(quán)利要求1所述的非接觸式IC卡收費(fèi)機(jī),其特征在于,所述CPU中央處理器(1)的DATAO DATA15管腳分別連接U4程序存儲(chǔ)器(2)的DQO DQ15管腳和U5同步動(dòng) 態(tài)隨機(jī)存取存儲(chǔ)器(3)的1/00 1/015管腳,中央處理器(1)的ADDRl ADDR20連接程 序存儲(chǔ)器(2)的AO A19管腳,中央處理器(1)的nOE連接程序存儲(chǔ)器(2)的nOE,中央 處理器(1)的nffE連接程序存儲(chǔ)器(2)的nWE,中央處理器(1)的nGCSO連接程序存儲(chǔ)器(2)的的CE,中央處理器(1)的ADDRl ADDR12連接U5SDRAM(3)的AO All,中央處理器 (1)的ADDR21與ADDR22與22 Ω電阻R33串聯(lián)后并聯(lián)到SDRAM(3)的ΒΑ0,中央處理器(1) 的ADDR22與ADDR23與22 Ω電阻R30串聯(lián)后并聯(lián)到SDRAM(3)的BAl,中央處理器(1)的 nCAS2接SDRAM (3)的nCAS,中央處理器(1)的nCSA3連接SDRAM (3)的nRAS,中央處理器 (1)的1^056連接50肌11(3)的nCS,中央處理器(1)的nWE連接SDRAM(3)的nWE,中央處理 器(1)的DQMO連接SDRAM (3)的LDQM,中央處理器(1)的DQMl連接SDRAM (3)的的UDQM, 中央處理器(1)的nSCLK連接SDRAM (3)的的CLK,中央處理器(1)的nSCKE連接SDRAM (3) 的CKE,中央處理器(1)的DATAO DATA7連接IC卡讀卡電路(5)U15非接觸式IC卡讀卡 電路的A/D0 A/D7,中央處理器(1)的GPA9連接IC卡讀卡電路的RSTPD,中央處理器(1) 的nWE連接IC卡讀卡電路的WR,中央處理器(1)的nOE連接IC卡讀卡電路的RD,中央處 理器(1)的nGCS3連接IC卡讀卡電路的NCS,中央處理器(1)的ADDRO ADDR2連接IC卡 讀卡電路RC500的AO A2。
3.根據(jù)權(quán)利要求1所述的非接觸式IC卡收費(fèi)機(jī),其特征在于,所述數(shù)據(jù)存儲(chǔ)器電路 (4)由集成電路TO、U7A、U7B組成,TO連接U7A、U7B,CPU中央處理器(1)的DATAO DATA7 連接數(shù)據(jù)存儲(chǔ)器(4) TO的1/00 1/07,中央處理器(1)的GPC8連接數(shù)據(jù)存儲(chǔ)器(4)的R/ B,中央處理器(1)的GPC9連接數(shù)據(jù)存儲(chǔ)器(4)的CE,中央處理器(1)的ADDRl連接數(shù)據(jù)存 儲(chǔ)器(4)的CLE,中央處理器(1)的ADDR2連接數(shù)據(jù)存儲(chǔ)器(4)的ALE,中央處理器(1)的 nTO和nGCS2經(jīng)過(guò)U7A、U7B后連接到數(shù)據(jù)存儲(chǔ)器(4)的TO,中央處理器(1)的nOE和nGCS2 經(jīng)過(guò)U7A、U7B后連接到數(shù)據(jù)存儲(chǔ)器(4)的RE。
4.根據(jù)權(quán)利要求1所述的非接觸式IC卡收費(fèi)機(jī),其特征在,所述語(yǔ)音解碼電路(6) 由集成電路U19和U20組成,U19連接U20,CPU中央處理器(1)的GPF6連接到語(yǔ)音解碼 電路(6)U19集成電路的SDATA,中央處理器(1)的GPF8連接到語(yǔ)音解碼電路(6)U19的 SCLK,中央處理器(1)的GPF5連接到語(yǔ)音解碼電路(6)U19的LRCK,中央處理器(1)的 ENDIAN(GPE8 (55))連接到語(yǔ)音解碼電路(6)U19的MCLK,U19集成電路將語(yǔ)音解碼后輸入 到集成電路U20進(jìn)行放大。
5.根據(jù)權(quán)利要求1所述的非接觸式IC卡收費(fèi)機(jī),其特征在于,還包括LCD液晶顯示接 口電路(7),液晶顯示接口電路(7)由集成電路U13和U14組成,液晶顯示接口電路(7)與 CPU中央處理器(1)雙向連接。
6.根據(jù)權(quán)利要求1或5所述的非接觸式IC卡收費(fèi)機(jī),其特征在于,所述CPU中央處理 器(1)的DATAO DATA7經(jīng)過(guò)集成電路U13后連接到IXD液晶顯示接口(7)的數(shù)據(jù)線上, 中央處理器(1)的GPE3 GPE7經(jīng)過(guò)集成電路U14后分別連接到IXD液晶顯示接口(7)的 RS, R/ff, E, CSl,CS2 上。
7.根據(jù)權(quán)利要求1所述的非接觸式IC卡收費(fèi)機(jī),其特征在于,所述CPU中央處理器(1) 的DATAO DATA7連接USB接口(10)U18的DATAO DATA7,中央處理器(1)的ADDRl連 接USB接口(10)的A0,中央處理器⑴的nOE連接USB接口(10)的的RD,中央處理器⑴ 的nWE連接USB接口(10)的WR,中央處理器(1)的nGCSl連接USB接口(10)的CS,中央 處理器(1)的EXINTO連接USB接口(10)的INT。
8.根據(jù)權(quán)利要求1所述的非接觸式IC卡收費(fèi)機(jī),其特征在于,所述CPU中央處理器(1) 的RXDO連接RS232接口(11)U3的R20UT,中央處理器(1)的TXDO連接RS232接口(11)的 T2IN,中央處理器(1)的RXDl連接RS232接口(11)的T1IN,中央處理器(I)TXDl (104)連 接 RS232 接口 (11)的 RlOUT。
9.根據(jù)權(quán)利要求1所述的非接觸式IC卡收費(fèi)機(jī),其特征在于,所述CPU中央處理器(1) 的GPB5連接到集成塊EM_RST經(jīng)過(guò)J8后連接到GPRS/CDMA (12)的RST,中央處理器(1) GPB4 連接到集成塊ΕΜ_0Ν經(jīng)過(guò)J8后連接到GPRS/CDMA (12)的TERM_0N,卡座上的UIM_GND連接 到 GraS/CDMA(12)的 UIM_GND 上,卡座上的 UIM_I0 連接到 GTOS/CDMA(12)的 UIM_I0 上, 卡座上的UIM_RST連接到GPRS/CDMA(12)的UIM_RST上,卡座上的UIM_CLK連接到GPRS/ CDMA(12)的 UIM_CLK 上,卡座上的 UIM_VCC 連接到連接 GraS/CDMA(12)的 UIM_VCC 上。
專(zhuān)利摘要本實(shí)用新型提供一種非接觸式IC卡收費(fèi)機(jī),包括CPU中央處理器、程序存儲(chǔ)器、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、IC卡讀卡電路、語(yǔ)音解碼電路、液晶顯示接口、RTC時(shí)鐘電路、PS/2鍵盤(pán)接口、USB接口、RS232接口、GPRS/CDMA、2.4G無(wú)線接口,CPU中央處理器(1)分別與上述電路雙向連接。采用32位ARM單片機(jī),采用UC-OSII操作系統(tǒng)使得機(jī)器功能更豐富,性能更穩(wěn)定,通過(guò)USB接口升級(jí)程序,用戶程序升級(jí)方便,擴(kuò)展性強(qiáng)。
文檔編號(hào)G07B15/00GK201757912SQ20102010820
公開(kāi)日2011年3月9日 申請(qǐng)日期2010年2月4日 優(yōu)先權(quán)日2010年2月4日
發(fā)明者張權(quán) 申請(qǐng)人:深圳市卡聯(lián)科技有限公司