集成電路的版圖設(shè)計(jì)方法、版圖設(shè)計(jì)系統(tǒng)和制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路技術(shù)領(lǐng)域，更為具體的說(shuō)，涉及一種集成電路的版圖設(shè)計(jì)方法、版圖設(shè)計(jì)系統(tǒng)和制作方法。
【背景技術(shù)】
[0002]現(xiàn)今，隨著集成電路技術(shù)的不斷向節(jié)點(diǎn)工藝推進(jìn)，晶體管特征尺寸也有之前微米級(jí)上升為納米級(jí)。而由于晶體管尺寸的進(jìn)一步縮小，晶體管本身的特性受到版圖效應(yīng)(layout dependent effect)的影響更為顯著，例如受到講鄰近效應(yīng)和淺溝槽隔離應(yīng)力效應(yīng)等的影響，進(jìn)而造成集成電路的制作良率低。

【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明提供了一種集成電路的版圖設(shè)計(jì)方法、版圖設(shè)計(jì)系統(tǒng)和制作方法，通過(guò)在集成電路的版圖設(shè)計(jì)過(guò)程中，加入版圖效應(yīng)的相關(guān)參數(shù)的仿真，得到滿(mǎn)足預(yù)設(shè)良率的目標(biāo)版圖設(shè)計(jì)參數(shù)，進(jìn)而根據(jù)目標(biāo)版圖設(shè)計(jì)參數(shù)的指導(dǎo)設(shè)計(jì)集成電路的目標(biāo)版圖，以保證后續(xù)制作集成電路的達(dá)到預(yù)期良率。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下:
[0005]一種集成電路的版圖設(shè)計(jì)方法，包括:
[0006]S1、設(shè)計(jì)所述集成電路的初始拓?fù)浣Y(jié)構(gòu)和所述集成電路的每個(gè)晶體管的初始尺寸，以及，獲取所述集成電路的每個(gè)晶體管的版圖效應(yīng)的相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍；
[0007]S2、對(duì)所述集成電路的初始拓?fù)浣Y(jié)構(gòu)、每個(gè)晶體管的初始尺寸和每個(gè)晶體管的版圖效應(yīng)相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍進(jìn)行前仿真，以得到滿(mǎn)足預(yù)設(shè)良率的目標(biāo)版圖設(shè)計(jì)參數(shù)，所述目標(biāo)版圖設(shè)計(jì)參數(shù)包括所述集成電路的目標(biāo)拓?fù)浣Y(jié)構(gòu)和所述集成電路的每個(gè)晶體管的目標(biāo)尺寸，以及，所述集成電路的每個(gè)晶體管的版圖效應(yīng)的相關(guān)參數(shù)的目標(biāo)數(shù)值；
[0008]S3、根據(jù)所述目標(biāo)版圖設(shè)計(jì)參數(shù)，設(shè)計(jì)滿(mǎn)足預(yù)設(shè)性能的所述集成電路的目標(biāo)版圖。
[0009]優(yōu)選的，所述對(duì)所述集成電路的每個(gè)晶體管的版圖效應(yīng)相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍進(jìn)行前仿真包括:
[0010]采用機(jī)器學(xué)習(xí)方法，對(duì)所述集成電路的每個(gè)晶體管的版圖效應(yīng)的相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍進(jìn)行仿真，且對(duì)所述相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍內(nèi)的多個(gè)數(shù)值進(jìn)行蒙特卡洛統(tǒng)計(jì)分析。
[0011]優(yōu)選的，所述機(jī)器學(xué)習(xí)方法為神經(jīng)網(wǎng)絡(luò)算法或高斯過(guò)程。
[0012]優(yōu)選的，所述版圖效應(yīng)包括阱鄰近效應(yīng)和淺溝槽隔離應(yīng)力效應(yīng)中的至少一種。
[0013]優(yōu)選的，所述淺溝槽隔離應(yīng)力效應(yīng)的相關(guān)參數(shù)包括:柵極區(qū)第一邊界至有源區(qū)在相同方向的第一邊界之間的距離SA、所述柵極區(qū)第二邊界至所述有源區(qū)在相同方向的第二邊界之間的距離SB和所述柵極區(qū)內(nèi)相鄰兩個(gè)柵極之間的距離SD ;
[0014]其中，所述淺溝槽隔離應(yīng)力效應(yīng)的相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍為:
[0015]SA= (l+ra)*SA0;
[0016]SB = (l+rb)*SBO ;
[0017]SD = (l+rd)*SDO
[0018]其中，ra、rb和rd均為相應(yīng)參數(shù)允許變化范圍，SAO、SBO和SDO均為相應(yīng)參數(shù)的預(yù)設(shè)初始數(shù)值。
[0019]優(yōu)選的，所述步驟S3包括:
[0020]S31、根據(jù)所述目標(biāo)版圖設(shè)計(jì)參數(shù)，設(shè)計(jì)所述集成電路的初始版圖；
[0021]S32、對(duì)所述初始版圖進(jìn)行設(shè)計(jì)規(guī)則檢查和版圖原理圖對(duì)比；
[0022]S33、提取所述初始版圖和互連相關(guān)參數(shù)；
[0023]S34、對(duì)所述集成電路進(jìn)行后仿真，判斷所述初始版圖是否滿(mǎn)足所述預(yù)設(shè)性能，若是，則所述后仿真結(jié)束，且所述初始版圖為所述目標(biāo)版圖；若否，則進(jìn)入步驟S35 ;
[0024]S35、判斷所述初始版圖是否在預(yù)設(shè)次數(shù)之內(nèi)不滿(mǎn)足所述預(yù)設(shè)性能，若是，則返回步驟S31重新設(shè)計(jì)所述集成電路的初始版圖；若否，則返回步驟SI重新設(shè)計(jì)所述集成電路的初始拓?fù)浣Y(jié)構(gòu)和所述集成電路的每個(gè)晶體管的初始尺寸。
[0025]相應(yīng)的，本發(fā)明還提供了一種集成電路的版圖設(shè)計(jì)系統(tǒng)，包括:
[0026]采集模塊，所述采集模塊用于設(shè)計(jì)所述集成電路的初始拓?fù)浣Y(jié)構(gòu)和所述集成電路的每個(gè)晶體管的初始尺寸，以及，獲取所述集成電路的每個(gè)晶體管的版圖效應(yīng)的相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍；
[0027]前仿真模塊，所述前仿真模塊用于對(duì)所述集成電路的初始拓?fù)浣Y(jié)構(gòu)、每個(gè)晶體管的初始尺寸和每個(gè)晶體管的版圖效應(yīng)相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍進(jìn)行前仿真，以得到滿(mǎn)足預(yù)設(shè)良率的目標(biāo)版圖設(shè)計(jì)參數(shù)，所述目標(biāo)版圖設(shè)計(jì)參數(shù)包括所述集成電路的目標(biāo)拓?fù)浣Y(jié)構(gòu)和所述集成電路的每個(gè)晶體管的目標(biāo)尺寸，以及，所述集成電路的每個(gè)晶體管的版圖效應(yīng)的相關(guān)參數(shù)的目標(biāo)數(shù)值；
[0028]以及，版圖確定模塊，所述版圖確定模塊用于根據(jù)所述目標(biāo)版圖設(shè)計(jì)參數(shù)，設(shè)計(jì)滿(mǎn)足預(yù)設(shè)性能的所述集成電路的目標(biāo)版圖。
[0029]相應(yīng)的，本發(fā)明還提供了一種集成電路的制作方法，所述集成電路的制作方法采用上述的集成電路的版圖設(shè)計(jì)方法所設(shè)計(jì)的目標(biāo)版圖，制作所述集成電路。
[0030]相較于現(xiàn)有技術(shù)，本發(fā)明提供的技術(shù)方案至少具有以下優(yōu)點(diǎn):
[0031]本發(fā)明提供的一種集成電路的版圖設(shè)計(jì)方法、版圖設(shè)計(jì)系統(tǒng)和制作方法，包括:S1、設(shè)計(jì)所述集成電路的初始拓?fù)浣Y(jié)構(gòu)和所述集成電路的每個(gè)晶體管的初始尺寸，以及，獲取所述集成電路的每個(gè)晶體管的版圖效應(yīng)的相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍；S2、對(duì)所述集成電路的初始拓?fù)浣Y(jié)構(gòu)、每個(gè)晶體管的初始尺寸和每個(gè)晶體管的版圖效應(yīng)相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍進(jìn)行前仿真，以得到滿(mǎn)足預(yù)設(shè)良率的目標(biāo)版圖設(shè)計(jì)參數(shù)，所述目標(biāo)版圖設(shè)計(jì)參數(shù)包括所述集成電路的目標(biāo)拓?fù)浣Y(jié)構(gòu)和所述集成電路的每個(gè)晶體管的目標(biāo)尺寸，以及，所述集成電路的每個(gè)晶體管的版圖效應(yīng)的相關(guān)參數(shù)的目標(biāo)數(shù)值；S3、根據(jù)所述目標(biāo)版圖設(shè)計(jì)參數(shù)，設(shè)計(jì)滿(mǎn)足預(yù)設(shè)性能的所述集成電路的目標(biāo)版圖。
[0032]由上述內(nèi)容可知，本發(fā)明提供的技術(shù)方案，通過(guò)在集成電路的版圖設(shè)計(jì)過(guò)程中，加入版圖效應(yīng)的相關(guān)參數(shù)的仿真，得到滿(mǎn)足預(yù)設(shè)良率的目標(biāo)版圖設(shè)計(jì)參數(shù)，而后根據(jù)目標(biāo)版圖設(shè)計(jì)參數(shù)的指導(dǎo)，設(shè)計(jì)滿(mǎn)足預(yù)設(shè)性能的集成電路的目標(biāo)版圖，以保證后續(xù)制作集成電路的達(dá)到預(yù)期良率；另外，在集成電路的目標(biāo)版圖設(shè)計(jì)(即步驟S3)前，對(duì)版圖效應(yīng)的相關(guān)參數(shù)進(jìn)行仿真，改善了在設(shè)計(jì)目標(biāo)版圖(即步驟S3)過(guò)程中因考慮版圖效應(yīng)而出現(xiàn)加長(zhǎng)設(shè)計(jì)周期的情況。
【附圖說(shuō)明】
[0033]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0034]圖1為本申請(qǐng)實(shí)施例提供的一種集成電路的版圖設(shè)計(jì)方法的流程圖；
[0035]圖2為本申請(qǐng)實(shí)施例提供的一種多個(gè)晶體管版圖；
[0036]圖3為本申請(qǐng)實(shí)施例提供的另一種集成電路的版圖設(shè)計(jì)方法的流程圖；
[0037]圖4為本申請(qǐng)實(shí)施例提供的一種集成電路的版圖設(shè)計(jì)系統(tǒng)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0038]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0039]正如【背景技術(shù)】所述，由于晶體管尺寸的進(jìn)一步縮小，晶體管本身的特性受到版圖效應(yīng)(layout dependent effect)的影響更為顯著，例如受到講鄰近效應(yīng)和淺溝槽隔離應(yīng)力效應(yīng)等的影響，進(jìn)而造成集成電路的制作良率低。
[0040]基于此，本申請(qǐng)實(shí)施例提供一種集成電路的版圖設(shè)計(jì)方法，通過(guò)在集成電路的版圖設(shè)計(jì)過(guò)程中，加入版圖效應(yīng)的相關(guān)參數(shù)的仿真，得到滿(mǎn)足預(yù)設(shè)良率的目標(biāo)版圖設(shè)計(jì)參數(shù)，進(jìn)而根據(jù)目標(biāo)版圖設(shè)計(jì)參數(shù)的指導(dǎo)設(shè)計(jì)集成電路的目標(biāo)版圖，以保證后續(xù)制作集成電路的達(dá)到預(yù)期良率。具體的，結(jié)合圖1和圖3所示，對(duì)本申請(qǐng)實(shí)施例提供的集成電路的版圖設(shè)計(jì)方法進(jìn)行詳細(xì)的描述。
[0041]其中，參考圖1所示，為本申請(qǐng)實(shí)施例提供的一種集成電路的版圖設(shè)計(jì)方法的流程圖，版圖設(shè)計(jì)方法包括:
[0042]S1、設(shè)計(jì)集成電路的初始拓?fù)浣Y(jié)構(gòu)和集成電路的每個(gè)晶體管的初始尺寸，以及，獲取集成電路的每個(gè)晶體管的版圖效應(yīng)的相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍。
[0043]具體的，在設(shè)計(jì)集成電路的版圖之前，首先確定所設(shè)計(jì)集成電路的預(yù)設(shè)良率，而后在預(yù)設(shè)良率的基礎(chǔ)上確定集成電路的初始拓?fù)浣Y(jié)構(gòu)和集成電路的每個(gè)晶體管的初始尺寸，以及，確定集成電路的每個(gè)晶體管的版圖效應(yīng)的相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍。
[0044]其中，本申請(qǐng)實(shí)施例提供的版圖效應(yīng)包括阱鄰近效應(yīng)和淺溝槽隔離應(yīng)力效應(yīng)中的至少一種。其中，阱鄰近效應(yīng)的相關(guān)參數(shù)包括有源區(qū)邊界至阱區(qū)邊界的距離；而淺溝槽隔離應(yīng)力效應(yīng)的相關(guān)參數(shù)包括柵極區(qū)第一邊界至有源區(qū)在相同方向的第一邊界之間的距離、柵極區(qū)第二邊界至有源區(qū)在相同方向的第二邊界之間的距離和柵極區(qū)內(nèi)相鄰兩個(gè)柵極之間的距離。
[0045]下面以淺溝槽隔離應(yīng)力效應(yīng)為例進(jìn)行說(shuō)明，具體參考圖2所示，為本申請(qǐng)實(shí)施例提供的一種多個(gè)晶體管版圖，其中，本申請(qǐng)實(shí)施例提供的淺溝槽隔離應(yīng)力效應(yīng)的相關(guān)參數(shù)包括:柵極區(qū)10第一邊界至有源區(qū)20在相同方向的第一邊界之間的距離SA、柵極區(qū)10第二邊界至有源區(qū)20在相同方向的第二邊界之間的距離SB和柵極區(qū)10內(nèi)相鄰兩個(gè)柵極11之間的距離SD ;
[0046]其中，淺溝槽隔離應(yīng)力效應(yīng)的相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍為:
[0047]SA = (1+ra) *SAO ；
[0048]SB = (l+rb)*SBO ;
[0049]SD = (l+rd)*SDO
[0050]其中，ra、rb和rd均為相應(yīng)參數(shù)允許變化范圍，SAO、SBO和SDO均為相應(yīng)參數(shù)的預(yù)設(shè)初始數(shù)值。其中，本申請(qǐng)實(shí)施例提供的SAO、SBO和SDO的預(yù)設(shè)初始值可以根據(jù)設(shè)計(jì)經(jīng)驗(yàn)確定或固定設(shè)定為某值；以及，ra、rb和rd的變化范圍可以為不小于-0.5且不大于0.5。
[0051]S2、對(duì)集成電路進(jìn)行前仿真。
[0052]對(duì)集成電路的初始拓?fù)浣Y(jié)構(gòu)、每個(gè)晶體管的初始尺寸和每個(gè)晶體管的版圖效應(yīng)相關(guān)參數(shù)的預(yù)設(shè)數(shù)值范圍進(jìn)行前仿真，以得到滿(mǎn)足預(yù)設(shè)良率的目標(biāo)版圖設(shè)計(jì)參數(shù)，目標(biāo)版圖設(shè)計(jì)參數(shù)包括集成電路的目標(biāo)拓?fù)浣Y(jié)構(gòu)和集成電路的