專利名稱：用于自動(dòng)檢測(cè)集成電路鎖存器中的軟錯(cuò)誤的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及集成電路中的鎖存電路。更具體的說，本發(fā)明涉及用于檢測(cè)軟錯(cuò)誤出現(xiàn)的系統(tǒng)和方法，這些軟錯(cuò)誤引起鎖存器不正確地改變狀態(tài)，并由此發(fā)出不正確的數(shù)據(jù)值。
背景技術(shù)：
VLSI芯片的技術(shù)形成部分地受相鄰器件之間的平均器件間距(L)尺寸的限定。隨著每個(gè)新技術(shù)形成，L連續(xù)降低了約30％，同時(shí)需要器件尺寸縮減。在器件尺寸降低的同時(shí)，在電路中開關(guān)晶體管器件或保持存儲(chǔ)器件中的電壓所需的電荷量也出現(xiàn)減少。對(duì)于存儲(chǔ)信息的電路例如鎖存器、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元、或動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)單元來說，在芯片操作期間保持正確信息的能力是極為重要的。例如，目前制造的半導(dǎo)體產(chǎn)品主要包括相繼0.25μm、0.18μm、和0.13μm的技術(shù)形成。引人注目的是，在0.25μm技術(shù)形成SRAM中代表單個(gè)數(shù)據(jù)位的電荷量比0.13μm形成SRAM中所使用的大大約16倍。隨著這種趨勢(shì)的繼續(xù)，有必要改善用于感測(cè)(“讀出”)、存儲(chǔ)(“寫入”)、和保護(hù)存儲(chǔ)器件的裝置和方法。
即使對(duì)于0.13μm的技術(shù)形成來說，用于開關(guān)存儲(chǔ)器件的電荷(開關(guān)電荷)的量也足以保證在正常芯片操作下正確地讀出和寫入數(shù)據(jù)。然而，開關(guān)電荷十分低以至于保護(hù)鎖存器、SRAM、DRAM和其他存儲(chǔ)器件免受破壞變得至關(guān)重要。這部分是由于幾種普通輻射源可以產(chǎn)生超過開關(guān)電荷的荷電水平的事實(shí)。例如，眾所周知，質(zhì)子、中子、α粒子(包括兩個(gè)質(zhì)子和兩個(gè)中子的原子核)、和周圍環(huán)境中的宇宙輻射在撞擊VLSI芯片時(shí)會(huì)在器件中產(chǎn)生相當(dāng)多的電荷。在用于制造芯片的材料例如塑料、金屬和玻璃中，常常發(fā)現(xiàn)微量的放射性元素，其作為內(nèi)含雜質(zhì)自然地存在。因此這類放射性元素可以混入包括VLSI芯片的電路或器件中。當(dāng)放射性衰變時(shí)，這類元素可以發(fā)射諸如α粒子之類的輻射，其會(huì)在撞擊芯片中的硅之后產(chǎn)生大的移位電荷的痕跡。雖然可以通過仔細(xì)監(jiān)控材料制造來降低放射性雜質(zhì)的水平，但是需要增加費(fèi)用。另外，其他的輻射源更難以避免。對(duì)VLSI芯片來說宇宙射線是主要的損傷輻射源，并且在周圍環(huán)境中到處存在。由于它們起源于宇宙并且它們能穿透物質(zhì)，因此不能防止宇宙射線撞擊在位于普通辦公大樓、工廠、家庭、車輛和其他公共工作場(chǎng)所中的機(jī)器中工作的芯片。
宇宙輻射的單個(gè)撞擊事件可以容易地產(chǎn)生可與存儲(chǔ)器件中建立的當(dāng)前開關(guān)電荷水平相比較的電荷量，由此使得它們?nèi)菀资艿綌?shù)據(jù)保存中的錯(cuò)誤的影響。這種“軟錯(cuò)誤”并不會(huì)對(duì)芯片的電路造成永久損傷，但是會(huì)破壞保存在器件中的數(shù)據(jù)，并且使得有必要對(duì)器件進(jìn)行重新編程以校正該錯(cuò)誤。例如，在輻射撞擊后通過過量的注入電荷無意導(dǎo)通的硅晶體管可能對(duì)存儲(chǔ)節(jié)點(diǎn)進(jìn)行放電，其接著將必須被重新充電。
在VLSI芯片中存在可以存儲(chǔ)數(shù)據(jù)的幾個(gè)區(qū)域，它們易受軟錯(cuò)誤的影響，具體來說包括用于保持芯片上熔絲的狀態(tài)的鎖存器。芯片上熔絲是一般可以通過斷開熔絲中的導(dǎo)線的破壞性方法來永久地且不可逆轉(zhuǎn)地設(shè)置的器件。當(dāng)熔絲熔斷時(shí)，它變得不導(dǎo)電，因此狀態(tài)對(duì)應(yīng)于邏輯1。如果熔絲不熔斷，則邏輯狀態(tài)對(duì)應(yīng)于邏輯0。每個(gè)熔絲的狀態(tài)可以通過該熔絲的輸出線被讀入熔絲鎖存器中。圖1示出了用于存儲(chǔ)一個(gè)數(shù)據(jù)位例如相鄰熔絲的狀態(tài)的典型鎖存器。熔絲鎖存器1包括兩個(gè)耦接的反相器6和7，其通過線4和負(fù)載3連接到熔絲2。當(dāng)負(fù)載3的晶體管導(dǎo)通時(shí)，熔絲2的狀態(tài)存儲(chǔ)在節(jié)點(diǎn)5。例如，如果鎖存器1被預(yù)置成節(jié)點(diǎn)5等于邏輯1，則熔絲2熔斷，并且當(dāng)負(fù)載3導(dǎo)通時(shí)，節(jié)點(diǎn)5變成邏輯狀態(tài)1。在來自節(jié)點(diǎn)5的信號(hào)(邏輯1)進(jìn)入反相器6之后，它在節(jié)點(diǎn)8處輸出為邏輯0。隨后，如果通過反相器7輸出節(jié)點(diǎn)8，則在節(jié)點(diǎn)5處恢復(fù)邏輯1值。照這樣，節(jié)點(diǎn)5總是讀取邏輯1并且節(jié)點(diǎn)8總是讀取邏輯0。
為了保證保存正確的鎖存器狀態(tài)，可以在給VLSI芯片加電期間在熔絲鎖存器中執(zhí)行存取和設(shè)置熔絲數(shù)據(jù)。在芯片操作期間，這可以持續(xù)相當(dāng)于1024個(gè)機(jī)器周期的間隔，如果軟錯(cuò)誤出現(xiàn)在給定的鎖存器中，則該鎖存器將在正在進(jìn)行的芯片操作期間保持錯(cuò)誤狀態(tài)。這樣，在操作期間在熔絲鎖存器中產(chǎn)生的軟錯(cuò)誤可能保持未校正長(zhǎng)達(dá)1024個(gè)周期，結(jié)果導(dǎo)致與鎖存器有關(guān)的器件或電路將發(fā)生故障的可能性增加。
解決該問題的一種方式是設(shè)計(jì)鎖存器，其抵抗或避免由諸如宇宙輻射之類的事件影響所引起的轉(zhuǎn)變。相關(guān)技術(shù)的實(shí)例包括軟錯(cuò)誤容許鎖存器和鎖存電路，其在美國專利No.6,380,781和6,366,132中被討論。在前一參考中，鎖存電路中晶體管的幾何形狀被修改了，包括摻雜的硅源極/漏極(S/D)區(qū)域的相對(duì)尺寸減小。在該方法中，打算減小由電離輻射引起軟錯(cuò)誤的可能性，因?yàn)橐阎猄/D區(qū)域中的輻射撞擊結(jié)果導(dǎo)致產(chǎn)生使器件翻轉(zhuǎn)的電荷的可能性更高，這例如與多晶硅柵極區(qū)域相反。然而，正如本領(lǐng)域的技術(shù)人員所公知的，對(duì)于給定的電路元件尺寸，S/D區(qū)域不能在不對(duì)器件或電路性能產(chǎn)生不利影響的情況下急劇地減小，因此實(shí)際器件中的S/D區(qū)域仍將占據(jù)足夠的易受輻射影響的區(qū)域。在后一參考中，給出了這樣的實(shí)例大量的附加電路加到每個(gè)鎖存器上以防止軟錯(cuò)誤傳送到芯片的外部電路。然而，在許多器件密度高的芯片設(shè)計(jì)中，可能難以給每個(gè)鎖存器增加這樣大量的電路。就DRAM芯片來說尤其如此。
或者，可以通過頻繁讀出鎖存器信息來減小鎖存器中出現(xiàn)的軟錯(cuò)誤的不利影響，以便使這些錯(cuò)誤保持未校正的周期最小化。然而，對(duì)于可以存取永久寫入的熔絲數(shù)據(jù)的狀態(tài)的熔絲鎖存器來說，頻繁的數(shù)據(jù)讀出可能會(huì)引起過量電流經(jīng)過包含完整的或未完全熔斷的熔絲的區(qū)域。另外，讀操作期間施加的電壓可以改變?nèi)蹟嗟娜劢z特性，導(dǎo)致存取數(shù)據(jù)時(shí)出錯(cuò)的可能性增加。持續(xù)地從芯片內(nèi)熔絲鎖存器中的熔絲中讀出熔絲信息還可能降低芯片性能。鑒于上述問題，將認(rèn)識(shí)到相當(dāng)需要改進(jìn)的方法來校正鎖存器中的軟錯(cuò)誤。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供用于檢測(cè)和校正軟錯(cuò)誤的電路，尤其是鎖存器中的。這提供及時(shí)地校正軟錯(cuò)誤的可能性，而不需要頻繁地讀取鎖存器。本發(fā)明的優(yōu)選實(shí)施例包括鎖存電路，該鎖存電路在軟錯(cuò)誤出現(xiàn)時(shí)產(chǎn)生錯(cuò)誤信號(hào)，并且在這時(shí)僅通過外部復(fù)位和讀出操作來保持詢問，因此強(qiáng)有力地限制了電流經(jīng)過熔絲和熔絲鎖存器的必然事件的數(shù)量。這可以通過在包含連接熔絲鎖存器的組的電路內(nèi)嵌入奇偶檢驗(yàn)位來實(shí)現(xiàn)，其提供發(fā)信號(hào)表示軟錯(cuò)誤出現(xiàn)的方法。
另外公開的本發(fā)明的實(shí)施例提供自動(dòng)復(fù)位并且讀出產(chǎn)生軟錯(cuò)誤的局部鎖存器模塊而不需要讀取整個(gè)芯片的所有鎖存器的方法。使用奇偶檢驗(yàn)位來發(fā)信號(hào)表示熔絲盒內(nèi)的軟錯(cuò)誤允許在不存取芯片內(nèi)的其他組的情況下執(zhí)行局部校正操作。
本發(fā)明的另一實(shí)施例涉及用于使鎖存器中的軟錯(cuò)誤對(duì)整個(gè)芯片操作的影響最小化的方法。本發(fā)明通過提供下述方法來實(shí)現(xiàn)上述在軟錯(cuò)誤產(chǎn)生時(shí)自動(dòng)檢測(cè)軟錯(cuò)誤、確定該錯(cuò)誤的熔絲盒位置、以及在軟錯(cuò)誤出現(xiàn)之后以適當(dāng)?shù)拈g隔執(zhí)行局部讀取以校正錯(cuò)誤組，這樣鎖存器模塊的重讀取使對(duì)其他芯片操作的影響減到最小。


圖1是示出已知的熔絲鎖存電路的相關(guān)技術(shù)的示意圖。
圖2是示出根據(jù)本發(fā)明實(shí)施例的熔絲鎖存器和比較器的示意圖。
圖3是示出根據(jù)本發(fā)明實(shí)施例的第二熔絲鎖存器和比較器的示意圖。
圖4是示出根據(jù)本發(fā)明實(shí)施例的用于錯(cuò)誤檢測(cè)的熔絲盒奇偶校驗(yàn)位的示意圖。
圖5示出根據(jù)本發(fā)明實(shí)施例的用于確定奇偶校驗(yàn)位翻轉(zhuǎn)的比較器。
圖6是根據(jù)本發(fā)明實(shí)施例的鎖存器模塊電路的示意圖。
圖7是示出根據(jù)本發(fā)明實(shí)施例的事件順序的圖，包括錯(cuò)誤檢測(cè)、鎖存器模塊復(fù)位、和重讀取。
圖8示出根據(jù)本發(fā)明實(shí)施例的校正軟錯(cuò)誤的方法。
圖9示出根據(jù)本發(fā)明替換實(shí)施例的校正軟錯(cuò)誤的方法。
圖10示出根據(jù)本發(fā)明另一個(gè)實(shí)施例的校正軟錯(cuò)誤的方法。
圖11a和11b示出根據(jù)本發(fā)明的鎖存電路的替換實(shí)施例的示意圖。
具體實(shí)施例方式
在詳細(xì)描述本發(fā)明的一個(gè)或多個(gè)實(shí)施例之前，本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到本發(fā)明并不限于以下詳細(xì)描述中所列出的或附圖所示的它的結(jié)構(gòu)細(xì)節(jié)的應(yīng)用、部件的設(shè)置、和步驟設(shè)置。本發(fā)明可以具有其他實(shí)施例并且能夠以多種方式來實(shí)施或?qū)崿F(xiàn)。而且，應(yīng)當(dāng)理解這里所用的措詞和術(shù)語是為了描述而不應(yīng)被認(rèn)為是限制。
本發(fā)明的優(yōu)選實(shí)施例包括檢測(cè)熔絲鎖存器中的軟錯(cuò)誤的電路。該電路包括連續(xù)的熔絲鎖存單元模塊。每個(gè)熔絲鎖存單元又包括在一側(cè)上連接到熔絲并且在另一側(cè)上連接到比較單元(比較器)的鎖存器。每個(gè)鎖存器存儲(chǔ)與它相連的熔絲的狀態(tài)，指示該熔絲是熔斷的(邏輯1)還是未熔斷的(邏輯0)。熔絲狀態(tài)信號(hào)和它的反相信號(hào)輸出到鎖存器的比較器。該比較器又將信號(hào)輸出到后繼鎖存單元的比較器。給定的熔絲鎖存單元內(nèi)的比較器的輸出被提供作為后繼鎖存單元的比較器的輸入。最后的熔絲鎖存單元的比較器的輸出代表了鎖存器模塊的奇偶校驗(yàn)位。奇偶校驗(yàn)位又發(fā)出信號(hào)表示鎖存器模塊中熔斷熔絲的總數(shù)是奇數(shù)還是偶數(shù)。當(dāng)由于軟錯(cuò)誤引發(fā)鎖存器擾動(dòng)時(shí)，存儲(chǔ)的鎖存器狀態(tài)被顛倒，例如從1到0。該數(shù)據(jù)被輸出到附加在擾動(dòng)鎖存器上的比較器單元。當(dāng)信號(hào)從鎖存器模塊中的最后的比較器單元輸出時(shí)，奇偶校驗(yàn)位翻轉(zhuǎn)以發(fā)出信號(hào)表示熔斷熔絲的數(shù)目已經(jīng)從奇數(shù)變成偶數(shù)(或反之亦然)。該信號(hào)可以通過鎖存器模塊外部的檢測(cè)器讀取，并用于產(chǎn)生校正鎖存器錯(cuò)誤的操作。
圖2～6示出本發(fā)明的優(yōu)選實(shí)施例。位于芯片中多個(gè)區(qū)域中的是包含這里所描述的特征的熔絲鎖存器模塊。圖2示出熔絲鎖存單元10，即位于熔絲盒(fuse block)中的多個(gè)連續(xù)鎖存單元中的一個(gè)。熔絲鎖存器11包括如上面參考圖1描述的耦接反相器。熔絲12通過負(fù)載13連接到鎖存器節(jié)點(diǎn)15，其是晶體管。鎖存器節(jié)點(diǎn)15的狀態(tài)在節(jié)點(diǎn)18處被反相，如以上對(duì)鎖存器1的描述。在本發(fā)明中，節(jié)點(diǎn)15和節(jié)點(diǎn)18都輸出到單獨(dú)的線上，包括比較器21中的輸入節(jié)點(diǎn)15和18。包括晶體管22-29的比較器21從節(jié)點(diǎn)30輸出信號(hào)并且在節(jié)點(diǎn)32輸出它的補(bǔ)信號(hào)，其是在從節(jié)點(diǎn)30通過反相器31之后獲得的。節(jié)點(diǎn)30和32形成圖3所示的相鄰鎖存單元中的后繼比較器52中的輸入。
采用圖3所示的方式，除了第一比較器之外，熔絲盒中的每個(gè)比較器都接收來自前一比較器和來自位于相同鎖存單元中的熔絲鎖存器的輸入。如圖3所示，第二熔絲鎖存單元54通過比較器21的信號(hào)線30和32連接到熔絲鎖存單元10。在熔絲33熔斷的情況下，熔絲鎖存器40中的節(jié)點(diǎn)36呈現(xiàn)邏輯1并且節(jié)點(diǎn)39處于邏輯0。包括晶體管41-48的比較器52又將節(jié)點(diǎn)50的輸出和節(jié)點(diǎn)51的其互補(bǔ)信號(hào)發(fā)送到連續(xù)比較器，其是由經(jīng)過反相器53得到的。
圖4示出包括晶體管61-68的最后的熔絲鎖存比較器60。來自比較器60的輸出信號(hào)是鎖存器模塊奇偶校驗(yàn)位69、和由經(jīng)過反相器70形成的反相奇偶校驗(yàn)位71。如圖4中進(jìn)一步所示的，可以通過使反相奇偶校驗(yàn)位71經(jīng)過包括晶體管81-84的門選反相器72來存儲(chǔ)奇偶校驗(yàn)位69的值。所得到的節(jié)點(diǎn)73是該奇偶校驗(yàn)位的反相的反相，由此代表該奇偶校驗(yàn)位值。該奇偶校驗(yàn)位值使用包括耦接反相器74和75的奇偶檢驗(yàn)位鎖存器77存儲(chǔ)在節(jié)點(diǎn)73中。存儲(chǔ)的奇偶校驗(yàn)位的反相存儲(chǔ)在節(jié)點(diǎn)76處?，F(xiàn)在參考圖5，奇偶檢驗(yàn)位節(jié)點(diǎn)69、反相奇偶校驗(yàn)位節(jié)點(diǎn)71、存儲(chǔ)的奇偶校驗(yàn)位節(jié)點(diǎn)73、和反相存儲(chǔ)的奇偶校驗(yàn)位節(jié)點(diǎn)76輸出到最后的比較器，即‘奇偶校驗(yàn)位比較器’90。比較器90包括晶體管91-98并用于比較奇偶校驗(yàn)位和存儲(chǔ)的奇偶校驗(yàn)位。比較器90的輸出99用于發(fā)信號(hào)表示軟錯(cuò)誤的出現(xiàn)。
圖6示出上述整個(gè)電路和器件組的全局視圖，包括具有內(nèi)建軟錯(cuò)誤檢測(cè)的熔絲鎖存器模塊100。熔絲鎖存器‘1’和比較器‘1’代表第一個(gè)熔絲鎖存單元的部件，而熔絲鎖存器‘N’和比較器‘N’代表最后一個(gè)熔絲鎖存單元的部件。比較器‘N’等效于圖4中的比較器60。
已經(jīng)描述了用于軟錯(cuò)誤檢測(cè)的電路，將要描述軟錯(cuò)誤從其產(chǎn)生點(diǎn)到節(jié)點(diǎn)99處的輸出的電路徑。再次參考圖3，如果例如在節(jié)點(diǎn)36附近的電路區(qū)域中出現(xiàn)輻射撞擊，那么晶體管可能被放電以便節(jié)點(diǎn)39和36的狀態(tài)翻轉(zhuǎn)。例如，如果節(jié)點(diǎn)36最初設(shè)置在邏輯0，那么它被翻轉(zhuǎn)成邏輯1，以及節(jié)點(diǎn)39被翻轉(zhuǎn)成邏輯0。接著，節(jié)點(diǎn)36的錯(cuò)誤狀態(tài)被輸出到n型場(chǎng)效應(yīng)晶體管(nFET)48和p型場(chǎng)效應(yīng)晶體管(pFET)45處的比較器52。類似地，節(jié)點(diǎn)39的錯(cuò)誤狀態(tài)被輸出到nFET 43和pFET 41處的比較器52。從圖2所示的前驅(qū)比較器21輸出的節(jié)點(diǎn)30可能將正確信號(hào)發(fā)送到nFET 47和pFET 42。類似地，來自比較器21的節(jié)點(diǎn)32可能將正確信號(hào)輸出到nFET 44和pFET46。然而，結(jié)合輸入到晶體管41、43、45和48的錯(cuò)誤信號(hào)，比較器52在節(jié)點(diǎn)50處的輸出及其互補(bǔ)51被翻轉(zhuǎn)，如下面更詳細(xì)地描述的。
在正常操作下，如果來自比較器21的節(jié)點(diǎn)30處于邏輯1，那么節(jié)點(diǎn)32處于邏輯0。節(jié)點(diǎn)30在nFET 47和pFET 42處被接收，使前者導(dǎo)通并使后者關(guān)斷。類似地，在邏輯零的節(jié)點(diǎn)32將使nFET 44關(guān)斷并使pFET 46導(dǎo)通。使用上述實(shí)例，利用最初設(shè)置在邏輯0的節(jié)點(diǎn)36，pFET 45導(dǎo)通，而nFET 48關(guān)斷。節(jié)點(diǎn)39設(shè)置在邏輯1，使pFET 41關(guān)斷并使nFET 43導(dǎo)通。利用處于電源電壓Vdd的pFET 45的源極，并且pFET 45和46都導(dǎo)通，節(jié)點(diǎn)50進(jìn)入邏輯1狀態(tài)(Vdd)。如果軟錯(cuò)誤記錄在節(jié)點(diǎn)36處，使它改變到邏輯1，那么pFET 45關(guān)斷并且nFET 48導(dǎo)通。類似地，節(jié)點(diǎn)39切換成邏輯0，使pFET 41導(dǎo)通并且使nFET 43關(guān)斷。在nFET 47和48現(xiàn)在都導(dǎo)通并且nFET 48源極設(shè)置為接地的情況下，節(jié)點(diǎn)50處于邏輯0。因此，假定來自比較器21的輸入不改變，那么節(jié)點(diǎn)36和39(36/39)處的狀態(tài)切換導(dǎo)致了節(jié)點(diǎn)50處的切換。
參考圖3中的比較器52，對(duì)于本領(lǐng)域的技術(shù)人員來說，顯然，無論來自節(jié)點(diǎn)30和32(30/32)的輸入狀態(tài)如何，36/39的切換都將使節(jié)點(diǎn)50切換。類似地，在熔絲鎖存器40不經(jīng)受錯(cuò)誤而在位于前一鎖存器中的比較器21(圖2)中產(chǎn)生錯(cuò)誤的情況下，將發(fā)生在節(jié)點(diǎn)50處的切換。在后一情況下，節(jié)點(diǎn)36和39是穩(wěn)定的，而在節(jié)點(diǎn)30/32處發(fā)生切換，這將在節(jié)點(diǎn)50處引起切換。
本領(lǐng)域的技術(shù)人員將注意到，每個(gè)熔絲鎖存比較器執(zhí)行如下所示的XOR電路功能如果輸入30＝39(由此32＝36且30≠36且32≠39)，那么50為邏輯1，因?yàn)榛蛘?0＝39＝邏輯0或者32＝36＝邏輯0。即，如果pFET對(duì)41/42的柵極輸入(對(duì)應(yīng)于輸入30/39)相同，那么pFET對(duì)45/46的輸入(對(duì)應(yīng)于輸入32/36)也一定相同，并且nFET對(duì)47/48的輸入(對(duì)應(yīng)于輸入30/36)以及對(duì)43/44中的那些(對(duì)應(yīng)于輸入30/32)一定不同。由于pFET對(duì)30/39或32/36導(dǎo)通，因此節(jié)點(diǎn)50通過該導(dǎo)通的對(duì)連接到Vdd(邏輯1)。
如果30≠39(由此32≠36且30＝36且32＝39)，那么50為邏輯0，因?yàn)榛蛘?0＝36＝邏輯1或者32＝39＝邏輯1。換句話說，如果pFET對(duì)41/42的柵極輸入(對(duì)應(yīng)于輸入30/39)不同，那么pFET對(duì)45/46的柵極輸入(對(duì)應(yīng)于輸入32/36)也一定不同，并且nFET對(duì)47/48的輸入(對(duì)應(yīng)于輸入30/36)以及對(duì)43/44中的那些(對(duì)應(yīng)于輸入30/32)一定相同。不管是對(duì)43/44導(dǎo)通還是對(duì)47/48導(dǎo)通，節(jié)點(diǎn)50都通過該導(dǎo)通的對(duì)連接到地(邏輯0)。
如上所述，鎖存器40或比較器21的輸入對(duì)中的變化將引起節(jié)點(diǎn)50中的切換。這種行為應(yīng)用于本發(fā)明的鎖存器模塊內(nèi)的每個(gè)鎖存單元。這樣，一旦鎖存單元54中的節(jié)點(diǎn)50/51切換，那么后續(xù)鎖存器將記錄已切換的輸入對(duì)，這將引起它的比較器輸出的切換。類似地，鎖存單元54之后的每個(gè)后續(xù)比較器將從前一鎖存器的比較器接收已切換的輸入，最終導(dǎo)致比較器60中的奇偶校驗(yàn)位69的翻轉(zhuǎn)。
圖7示出本發(fā)明的示例性實(shí)施例，具體地說是檢測(cè)和校正鎖存器錯(cuò)誤的方法。在輻射撞擊引起鎖存器軟錯(cuò)誤之后，在步驟702，鄰近比較器90放置的檢測(cè)器檢測(cè)到鎖存器模塊奇偶檢驗(yàn)位69已經(jīng)翻轉(zhuǎn)，表明軟錯(cuò)誤在該鎖存器模塊中。作為響應(yīng)，一些類型的信號(hào)處理器被觸發(fā)。在一個(gè)實(shí)施例中，用于讀出錯(cuò)誤熔絲盒的信號(hào)在芯片中局部地產(chǎn)生。在檢測(cè)到指示奇偶檢驗(yàn)位錯(cuò)誤的信號(hào)之后，在步驟704，一旦接收到觸發(fā)，則向信號(hào)發(fā)生器發(fā)送局部消息和指令復(fù)位鎖存器模塊。在步驟706，信號(hào)處理器接收觸發(fā)以產(chǎn)生復(fù)位信號(hào)。在步驟708，信號(hào)發(fā)生器使用圖2中所示的鎖存器11中的復(fù)位節(jié)點(diǎn)14來復(fù)位鎖存器模塊。此時(shí)，鎖存器可以通過導(dǎo)通負(fù)載14被復(fù)位為默認(rèn)值，例如邏輯1。接著，在步驟710，熔絲12通過對(duì)節(jié)點(diǎn)13處的晶體管施加適當(dāng)?shù)碾妷憾B接到鎖存器節(jié)點(diǎn)15，其恢復(fù)正常狀態(tài)。如果當(dāng)前的熔絲沒有熔斷，那么鎖存器在重讀取時(shí)翻轉(zhuǎn)。對(duì)于模塊中的每個(gè)鎖存單元都發(fā)生該過程，并且該過程導(dǎo)致所有的錯(cuò)誤鎖存器復(fù)位為它們各自正確的熔絲值。在步驟712的同時(shí)，通過nFET81發(fā)送信號(hào)用以恢復(fù)奇偶檢驗(yàn)位鎖存器77。任選地，存儲(chǔ)的奇偶檢驗(yàn)位73可以接著在步驟714中被重讀取，以建立奇偶檢驗(yàn)位和奇偶校驗(yàn)位鎖存器恢復(fù)為它們的正確設(shè)置，表明模塊內(nèi)的所有鎖存器都被正確設(shè)置。例如，如果模塊中熔斷熔絲的數(shù)目是奇數(shù)，并且在軟錯(cuò)誤之后該數(shù)目呈現(xiàn)為偶數(shù)，那么在重讀取時(shí)奇偶檢驗(yàn)位和存儲(chǔ)的奇偶校驗(yàn)位將再次顯示奇數(shù)個(gè)熔斷熔絲。
本發(fā)明的優(yōu)點(diǎn)在于，在不需要知道軟錯(cuò)誤的精確位置的情況下，在由模塊限定的多個(gè)鎖存器內(nèi)起作用。即，相同的鎖存器模塊奇偶檢驗(yàn)位錯(cuò)誤在比較器90處發(fā)信號(hào)，而不管模塊內(nèi)的錯(cuò)誤鎖存器的位置。而且，在熔絲鎖存器模塊的校正操作期間，復(fù)位信號(hào)發(fā)送到模塊中所有鎖存器共用的線，保證在不知道其精確位置的情況下復(fù)位錯(cuò)誤鎖存器。最后，來自比較器90的鎖存器模塊奇偶檢驗(yàn)位的重讀取允許保證了在不知道先前的錯(cuò)誤鎖存器位置的情況下，所有熔絲鎖存器被正確設(shè)置。
本發(fā)明的另一優(yōu)點(diǎn)在于錯(cuò)誤在出現(xiàn)時(shí)被自動(dòng)檢測(cè)到，由此消除了對(duì)頻繁讀取熔絲盒的需要。由于保證錯(cuò)誤信號(hào)將在適當(dāng)?shù)逆i存器模塊中產(chǎn)生，因此不必要頻繁地詢問每個(gè)鎖存器模塊，以確?？赡艿逆i存器軟錯(cuò)誤的檢測(cè)。另一優(yōu)點(diǎn)在于它提供錯(cuò)誤校正性能的靈活性。由于軟錯(cuò)誤出現(xiàn)的時(shí)間作為奇偶檢驗(yàn)位翻轉(zhuǎn)的結(jié)果而已知，因此根據(jù)與其中存在熔絲盒的芯片或機(jī)器的整體操作有關(guān)的考慮，錯(cuò)誤校正可以在軟錯(cuò)誤產(chǎn)生之后以適當(dāng)選擇的間隔來執(zhí)行。
圖8示出本發(fā)明的另一個(gè)實(shí)施例，其中可以在一產(chǎn)生鎖存器錯(cuò)誤就執(zhí)行讀出以校正檢測(cè)的軟錯(cuò)誤。在步驟800中，比較器90接收由軟錯(cuò)誤引起的奇偶檢驗(yàn)位翻轉(zhuǎn)的信號(hào)，并且隨后將錯(cuò)誤信號(hào)轉(zhuǎn)發(fā)到附近的檢測(cè)器。接著在步驟802中，檢測(cè)器向信號(hào)發(fā)生器發(fā)送指令，用以復(fù)位鎖存器模塊。在這種情況下，信號(hào)發(fā)生器不等待另外的觸發(fā)，而是在步驟804立即發(fā)送復(fù)位模塊中的所有鎖存器的信號(hào)。在步驟806，它發(fā)送用以重讀取所有相關(guān)熔絲的另一信號(hào)，并且在步驟808它復(fù)位存儲(chǔ)的奇偶檢驗(yàn)位，如以上圖7中所描述的。
本發(fā)明的其他實(shí)施例包括，當(dāng)包含錯(cuò)誤鎖存器的器件組空閑時(shí)在錯(cuò)誤產(chǎn)生之后在第一種情況下執(zhí)行校正讀出。這在圖9中示出，其第一步驟與圖7和圖8中的相同。在步驟900，在檢測(cè)器從比較器90接收錯(cuò)誤信號(hào)之后，在步驟902中將信號(hào)發(fā)送到信號(hào)發(fā)生器，以指示錯(cuò)誤熔絲盒中存在鎖存器復(fù)位條件。在步驟904，信號(hào)發(fā)生器詢問包含錯(cuò)誤熔絲盒的芯片的區(qū)域中的電路動(dòng)作。當(dāng)熔絲盒電路變得空閑時(shí)，在步驟906將該空閑狀態(tài)發(fā)送到信號(hào)發(fā)生器，觸發(fā)它傳遞用以在步驟908復(fù)位鎖存器模塊的信號(hào)。在步驟910，它發(fā)送用以重讀取相關(guān)熔絲的信號(hào)。最后，在步驟912中復(fù)位存儲(chǔ)的奇偶檢驗(yàn)位。上述過程例如在芯片用于服務(wù)器的情況下是有用的，在該情況中可能需要保證計(jì)算機(jī)硬件連續(xù)工作幾個(gè)月或幾年。這樣，可能潛在地影響操作的任何數(shù)據(jù)錯(cuò)誤必須被正確校正以避免潛在的災(zāi)難性后果，例如系統(tǒng)崩潰。而在另外未占據(jù)電路的同時(shí)當(dāng)執(zhí)行復(fù)位時(shí)，數(shù)據(jù)鎖存器的正確校正更是必然的。
在替換實(shí)施例中，第一熔絲盒可以根據(jù)周期性的刷新循環(huán)重讀取，這在圖10中示出。在檢測(cè)器在步驟1010從比較器90接收錯(cuò)誤信號(hào)之后，在步驟1012將消息發(fā)送到信號(hào)發(fā)生器以在隨后的編程自動(dòng)刷新操作期間復(fù)位錯(cuò)誤鎖存器模塊。在步驟1014中，在刷新操作期間，信號(hào)發(fā)生器復(fù)位錯(cuò)誤塊中的所有鎖存器。在步驟1016中，其后是信號(hào)發(fā)生器將重讀取信號(hào)發(fā)送到鎖存器模塊的所有相關(guān)熔絲以及在步驟1018復(fù)位存儲(chǔ)的奇偶檢驗(yàn)位。這結(jié)果引起鎖存器復(fù)位，其從錯(cuò)誤產(chǎn)生時(shí)間的延遲由軟錯(cuò)誤事件和下一編程刷新的時(shí)間的接近性來確定。
本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，可以但不太可能，多于一個(gè)的鎖存器可以在軟錯(cuò)誤事件期間同時(shí)翻轉(zhuǎn)。這可以例如在α粒子撞擊期間發(fā)生，其中產(chǎn)生電荷可以足夠大以影響多于一個(gè)的鎖存器。如果奇數(shù)個(gè)鎖存器翻轉(zhuǎn)，則作用將與如果僅一個(gè)鎖存器翻轉(zhuǎn)相同，并且將記錄奇偶檢驗(yàn)位錯(cuò)誤。然而，如果正好兩個(gè)(或任意偶數(shù)個(gè))鎖存器翻轉(zhuǎn)，那么來自熔絲盒中的最后一個(gè)比較器的輸出信號(hào)將由模塊內(nèi)的兩個(gè)(或任意偶數(shù)個(gè))鎖存器翻轉(zhuǎn)產(chǎn)生，它們的作用將互相抵消，結(jié)果不在鎖存器模塊的奇偶檢驗(yàn)位中產(chǎn)生變化，由此沒有檢測(cè)到錯(cuò)誤。
本發(fā)明的可以處理這種潛在事件的另外的實(shí)施例，包括如圖11a和11b所示那樣交錯(cuò)的多個(gè)鎖存器鏈。每個(gè)鏈包括具有各自的比較器的一組鎖存器，類似于圖6中示出的那種。在優(yōu)選實(shí)施例中，每個(gè)鏈包含它自己的奇偶校驗(yàn)位，其將在組內(nèi)的單個(gè)鎖存器經(jīng)受軟錯(cuò)誤時(shí)翻轉(zhuǎn)?，F(xiàn)在參考圖11a，示出熔絲鎖存電路1100，其包括交錯(cuò)的鎖存器模塊1110和1210。交錯(cuò)處理將鎖存器模塊1110的鎖存器1112置于模塊1210的鎖存器1212附近。另外，鎖存器1112和1212放置在它們各自的比較器1114和1214附近。應(yīng)當(dāng)注意，鎖存器模塊1110和1210的物理交錯(cuò)并不用于使這兩個(gè)組電互連。然而，如圖11a所示，交錯(cuò)處理這樣執(zhí)行，即每個(gè)鎖存器由兩個(gè)相鄰鎖存器物理地界定，它們兩個(gè)屬于對(duì)面的鎖存器模塊。這樣，例如，模塊1210的鎖存器1212由來自模塊1110的兩個(gè)鎖存器1112和1122界定。當(dāng)在任一個(gè)鎖存器模塊中產(chǎn)生單個(gè)錯(cuò)誤時(shí)，出現(xiàn)錯(cuò)誤的組奇偶校驗(yàn)位(1180或1280)翻轉(zhuǎn)，并且饋送到奇偶校驗(yàn)位比較器(分別是1190或1290)。當(dāng)在任一個(gè)組中檢測(cè)到奇偶校驗(yàn)位翻轉(zhuǎn)時(shí)，連接到這兩個(gè)鎖存器模塊的輸出的另一電路1300將錯(cuò)誤輸出到檢測(cè)器。再次參考圖6，對(duì)于包括單個(gè)鏈的鎖存器模塊的情況，當(dāng)引起兩個(gè)相鄰鎖存器同時(shí)翻轉(zhuǎn)的大翻轉(zhuǎn)事件發(fā)生時(shí)，奇偶校驗(yàn)位將不記錄變化，并且兩個(gè)軟錯(cuò)誤將保持不被檢測(cè)。然而，對(duì)于圖11a所示的兩個(gè)交錯(cuò)鏈的情況，當(dāng)翻轉(zhuǎn)事件引起任何兩個(gè)相鄰鎖存器翻轉(zhuǎn)時(shí)，由于這兩個(gè)相鄰鎖存器沒有電連接，而是存在于分開的鎖存器模塊中，因此錯(cuò)誤記錄在分開的鎖存器鏈中。這樣，如果輻射撞擊在相鄰模塊1112和1212中產(chǎn)生軟錯(cuò)誤時(shí)，模塊1110和1210將經(jīng)歷單個(gè)鎖存器翻轉(zhuǎn)，這接著將在每個(gè)相應(yīng)的鏈中引起奇偶校驗(yàn)位翻轉(zhuǎn)。當(dāng)錯(cuò)誤產(chǎn)生在三個(gè)相鄰鎖存器中時(shí)，一個(gè)組將經(jīng)歷一次翻轉(zhuǎn)并且其他的將經(jīng)歷兩次翻轉(zhuǎn)。記錄該一次翻轉(zhuǎn)的鏈將經(jīng)歷奇偶校驗(yàn)位翻轉(zhuǎn)，這將記錄在電路1300中，并可用于產(chǎn)生包括兩個(gè)鏈的鎖存電路的復(fù)位。根據(jù)上述配置，不能檢測(cè)軟錯(cuò)誤將需要軟錯(cuò)誤產(chǎn)生在至少四個(gè)相鄰(連續(xù)的)鎖存器中。在錯(cuò)誤產(chǎn)生在四個(gè)連續(xù)的鎖存器中的情況下，兩個(gè)鏈將經(jīng)歷兩個(gè)鎖存器的翻轉(zhuǎn)，這將由于上述原因而不能產(chǎn)生奇偶校驗(yàn)位翻轉(zhuǎn)。
圖11b示出電路1350包括N個(gè)交錯(cuò)鏈的實(shí)施例。這些鏈以規(guī)則的方式交錯(cuò)，其提供如下所述的物理相鄰的鎖存器序列鎖存器1412(和比較器1414)，鎖存器模塊1410的序列中的第一個(gè)；鎖存器1512(和比較器1514)，鎖存器模塊1510的序列中的第一個(gè)；鎖存器N12(和比較器N14)，鎖存器模塊N10的序列中的第一個(gè)；鎖存器1422，鎖存器模塊1410的序列中的第二個(gè)；鎖存器1522，鎖存器模塊1510的序列中的第二個(gè)；等等。鎖存器模塊1410末端是奇偶校驗(yàn)位鎖存器1480和奇偶校驗(yàn)位比較器1490。類似地，每個(gè)鎖存器模塊末端是它自己的奇偶校驗(yàn)位鎖存器(分別參見鎖存器模塊1510和N10中的1580和N80)和奇偶校驗(yàn)位比較器(分別參見鎖存器模塊1510和N10中的1590和N90)。任何奇偶校驗(yàn)位錯(cuò)誤都記錄在電路1600中。采用上述方式，線中的任何給定的N個(gè)鎖存器序列都包含來自所有N個(gè)鏈的鎖存器。這樣，為了使來自相同鏈的兩個(gè)鎖存器翻轉(zhuǎn)，軟錯(cuò)誤事件將必須包括至少N+1個(gè)連續(xù)的鎖存器。而且，在大鎖存器翻轉(zhuǎn)的情況下，為了使熔絲鎖存電路1350的電路1600不接收奇偶校驗(yàn)位錯(cuò)誤，所有鏈將必須經(jīng)歷兩個(gè)或偶數(shù)個(gè)鎖存器的翻轉(zhuǎn)。只有當(dāng)2N(或2N的整數(shù)倍)個(gè)連續(xù)的鎖存器經(jīng)受錯(cuò)誤時(shí)才滿足這種條件。例如，在三個(gè)交錯(cuò)鏈的情況下，這需要正好6個(gè)、12個(gè)、18個(gè)等連續(xù)的鎖存器同時(shí)翻轉(zhuǎn)，這比一個(gè)或兩個(gè)連續(xù)鎖存器的翻轉(zhuǎn)的可能性微弱得多。
已經(jīng)描述了用于自動(dòng)檢測(cè)和校正鎖存器中的軟錯(cuò)誤的器件和方法的實(shí)施例。在上面的描述中，為了解釋，列出了多個(gè)具體細(xì)節(jié)以提供對(duì)本發(fā)明的全面理解。然而，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，本發(fā)明在沒有這些具體細(xì)節(jié)的情況下也可以實(shí)施。而且，本領(lǐng)域的技術(shù)人員可以容易理解，提供并執(zhí)行各個(gè)方法的具體過程是說明性的，并且認(rèn)為這些過程可以改變并仍保持在本發(fā)明的精神和范圍內(nèi)。
在上面的詳細(xì)描述中，已經(jīng)參考具體示例性實(shí)施例描述了根據(jù)本發(fā)明的實(shí)施例的器件和方法。相應(yīng)地，本說明書和附圖應(yīng)被認(rèn)為是說明性的而不是限制性的。本發(fā)明的范圍將由該處所附的權(quán)利要求及其等價(jià)物來限定。
權(quán)利要求
1.一種鎖存器模塊，包括(a)多個(gè)級(jí)聯(lián)的鎖存單元，每個(gè)鎖存單元包括鎖存器和比較器；(b)奇偶校驗(yàn)位鎖存器，其與該多個(gè)級(jí)聯(lián)的鎖存單元的最后一個(gè)的比較器連接；和(c)奇偶校驗(yàn)位比較器，其與奇偶校驗(yàn)位鎖存器和該多個(gè)鎖存單元的最后一個(gè)的比較器進(jìn)行通信。
2.權(quán)利要求1的電路，其中每個(gè)鎖存單元進(jìn)一步包括與該鎖存單元內(nèi)的鎖存器連接的熔絲。
3.權(quán)利要求2的電路，其中比較器被配置成按照XOR邏輯功能工作。
4.權(quán)利要求2的電路，其中每個(gè)鎖存器包括連接到與鎖存器的熔絲串聯(lián)的晶體管的復(fù)位節(jié)點(diǎn)。
5.權(quán)利要求2的電路，其中奇偶校驗(yàn)位鎖存器存儲(chǔ)指示鎖存器內(nèi)是奇數(shù)個(gè)還是偶數(shù)個(gè)熔絲被熔斷的奇偶校驗(yàn)位。
6.權(quán)利要求1的電路，其中奇偶校驗(yàn)位比較器在奇偶校驗(yàn)位或奇偶校驗(yàn)位鎖存器變化的情況下翻轉(zhuǎn)。
7.權(quán)利要求2的電路，其中奇偶校驗(yàn)位比較器在奇偶校驗(yàn)位或奇偶校驗(yàn)位鎖存器變化的情況下翻轉(zhuǎn)。
8.權(quán)利要求6的電路，其中所述多個(gè)鎖存單元包括多個(gè)N個(gè)交錯(cuò)的鎖存單元鏈，這樣在單個(gè)撞擊事件之后，奇偶校驗(yàn)位翻轉(zhuǎn)發(fā)生在鎖存器模塊內(nèi)除2N的倍數(shù)之外的任意數(shù)目的同步鎖存器錯(cuò)誤之后，所述同步鎖存器錯(cuò)誤在N個(gè)模塊的每一個(gè)中分布為2的倍數(shù)個(gè)鎖存器錯(cuò)誤。
9.權(quán)利要求7的電路，其中所述多個(gè)連續(xù)的鎖存單元包括多個(gè)N個(gè)交錯(cuò)的鎖存單元鏈，這樣在單個(gè)撞擊事件之后，奇偶校驗(yàn)位翻轉(zhuǎn)發(fā)生在鎖存器模塊內(nèi)除2N的倍數(shù)之外的任意數(shù)目的同步鎖存器錯(cuò)誤之后，所述同步鎖存器錯(cuò)誤在N個(gè)模塊的每一個(gè)中分布為2的倍數(shù)個(gè)鎖存器錯(cuò)誤。
10.一種電路，包括(a)包括多個(gè)連續(xù)的鎖存單元的鎖存器模塊，每個(gè)鎖存單元包括鎖存器和比較器；(b)奇偶校驗(yàn)位鎖存器，其與該多個(gè)級(jí)聯(lián)的鎖存單元的最后一個(gè)的比較器連接；(c)奇偶校驗(yàn)位比較器，其與奇偶校驗(yàn)位鎖存器和該多個(gè)鎖存單元的最后一個(gè)的比較器進(jìn)行通信；(d)與奇偶校驗(yàn)位比較器的輸出連接的檢測(cè)器；和(e)與檢測(cè)器連接的信號(hào)發(fā)生裝置，其中在檢測(cè)到奇偶校驗(yàn)位翻轉(zhuǎn)時(shí)產(chǎn)生用于復(fù)位鎖存器模塊的信號(hào)。
11.權(quán)利要求9的電路，其中每個(gè)鎖存單元進(jìn)一步包括與該鎖存單元內(nèi)的鎖存器連接的熔絲元件。
12.權(quán)利要求9的電路，其中該多個(gè)連續(xù)的鎖存單元包括多個(gè)N個(gè)交錯(cuò)的鎖存單元鏈，這樣在單個(gè)撞擊事件之后，奇偶校驗(yàn)位翻轉(zhuǎn)發(fā)生在鎖存器模塊內(nèi)除2N的倍數(shù)之外的任意數(shù)目的同步鎖存器錯(cuò)誤之后，所述2N的倍數(shù)個(gè)同步鎖存器錯(cuò)誤在N個(gè)模塊的每一個(gè)中分布為2的倍數(shù)個(gè)鎖存器錯(cuò)誤。
13.權(quán)利要求10的電路，其中該多個(gè)連續(xù)的鎖存單元包括多個(gè)N個(gè)交錯(cuò)的鎖存單元鏈，這樣奇偶校驗(yàn)位翻轉(zhuǎn)發(fā)生在鎖存器模塊內(nèi)的除2N的倍數(shù)之外的任意數(shù)目的同步鎖存器錯(cuò)誤之后，所述2N的倍數(shù)個(gè)同步鎖存器錯(cuò)誤在N個(gè)模塊的每一個(gè)中分布為2的倍數(shù)個(gè)鎖存器錯(cuò)誤。
14.一種用于自動(dòng)檢測(cè)鎖存器模塊中的鎖存器軟錯(cuò)誤的方法，包括(a)設(shè)置一系列鎖存單元，每個(gè)鎖存單元包括鎖存器和比較器，這樣至少一個(gè)鎖存單元的比較器接收來自前一鎖存單元的比較器的輸入和來自其相關(guān)的鎖存器的輸入；(b)使用奇偶校驗(yàn)位比較器監(jiān)控最后的鎖存單元的比較器的輸出；(c)使用奇偶校驗(yàn)位比較器監(jiān)控用于存儲(chǔ)最后的鎖存單元的比較器的輸出的鎖存器的輸出；以及(d)通過接收奇偶校驗(yàn)位比較器的輸出中的變化來檢測(cè)奇偶校驗(yàn)位翻轉(zhuǎn)。
15.權(quán)利要求14的方法，進(jìn)一步包括(a)將指示奇偶校驗(yàn)位翻轉(zhuǎn)的消息發(fā)送到信號(hào)發(fā)生器；(b)響應(yīng)于所述消息發(fā)送用于將鎖存器復(fù)位為默認(rèn)值的信號(hào)；(c)復(fù)位用于存儲(chǔ)最后的鎖存單元的比較器的輸出的鎖存器；以及(d)重讀取與鎖存單元相關(guān)的所有熔絲。
16.權(quán)利要求14的方法，進(jìn)一步包括(a)將鎖存器復(fù)位條件通知給信號(hào)發(fā)生器；(b)詢問與熔絲盒相關(guān)的電路中的動(dòng)作；(c)接收來自與熔絲盒相關(guān)的電路的空閑狀態(tài)信號(hào)；(d)發(fā)送用于將鎖存器復(fù)位為默認(rèn)值的信號(hào)；(e)復(fù)位用于存儲(chǔ)最后的鎖存單元的比較器的輸出的鎖存器；以及(f)重讀取與鎖存單元相關(guān)的所有熔絲。
17.權(quán)利要求15的方法，其中信號(hào)發(fā)生器在接收到奇偶校驗(yàn)位翻轉(zhuǎn)消息時(shí)立即發(fā)送用于復(fù)位鎖存器的信號(hào)。
全文摘要
用于檢測(cè)鎖存器中產(chǎn)生的軟錯(cuò)誤的電路和方法。電路的示例性實(shí)施例包括級(jí)聯(lián)的鎖存器模塊，每個(gè)鎖存器具有比較器，并且最后的鎖存器比較器的輸出代表該鎖存器模塊的奇偶校驗(yàn)位。該電路進(jìn)一步包括用于存儲(chǔ)組奇偶校驗(yàn)位的鎖存元件和用于組奇偶校驗(yàn)位和存儲(chǔ)的奇偶校驗(yàn)位的比較器。鎖存器軟錯(cuò)誤通過監(jiān)控來自奇偶校驗(yàn)位比較器的輸出來檢測(cè)，其當(dāng)鎖存器模塊奇偶校驗(yàn)位改變狀態(tài)時(shí)發(fā)信號(hào)表示錯(cuò)誤。
文檔編號(hào)G06F11/10GK1890879SQ200480035715
公開日2007年1月3日 申請(qǐng)日期2004年9月24日 優(yōu)先權(quán)日2003年10月1日
發(fā)明者R·施奈德爾 申請(qǐng)人:英飛凌科技股份公司