專利名稱：仿真系統(tǒng)中使用的具有集成調(diào)試功能的可重構(gòu)集成電路的制作方法
相關(guān)申請(qǐng)本申請(qǐng)是美國(guó)專利申請(qǐng)No.08/985,372的部分繼續(xù)申請(qǐng)，美國(guó)專利申請(qǐng)No.08/985,372是由Barbier等人在1995年10月13日提交并共同轉(zhuǎn)讓給本發(fā)明受讓人的題為“具有集成調(diào)試設(shè)備的現(xiàn)場(chǎng)可編程門陣列”的美國(guó)專利申請(qǐng)No.08/542,838的后續(xù)申請(qǐng)。
2.背景信息用于仿真電路設(shè)計(jì)的仿真系統(tǒng)在相關(guān)技術(shù)中是已知的。通常，已有技術(shù)的仿真系統(tǒng)是使用不具有集成調(diào)試設(shè)備的通用現(xiàn)場(chǎng)可編程門陣列(FPGA)形成的。將被仿真的電路設(shè)計(jì)通過匯編該電路設(shè)計(jì)的“正式”內(nèi)容并將該電路設(shè)計(jì)映射到FPGA的邏輯元件(LE)(也被稱作組合邏輯塊(CLB))而在仿真系統(tǒng)上“實(shí)現(xiàn)”。就它們對(duì)仿真系統(tǒng)的應(yīng)用而言，這些通用FPGA具有許多的缺點(diǎn)。首先，映射在FPGA內(nèi)部的各個(gè)節(jié)點(diǎn)上的信號(hào)狀態(tài)并不是直接可見的，因此使用術(shù)語(yǔ)“隱藏的”節(jié)點(diǎn)。為了能夠在這些“隱藏的”節(jié)點(diǎn)觀測(cè)到信號(hào)狀態(tài)，需要耗費(fèi)大量時(shí)間重新匯編的FPGA的重構(gòu)需要從FPGA中把這些信號(hào)取出送到邏輯分析儀。此外，為了傳輸這些信號(hào)至端口/節(jié)點(diǎn)，通常需要一些FPGA I/O，其中該端口/節(jié)點(diǎn)可被例如邏輯分析儀的測(cè)試系統(tǒng)觀測(cè)(追蹤)到。而且，將被路由的附加信號(hào)會(huì)進(jìn)一步增加信號(hào)路由擁塞。最后，對(duì)于時(shí)間敏感的應(yīng)用來說，因?yàn)樵谧x取觸發(fā)事件能夠被檢測(cè)到之前信號(hào)不得不被從FPGA中取出，因此，如果響應(yīng)某些事件的出現(xiàn)而讀出信號(hào)，那么很難知道在這些“隱藏的”節(jié)點(diǎn)的信號(hào)是否是在合適的時(shí)間被讀出。由于仿真器變得越來越復(fù)雜，同樣，F(xiàn)PGA網(wǎng)絡(luò)和互聯(lián)軌跡(trace)也越來越復(fù)雜，因而以上問題會(huì)進(jìn)一步惡化。當(dāng)伴隨著復(fù)雜性增加而監(jiān)控軌跡所需的時(shí)間過度增加時(shí)，仿真能夠發(fā)生的頻率會(huì)降低到一個(gè)不可接受的水平。
因此，所需的是具有集成調(diào)試設(shè)備的可重構(gòu)集成電路，該設(shè)備有利于存取曾經(jīng)隱藏的節(jié)點(diǎn)和軌跡，同時(shí)減少重構(gòu)的需要，從而有利于在可接受的仿真頻率仿真。如同將在以下將要詳細(xì)描述的，本發(fā)明恰恰提供具有獲得這些和其他所希望結(jié)果的集成調(diào)試設(shè)備的可重構(gòu)集成電路，通過以下的描述，這對(duì)于本專業(yè)技術(shù)人員來說是顯而易見的。
圖4a-4b描述了
圖1的LE間縱橫網(wǎng)絡(luò)的一個(gè)實(shí)施例；圖5描述了圖1的可重構(gòu)電路間縱橫網(wǎng)絡(luò)級(jí)0的一個(gè)實(shí)施例；圖6描述了圖1的上下文總線的相關(guān)讀/寫功能的實(shí)施例；圖7a-7b是兩個(gè)描述了從LE讀值和向LE寫值的典型時(shí)序圖；圖8a描述了適于在圖1的集成電路中使用的全掃描寄存器的一個(gè)實(shí)施例；圖8b描述了根據(jù)本發(fā)明教導(dǎo)的動(dòng)態(tài)可重構(gòu)網(wǎng)和部分掃描寄存器例子的方框圖，根據(jù)本發(fā)明的一個(gè)實(shí)施例，它適于在圖1的集成電路中使用；圖9描述了適于在圖1的集成電路中使用的觸發(fā)電路的一個(gè)實(shí)施例。
圖10描述了根據(jù)本發(fā)明的一個(gè)實(shí)施例，結(jié)合了本發(fā)明的教導(dǎo)的仿真系統(tǒng)例子的方框圖；以及圖11描述了根據(jù)本發(fā)明的另一個(gè)實(shí)施例，結(jié)合了本發(fā)明的教導(dǎo)的可重構(gòu)電路例子的方框圖。
本發(fā)明的詳細(xì)描述在下面的描述中，為了解釋及提供對(duì)本發(fā)明的全面理解，將給出特定的數(shù)字、材料和配置。然而，很明顯，對(duì)于本專業(yè)技術(shù)人員來說，并不需要知道特定的細(xì)節(jié)就可實(shí)踐本發(fā)明。在其它一些情況下，為了使本發(fā)明更清晰，將省略或簡(jiǎn)化一些熟知的特征。
在說明書中涉及“一個(gè)實(shí)施例”意味著結(jié)合該實(shí)施例描述的特定特征、結(jié)構(gòu)或特點(diǎn)被包括在本發(fā)明的至少一個(gè)實(shí)施例中。因此，在說明書各處出現(xiàn)的短語(yǔ)“在一個(gè)實(shí)施例中”的意思并不是必須完全指的是同一個(gè)實(shí)施例。
現(xiàn)在參照?qǐng)D1，其中描述了結(jié)合了本發(fā)明教導(dǎo)的可重構(gòu)集成電路100的例子的方框圖。顯然，通過以下的描述，可重構(gòu)電路100表示的是在相關(guān)技術(shù)中已知的一些可重構(gòu)集成電路的任意之一。舉例來說，在一個(gè)實(shí)施例中，可重構(gòu)電路100是結(jié)合本發(fā)明教導(dǎo)而增強(qiáng)的可重構(gòu)電路。根據(jù)本發(fā)明的一個(gè)實(shí)施例，可重構(gòu)電路100被放置在一個(gè)集成電路(或芯片)上并且包含增強(qiáng)LE陣列102。增強(qiáng)LE陣列102被用于“實(shí)現(xiàn)”電路設(shè)計(jì)中的不同元件，并且包括創(chuàng)新的調(diào)試特征。
此外，可重構(gòu)電路100進(jìn)一步的有利之處在于包括連接了所示增強(qiáng)LE102的單片上下文總線106、掃描寄存器108和觸發(fā)電路110。如在以下將更詳細(xì)描述的，上下文總線106用于向LE輸入和從LE輸出值，而掃描寄存器108和觸發(fā)電路110用于分別為可重構(gòu)電路100輸出完整的軌跡數(shù)據(jù)歷史和觸發(fā)輸入。根據(jù)將在以下被更充分地描述的本發(fā)明的教導(dǎo)，可重構(gòu)電路100所示包含了動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137和部分掃描寄存器135，它們用于有選擇地輸出部分軌跡歷史以選擇可重構(gòu)電路100的LE102。也就是說，與僅提供來自電路內(nèi)部靜態(tài)定義的“可視”的窮舉掃描輸出的已有技術(shù)的仿真電路不同(否則需要重新編譯以及I/O資源分配以顯示“隱藏的”節(jié)點(diǎn))，電路100包括動(dòng)態(tài)可重構(gòu)網(wǎng)137和部分掃描寄存器135，它不需要重新編譯即可提供動(dòng)態(tài)“可視性”至LE陣列102中的任一軌跡/節(jié)點(diǎn)。
在本發(fā)明的一個(gè)實(shí)施例中，可重構(gòu)電路100包括存儲(chǔ)器112，它利于使具有存儲(chǔ)器的仿真電路設(shè)計(jì)的可重構(gòu)電路100的使用。在一個(gè)實(shí)施例中，存儲(chǔ)器112是16位存儲(chǔ)設(shè)備。在其它一些實(shí)施例中，存儲(chǔ)器112可以適當(dāng)擴(kuò)展到32位寬度，或擴(kuò)展到64位寬度。在一個(gè)實(shí)施例中，可重構(gòu)電路100的引線113能夠被用于輸入或輸出。在一個(gè)實(shí)施例中，在可重構(gòu)電路100中提供64個(gè)I/O引線113。根據(jù)所描述實(shí)施例，可重構(gòu)電路100也包括LE間縱橫(或X-型(bar))網(wǎng)絡(luò)104以使所示的LE、存儲(chǔ)器112和I/O引線113互聯(lián)。在一個(gè)實(shí)施例中，可重構(gòu)電路100包括縱橫網(wǎng)絡(luò)114a-114b的第一級(jí)的“兩份拷貝”以使可重構(gòu)電路100與其他此類可重構(gòu)電路和“主系統(tǒng)”(未示出)互聯(lián)。
存儲(chǔ)器112在相關(guān)技術(shù)中是眾所周知的，在此不再贅述。LE間縱橫網(wǎng)絡(luò)104和電路間縱橫網(wǎng)絡(luò)114a-114b的第一級(jí)在美國(guó)專利5,574,388中被詳細(xì)描述，該專利題目為“采用了用以可重構(gòu)邏輯設(shè)備互聯(lián)的多層和多級(jí)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)的仿真系統(tǒng)”，并且至少一個(gè)發(fā)明人和共同受讓人享有本發(fā)明的權(quán)益，其公開在此引作參考。盡管這樣，下文還是簡(jiǎn)要描述了網(wǎng)絡(luò)104和網(wǎng)絡(luò)級(jí)0114a-114b。LE102、上下文總線106、掃描寄存器108、部分掃描寄存器135、動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137和觸發(fā)電路110將在下面另外參照剩余的圖進(jìn)行詳細(xì)描述。在更詳細(xì)描述這些元件之前，應(yīng)當(dāng)指出，為了方便解釋，本發(fā)明是在仿真的上下文中描述的，然而，根據(jù)以下的描述，本專業(yè)普通技術(shù)人員將會(huì)理解除了仿真系統(tǒng)之外，本發(fā)明也適用于其它應(yīng)用。
還應(yīng)該指出，在動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137的上下文中，使用術(shù)語(yǔ)“動(dòng)態(tài)可重構(gòu)”表示盡管電路元件的仿真可能(或可能不)需要暫停從而重構(gòu)動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137，但是該仿真不必從該仿真的開始部分重新開始。具體來說，動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137的重構(gòu)不需要重新匯編，同時(shí)，互聯(lián)網(wǎng)絡(luò)104的重構(gòu)卻需要重新匯編，正如上面所提及的，這是一個(gè)耗時(shí)的過程。因此，本專業(yè)技術(shù)人員將會(huì)理解，動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137可提供一個(gè)有效的裝置，通過它，在LE102中所考慮的隱藏節(jié)點(diǎn)反而可被存取(經(jīng)由部分掃描寄存器135)，從而有利于仿真器和/或?qū)⒈环抡娴碾娐返目焖僬{(diào)試。
盡管圖1把分離的掃描寄存器，即部分掃描寄存器135表示為與動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137協(xié)同工作以存取LE陣列102中的任意軌跡/節(jié)點(diǎn)，但本專業(yè)技術(shù)人員應(yīng)當(dāng)理解，這僅僅是例子，而且也存在其他適當(dāng)?shù)膶?shí)施例。例如，參照?qǐng)D11，即顯示了此類實(shí)施例。
如圖所示，圖11描述了可重構(gòu)電路1100的方框圖。本專業(yè)技術(shù)人員將認(rèn)識(shí)到，可重構(gòu)電路1100非常類似于可重構(gòu)電路100。也就是說，可重構(gòu)電路1100采用了LE陣列102、存儲(chǔ)器112、動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137和觸發(fā)電路110，每一個(gè)部分均如圖所示連接?？芍貥?gòu)電路1100是與可重構(gòu)電路100截然不同的，然而，在可重構(gòu)電路1100中需要僅一個(gè)掃描寄存器1108結(jié)合多路復(fù)用器1106以便窮舉監(jiān)控所有軌跡/節(jié)點(diǎn)活動(dòng)，或者僅僅是其一個(gè)選擇子集。也就是說，可重構(gòu)電路1100利用多路復(fù)用器1106來有選擇地向掃描寄存器1108提供窮舉掃描模式中的所有軌跡/節(jié)點(diǎn)的輸出，或者是部分掃描模式中的軌跡/節(jié)點(diǎn)的一個(gè)選擇子集，而不是采用單獨(dú)的部分掃描寄存器135和(窮舉的)掃描寄存器108。換句話說，掃描寄存器1108可以被完全用作圖1所示的掃描寄存器108，或者被部分用作圖1的部分掃描寄存器135。
已知前述的另選實(shí)施例，本專業(yè)技術(shù)人員將認(rèn)識(shí)到，在未背離本發(fā)明的宗旨和范圍的情況下，本發(fā)明可以其它實(shí)施例來實(shí)現(xiàn)。當(dāng)然，這些另選的實(shí)施例是通過本發(fā)明的公開而預(yù)期的。在分別描述了創(chuàng)新的可重構(gòu)電路200和1100的另選實(shí)施例之后，現(xiàn)在把注意力轉(zhuǎn)移到圖2，其中增強(qiáng)LE的陣列將被進(jìn)一步描述。
現(xiàn)在轉(zhuǎn)到圖2，根據(jù)本發(fā)明的一個(gè)實(shí)施例，示出了增強(qiáng)LE陣列實(shí)例的方框圖，該增強(qiáng)LE陣列適于在圖1的可重構(gòu)電路中使用。如圖所示，LE陣列102包含本發(fā)明的多個(gè)增強(qiáng)LE200。舉例來說，在一個(gè)實(shí)施例中，LE陣列102包含128個(gè)LE200。本專業(yè)技術(shù)人員將會(huì)理解，較大或較小的LE陣列200也可被很好地使用，其中在下文將要更充分描述的相關(guān)讀/寫和控制電路會(huì)相應(yīng)的增加和減少。例如，在另外一個(gè)實(shí)施例中，LE陣列102包含768個(gè)LE200。盡管如此，為了便于解釋且不限制本發(fā)明，在本申請(qǐng)的剩余部分出現(xiàn)的實(shí)例將參考包含128個(gè)LE200的LE陣列102。如圖2所示，每個(gè)LE200包括如圖所示彼此連接的多輸入-單輸出真值表、一對(duì)主從鎖存器204-206、輸出多路復(fù)用器208、輸入多路復(fù)用器212、和控制邏輯214。
真值表202用于根據(jù)一組輸入產(chǎn)生預(yù)定的輸出。對(duì)于所示的實(shí)施例，真值表202具有4個(gè)輸入和1個(gè)輸出。換句話說，根據(jù)這些輸入，真值表202輸出24個(gè)預(yù)定輸出之一。每個(gè)主從鎖存器204-206用于存儲(chǔ)與其時(shí)鐘輸入同步的輸入值。此外，每個(gè)主從鎖存器204-206能夠依靠設(shè)置和重設(shè)的值被異步強(qiáng)制為1或0。對(duì)于所示實(shí)施例，使用真值表202的輸入I3和I2提供設(shè)置和重設(shè)輸入。換句話說，如果使用設(shè)置/重設(shè)，就可以減少能夠提供至真值表202的輸入變量數(shù)。另外，可提供另外的專用引線以提供設(shè)置/重設(shè)信號(hào)給主從鎖存器204-206，然而，可重構(gòu)電路的真實(shí)狀態(tài)需求可以更好地增加。
繼續(xù)參照?qǐng)D2，輸出多路復(fù)用器208、輸入多路復(fù)用器210和控制邏輯212用于控制使用真值表202和主從鎖存器204-206的方式。輸出多路復(fù)用器208允許真值表202的輸出(旁路主從鎖存器204-206)或從鎖存器206的輸出(用于層敏感設(shè)計(jì))、或主鎖存器204的輸出(用于邊緣敏感設(shè)計(jì))被選擇輸出。如果真值表202被單獨(dú)使用，則選擇旁路輸出。當(dāng)選擇主鎖存器204或從鎖存器206的輸出時(shí)，輸入多路復(fù)用器210允許真值表202的輸出、來自輸出多路復(fù)用器208的反饋、或上下文總線106上的輸入值被提供至主從鎖存器204-206。選擇反饋值以“凍結(jié)”LE200，并且選擇總線值以初始化LE200。根據(jù)提供的設(shè)置、重設(shè)、第一和第二使能(ENAB和EN)、負(fù)載(LDE)和保存(HLD)值，控制邏輯212控制輸入多路復(fù)用器210以及被提供至主從鎖存器204-206的設(shè)置和重設(shè)值，這將在下文進(jìn)行更詳細(xì)描述。
每個(gè)LE200還包括時(shí)鐘選擇多路復(fù)用器216a-216c，用以有選擇地提供多個(gè)仿真時(shí)鐘或調(diào)試時(shí)鐘(LD)至主從鎖存器204-206。優(yōu)選地，仿真時(shí)鐘包括使用其他LE200“構(gòu)建的”仿真時(shí)鐘。對(duì)于所示實(shí)施例來說，這個(gè)“構(gòu)建的”仿真時(shí)鐘可通過真值表202的IO獲得。在正常操作期間，仿真時(shí)鐘之一被提供至主從鎖存器204-206，而調(diào)試時(shí)鐘(LD)在調(diào)試期間提供。時(shí)鐘選擇由CTX信號(hào)控制。最后，LE200還包括用于輸出所選輸出至LE間X-型網(wǎng)絡(luò)104和單片調(diào)試設(shè)備的緩沖器214a，以及用于輸出所選輸出到上下文總線106上以在可重構(gòu)電路100外直接觀測(cè)的緩沖器214b。
總的來說，真值表202能夠以單獨(dú)的方式使用，或與相應(yīng)的主從鎖存器204-206協(xié)同工作。增強(qiáng)的LE200適用于“層敏感”和“邊緣敏感”的電路設(shè)計(jì)仿真。此外，除了真值表202“正常的”當(dāng)前輸出之外，每個(gè)LE200能夠被單獨(dú)初始化。每個(gè)LE200還可一遍又一遍地輸出同樣的輸出，就如同被凍結(jié)一樣。而且，LE200可在可重構(gòu)電路100外被單獨(dú)和直接觀測(cè)到。換句話說，不存在“隱藏的節(jié)點(diǎn)”。每個(gè)“節(jié)點(diǎn)”的狀態(tài)可在可重構(gòu)電路外被直接觀測(cè)，而并不需要通常在已有技術(shù)下執(zhí)行的電路設(shè)計(jì)映射的重構(gòu)以及耗時(shí)的重新匯編。
圖3詳細(xì)描述了在輸入多路復(fù)用器210和控制邏輯212中各自有的一個(gè)實(shí)施例。如圖所示，多路復(fù)用器210包含驅(qū)動(dòng)器211a-211c，如果被啟動(dòng)的話，則用于分別輸出反饋輸出、真值表202的輸出、和在上下文總線106上的輸入值。驅(qū)動(dòng)器211a-211c之一由來自控制邏輯212的控制信號(hào)有選擇地啟動(dòng)?？刂七壿?12包含與門213a-213c、或門215、非門217、和為驅(qū)動(dòng)器211a-211c產(chǎn)生控制信號(hào)的存儲(chǔ)比特219a-219c、以及主從鎖存器204-206的設(shè)置和重設(shè)值。存儲(chǔ)比特219a-219c用于存儲(chǔ)配置信息，以使能設(shè)置和重設(shè)值的提供以及反饋輸出的選擇。如果被啟動(dòng)，與門213a-213b根據(jù)設(shè)置和HLD輸入以及重設(shè)和HLD輸入分別提供設(shè)置和重設(shè)值。如果被啟動(dòng)，根據(jù)ENAB、HLD和EN輸入，和與門213c協(xié)同的或門215提供驅(qū)動(dòng)器211a的控制信號(hào)。根據(jù)為驅(qū)動(dòng)器211a提供的控制信號(hào)和LDE輸入，非門217為驅(qū)動(dòng)器211b提供控制信號(hào)。最后，LDE輸入作為驅(qū)動(dòng)器211c的控制信號(hào)而被提供。
現(xiàn)在簡(jiǎn)要參考圖4a-圖4b，其中描述了連接LE、存儲(chǔ)器和I/O引線的LE間縱橫網(wǎng)絡(luò)104的一個(gè)實(shí)施例。尤其是，圖4a和4b描述了連接128個(gè)LE200的LE間縱橫網(wǎng)絡(luò)104的一個(gè)實(shí)施例。本專業(yè)技術(shù)人員將會(huì)認(rèn)識(shí)到，在不背離本發(fā)明宗旨和范圍的情況下，也可以采用較大或較小的LE間縱橫網(wǎng)絡(luò)。如圖4a所示，對(duì)于所示實(shí)施例來說，LE間縱橫網(wǎng)絡(luò)104包含4個(gè)子網(wǎng)220。前兩個(gè)子網(wǎng)，子網(wǎng)0和子網(wǎng)1用于路由72個(gè)信號(hào)，而剩下的兩個(gè)子網(wǎng)，子網(wǎng)2和子網(wǎng)3用于路由64個(gè)信號(hào)。具體來說，如圖4b所示，子網(wǎng)0用于路由LE0-LE9、LE119-LE127、I/00-I/015和M0-M7的信號(hào)。子網(wǎng)1用于路由LE24-LE71、I/016-I/031和M8-M15的信號(hào)。子網(wǎng)2用于路由LE56-LE103、和I/032-I/037的信號(hào)。子網(wǎng)3用于路由LE0-LE7、LE88-LE127、和I/048-I/063的信號(hào)。LE的重疊覆蓋提高了映射電路設(shè)計(jì)的信號(hào)路由的靈活性。
每個(gè)子網(wǎng)220是一個(gè)3級(jí)Claus網(wǎng)絡(luò)，其中第一級(jí)包含了9個(gè)或8個(gè)8-8的縱橫交叉條(crossbar)222，第二級(jí)包含了8個(gè)9-20或8-20縱橫交叉條224或226，并且第三級(jí)中包含20個(gè)8-8縱橫交叉條228。這些級(jí)以眾所周知的“蝶形”方式相互連接。
為了進(jìn)一步描述LE間縱橫網(wǎng)絡(luò)104，下面將參考已提及的引作參考的美國(guó)專利5,574,388。
現(xiàn)在同樣簡(jiǎn)單地參考圖5，其中描述了將可重構(gòu)電路連接至其他可重構(gòu)電路和“主”機(jī)(未示出)的可重構(gòu)電路間縱橫網(wǎng)絡(luò)級(jí)0 114a-114b的一個(gè)實(shí)施例。如圖所示，對(duì)于所描述的實(shí)施例來說，可重構(gòu)電路間縱橫網(wǎng)絡(luò)級(jí)0 114a-114b包含4對(duì)16-16縱橫交叉條230，用于耦合可重構(gòu)電路的64個(gè)I/O信號(hào)至Claus網(wǎng)絡(luò)的下一級(jí)，以使可重構(gòu)電路連接到其他可重構(gòu)電路和“主”機(jī)上。為了進(jìn)一步描述可重構(gòu)電路間縱橫網(wǎng)絡(luò)114a-114b，還要參照引作參考的美國(guó)專利5,574,388。
圖6描述了與上下文總線106相關(guān)的讀/寫設(shè)備的一個(gè)實(shí)施例，以用于從可重構(gòu)電路100的LE200讀出和向其寫入。如圖所示，對(duì)于所描述的實(shí)施例來說，128個(gè)LE200被組織為16列，其中每一列有8個(gè)LE200。因此，全部128個(gè)LE200或當(dāng)前的上下文能夠以16個(gè)8比特字讀出或?qū)懭搿Ｌ峁┑刂芳拇嫫?32是用來存儲(chǔ)讀或?qū)懙刂返?。提供解碼器234是用來解碼讀或?qū)懙刂返模cR/W控制236協(xié)同工作以提供適當(dāng)?shù)淖x控制信號(hào)(RD0-RD15)和寫控制信號(hào)(LDE0-LDE15)給128個(gè)LE200。此外，每一LE200接收前述用以“凍結(jié)”LE200的HLD信號(hào)、用以選擇調(diào)試(LD)時(shí)鐘的CTX信號(hào)、和LD時(shí)鐘本身。
圖7a-7b描述了讀和寫的典型信號(hào)計(jì)時(shí)。如圖7a所示，首先通過加載4比特地址到地址寄存器232來完成上下文讀操作。結(jié)果是，解碼器234使R/W控制236驅(qū)動(dòng)合適的RD信號(hào)，使其高到能夠讀出被尋址的LE200的內(nèi)容。(在讀操作進(jìn)行時(shí)，HLD、CTX、LDEi和LD全都較低)。如圖7b所示，首先通過加載4比特地址到地址寄存器232來完成上下文寫操作。此外，在解碼器234響應(yīng)并使R/W控制236驅(qū)動(dòng)到合適的LDE信號(hào)高度之前，首先驅(qū)動(dòng)HLD高至凍結(jié)所有LE200。此外，CTX被驅(qū)動(dòng)高到了能夠?yàn)槊恳籐E200選擇調(diào)試時(shí)鐘LD。之后，當(dāng)R/W控制236驅(qū)動(dòng)合適的LDE信號(hào)時(shí)，上下文總線106上的值被載到所尋址的LE200。在上下文寫操作期間凍結(jié)所有LE200是很重要的，因?yàn)椴糠稚舷挛哪軌驅(qū)е屡R時(shí)狀態(tài)，臨時(shí)狀態(tài)進(jìn)而使仿真系統(tǒng)進(jìn)入一未知狀態(tài)。例如，最后的上下文可以驅(qū)動(dòng)給定的RESET(復(fù)位)信號(hào)到低狀態(tài)，而部分上下文(在寫操作期間)可以導(dǎo)致重置信號(hào)上的臨時(shí)高狀態(tài)，因此會(huì)不可預(yù)知地重置連接信號(hào)的所有鎖存器。
圖8a描述了用于輸出所有LE200的軌跡數(shù)據(jù)的全掃描的掃描寄存器108的一個(gè)實(shí)施例。根據(jù)圖8中描述的實(shí)施例，掃描寄存器108包含16組的8個(gè)觸發(fā)器242和15組的8個(gè)多路復(fù)用器244(例如，容納128個(gè)LE200)，其中多路復(fù)用器244置于觸發(fā)器組242之間。觸發(fā)器組0 242被連接至第一組的8個(gè)LE200。多路復(fù)用器組0 244被連接至觸發(fā)器組0 242和第二組的LE200。觸發(fā)器組1 242被連接至多路復(fù)用器組0，如此類推。觸發(fā)器組0 242依次接收和傳播第一組的8個(gè)LE200的輸出。多路復(fù)用器組0 244并行提供觸發(fā)器組0 242的輸出或第二組8個(gè)LE的輸出。觸發(fā)器組1 242接著按順序傳播其從多路復(fù)用器組0 244接收的輸入。觸發(fā)器組242由掃描時(shí)鐘控制，而多路復(fù)用器組244由掃描控制信號(hào)控制。因此，通過應(yīng)用具有合適分頻的掃描時(shí)鐘(與操作仿真時(shí)鐘相關(guān))，并有選擇地應(yīng)用合適的掃描控制信號(hào)至多路復(fù)用器組244，在一個(gè)特定時(shí)鐘周期的全部128個(gè)LE的抽點(diǎn)能夠依次從可重構(gòu)電路100中掃描出來。
轉(zhuǎn)到圖8b，現(xiàn)在，根據(jù)本發(fā)明的教導(dǎo)將詳細(xì)描述部分掃描寄存器135的集成調(diào)試設(shè)備和動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137。如圖8b所示，動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137包含多個(gè)連接至多個(gè)LE200的4∶1多路復(fù)用器502。根據(jù)實(shí)施例所示，動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137包含連接至128個(gè)LE200輸出的32個(gè)4∶1多路復(fù)用器。因此，動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137使用戶能夠可重構(gòu)地路由多達(dá)32個(gè)LE200的選擇性子集到部分掃描寄存器135。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，部分掃描寄存器135包含4組且每組8個(gè)的觸發(fā)器562以及置于觸發(fā)器組562之間的3組且每組8個(gè)的多路復(fù)用器564。如圖10所示的實(shí)施例中，部分掃描寄存器135接收來自動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137的輸入，以便在掃描總線139上輸出。具體來說，與全掃描寄存器108不同，部分掃描寄存器135在掃描總線139上輸出選擇LE200的一個(gè)子集(例如，四分之一)的狀態(tài)值。至于全掃描寄存器108和部分掃描寄存器135共享掃描總線139作為輸出而言，掃描控制142和掃描時(shí)鐘140有選擇地控制啟動(dòng)哪一個(gè)掃描寄存器。尤其是，根據(jù)所示的典型實(shí)施例，為了啟動(dòng)在LE陣列102中用戶所選的LE200的部分掃描，用戶利用掃描控制142和掃描時(shí)鐘140啟動(dòng)部分掃描寄存器135，另一方面，為了啟動(dòng)LE陣列102中全部LE200的全掃描，全掃描寄存器108利用掃描控制142和掃描時(shí)鐘140信號(hào)啟動(dòng)。然而，本專業(yè)技術(shù)人員將會(huì)認(rèn)識(shí)到，可以采用其它方法來確定哪個(gè)掃描寄存器被啟動(dòng)。例如，在本發(fā)明的另選實(shí)施例中，掃描寄存器108或部分掃描寄存器135可僅僅利用掃描時(shí)鐘140就可被選擇為希望的掃描寄存器，如，分別是全掃描寄存器108或部分掃描寄存器135。因此，在不背離本發(fā)明宗旨和范圍的情況下，本發(fā)明可以預(yù)期這種改進(jìn)。
因此，本專業(yè)技術(shù)人員將認(rèn)識(shí)到，動(dòng)態(tài)可重構(gòu)網(wǎng)絡(luò)137和部分掃描寄存器135賦予可重構(gòu)電路100新的靈活性程度，從而使用戶能夠在任何給定的時(shí)鐘周期內(nèi)動(dòng)態(tài)重構(gòu)和觀看所選LE的一個(gè)子集，而不需要繁重的重構(gòu)以及由此而來的在已有技術(shù)中固有的電路設(shè)計(jì)映射軟件的重新匯編。此外，當(dāng)需要觀看所有LE狀態(tài)值的一個(gè)完整集合時(shí)，可重構(gòu)電路100被賦予了創(chuàng)新的全掃描寄存器。因此，在給出本發(fā)明的具有集成調(diào)試設(shè)備的動(dòng)態(tài)可重構(gòu)集成電路后，仿真系統(tǒng)的用戶能夠在一個(gè)時(shí)鐘周期內(nèi)選擇觀看包含LE陣列的LE的一個(gè)子集，同時(shí)，在另一時(shí)鐘周期內(nèi)選擇觀看包含LE陣列的所有LE的狀態(tài)值的全掃描。
參照?qǐng)D9，其中描述了用于輸出觸發(fā)輸入的觸發(fā)電路110的一個(gè)實(shí)施例的方框圖。如圖所示，對(duì)于所示實(shí)施例來說，觸發(fā)電路110包含產(chǎn)生4個(gè)觸發(fā)輸入的4個(gè)比較器-寄存器電路260，一個(gè)觸發(fā)輸入來自一個(gè)比較器-寄存器電路260。每個(gè)比較器-寄存器電路260包括用于存儲(chǔ)信號(hào)模式的寄存器262，以及比較LE輸出與模式寄存器262的存儲(chǔ)內(nèi)容的相等比較器264。在一個(gè)實(shí)施例中，每個(gè)LE200的信號(hào)模式包含2比特，允許高、低、或未考慮的值被編碼。只要檢測(cè)到存儲(chǔ)模式，即產(chǎn)生在可重構(gòu)電路100外部的觸發(fā)器的輸入。換句話說，對(duì)于所示實(shí)施例來說，4個(gè)LE內(nèi)部狀態(tài)事件能夠被同時(shí)監(jiān)控。
參看圖10，根據(jù)本發(fā)明的一個(gè)實(shí)施例，該圖示出了結(jié)合本發(fā)明教導(dǎo)的仿真系統(tǒng)1000實(shí)例的方框圖。根據(jù)圖11描述的仿真系統(tǒng)的例子，仿真系統(tǒng)1000被描繪為包含通信連接到仿真器1060的主系統(tǒng)1020。如圖所示，仿真器1060包括如所述通信連接的仿真陣列和互聯(lián)網(wǎng)絡(luò)1080、配置電路1220和主接口1240。根據(jù)本發(fā)明的教導(dǎo)，仿真陣列和互聯(lián)網(wǎng)絡(luò)1080包括本發(fā)明的動(dòng)態(tài)可重構(gòu)集成電路1200a-1200n，其包含了多個(gè)LE200，用以可編程配置以仿真和“實(shí)現(xiàn)”在電路設(shè)計(jì)構(gòu)成之前的特定電路設(shè)計(jì)。具體來說，創(chuàng)新的動(dòng)態(tài)可重構(gòu)集成電路1200a-1200n能夠使仿真系統(tǒng)的用戶通過部分掃描寄存器控制一個(gè)路由網(wǎng)絡(luò)，以便有選擇地輸出所選LE的狀態(tài)值的一個(gè)子集、而以前則是耗時(shí)的重新匯編過程，或者已有技術(shù)的仿真系統(tǒng)典型的已有技術(shù)的掃描寄存器的全掃描輸出。因此，結(jié)合了本發(fā)明創(chuàng)新特點(diǎn)的仿真系統(tǒng)，如仿真系統(tǒng)100，能夠使這類仿真系統(tǒng)的用戶動(dòng)態(tài)改變仿真器內(nèi)的可視點(diǎn)，而不需要通過設(shè)計(jì)映射軟件來改變和重新匯編該電路的耗時(shí)過程，此過程在復(fù)雜電路設(shè)計(jì)中常常是以天為單位來測(cè)量的。
除了仿真陣列和互聯(lián)網(wǎng)絡(luò)1080外，仿真器1060所示還包含了配置單元1220和主接口1240，它們均如圖10的實(shí)施例所示進(jìn)行連接。配置單元1220和主接口1240均執(zhí)行本專業(yè)技術(shù)人員已知的傳統(tǒng)功能，因此在此不再贅述。
本專業(yè)技術(shù)人員將認(rèn)識(shí)到，動(dòng)態(tài)可重構(gòu)集成電路1200a-1200n能夠以其它的一些形式來很好地體現(xiàn)。舉例來說，在一個(gè)實(shí)施例中，動(dòng)態(tài)可重構(gòu)集成電路1200a-1200n通過1200n是相應(yīng)的多個(gè)可重構(gòu)電路。根據(jù)此典型實(shí)施例，仿真陣列和互聯(lián)網(wǎng)絡(luò)1080包含在一些可重構(gòu)電路中分配打包的一些可重構(gòu)LE，可重構(gòu)電路依次在一些邏輯板上分配打包。一些邏輯板可以更好地結(jié)合形成一個(gè)插件。對(duì)于多插件實(shí)施例來說，一些插件被結(jié)合在一起。采用可縮放多層多級(jí)網(wǎng)絡(luò)拓?fù)淇梢栽诳芍貥?gòu)電路之內(nèi)把LE與可重構(gòu)電路、邏輯板和插件互聯(lián)在一起。
除了結(jié)合本發(fā)明教導(dǎo)的仿真器1060外，典型的仿真系統(tǒng)1000還包含具有電路設(shè)計(jì)映射軟件1040的主系統(tǒng)1020。本專業(yè)技術(shù)人員將認(rèn)識(shí)到，電路設(shè)計(jì)映射軟件1040可以是在相關(guān)技術(shù)中已知的一些另選的設(shè)計(jì)映射軟件中的任何之一。根據(jù)圖10所示的實(shí)施例，電路設(shè)計(jì)映射軟件1040被存儲(chǔ)在主系統(tǒng)1020的一個(gè)合適的存儲(chǔ)介質(zhì)中(未示出)，并被加載到主系統(tǒng)1020的存儲(chǔ)器(未示出)中，以便由主系統(tǒng)1020的處理器(未示出)來執(zhí)行。總的來說的主系統(tǒng)1020，以及具體來說的設(shè)計(jì)映射軟件1040往往表示在電路仿真技術(shù)中常用的一些主系統(tǒng)和電路設(shè)計(jì)映射軟件的任意之一，因此不需要在此進(jìn)一步描述。
因此，具有特別適合于仿真系統(tǒng)的集成調(diào)試設(shè)備的可重構(gòu)集成電路已經(jīng)被描述。盡管本發(fā)明的方法和集成電路是根據(jù)上面所示的實(shí)施例來描述的，但本專業(yè)技術(shù)人員將會(huì)認(rèn)識(shí)到，本發(fā)明并不限于所描述的實(shí)施例。本發(fā)明能夠以不背離所附權(quán)利要求的宗旨和范圍的改進(jìn)和變化來實(shí)現(xiàn)。如上所述，本發(fā)明預(yù)期為具有更高或更低復(fù)雜性的動(dòng)態(tài)可重構(gòu)集成電路。特別是，對(duì)于LE陣列102來說，本發(fā)明預(yù)期為增加或降低的LE陣列尺寸，其中支持此類LE陣列所需的讀/寫/縱橫制/控制電路也相應(yīng)地增加/降低。因此，本發(fā)明的描述被認(rèn)為是說明本發(fā)明而不是限制本發(fā)明。
權(quán)利要求
1.一種用在仿真系統(tǒng)中的集成電路，包括多個(gè)邏輯元件(LE)，可重構(gòu)用以仿真集成電路設(shè)計(jì)的電路元件，每個(gè)元件具有多個(gè)輸出，其中LE工作后根據(jù)相應(yīng)地加到LE上的多個(gè)輸入信號(hào)產(chǎn)生多個(gè)輸出信號(hào)；以及部分掃描寄存器，動(dòng)態(tài)連接至多個(gè)LE中所選的一部分，這樣，當(dāng)其被啟動(dòng)時(shí)，掃描寄存器可工作以在掃描總線上捕捉和輸出在工作時(shí)鐘的一個(gè)特定時(shí)鐘周期內(nèi)由所選LE仿真的電路元件的信號(hào)狀態(tài)值的記錄。
2.權(quán)利要求1中的集成電路，其中部分掃描寄存器通過利用與工作時(shí)鐘成適當(dāng)比例的掃描時(shí)鐘而被有選擇地啟動(dòng)。
3.權(quán)利要求1中的集成電路，還包括多路復(fù)用器，用于將多個(gè)LE的至少一個(gè)子集中所選的幾個(gè)動(dòng)態(tài)連接到部分掃描寄存器。
4.權(quán)利要求3中的集成電路，其中在多路復(fù)用器的選擇性耦合的動(dòng)態(tài)重構(gòu)期間，集成電路仿真電路元件。
5.權(quán)利要求1中的集成電路，還包括與LE耦合的全掃描寄存器，工作后以在一個(gè)特定的時(shí)鐘周期在掃描總線上捕捉和輸出LE的所有信號(hào)狀態(tài)值的記錄，其中全掃描寄存器通過應(yīng)用掃描時(shí)鐘來啟動(dòng)。
6.權(quán)利要求5中的集成電路，其中集成電路工作后以通過全掃描寄存器提供全掃描能力，或者通過部分掃描寄存器提供部分掃描能力。
7.權(quán)利要求1中的集成電路，還包括與LE耦合的觸發(fā)器，工作后用以至少部分根據(jù)LE的信號(hào)狀態(tài)值而有條件地產(chǎn)生至少一個(gè)觸發(fā)值。
8.權(quán)利要求1中的集成電路，還包括與多個(gè)LE和多個(gè)集成電路輸出耦合的互聯(lián)網(wǎng)絡(luò)，根據(jù)用以配置互聯(lián)網(wǎng)絡(luò)的可重新匯編的指令集，該互聯(lián)網(wǎng)絡(luò)工作后以在多個(gè)LE和集成電路輸出中和之間路由信號(hào)。
9.權(quán)利要求8中的集成電路，其中互聯(lián)網(wǎng)絡(luò)的重構(gòu)需要重新匯編新的指令集。
10.權(quán)利要求9中的集成電路，其中互聯(lián)網(wǎng)絡(luò)的重構(gòu)使得集成電路不能仿真電路元件。
11.一種仿真系統(tǒng)，包括主機(jī)；和至少一個(gè)仿真板，該仿真板包含，多個(gè)板輸入/輸出(I/O)引線，其至少一個(gè)子集與主機(jī)通信連接；和集成電路(IC)，具有多個(gè)IC輸入/輸出引線，其至少一個(gè)子集耦合至板I/O引線，該IC包含，多個(gè)邏輯元件(LE)，可重構(gòu)以仿真集成電路設(shè)計(jì)的電路元件，其每一個(gè)均具有多個(gè)輸出，其中LE工作后根據(jù)分別加到LE的多個(gè)輸入信號(hào)產(chǎn)生多個(gè)輸出信號(hào)；以及部分掃描寄存器，可被重構(gòu)連接到LE中所選的一些，這樣，當(dāng)其被啟動(dòng)時(shí)，部分掃描寄存器工作后以在掃描總線上捕捉和輸出在操作時(shí)鐘的一個(gè)特定時(shí)鐘周期內(nèi)由所選LE仿真的電路元件的信號(hào)狀態(tài)值的記錄，其中部分掃描寄存器通過利用與操作時(shí)鐘成適當(dāng)比例的掃描時(shí)鐘而被啟動(dòng)。
12.權(quán)利要求11中的仿真系統(tǒng)，其中集成電路還包括多路復(fù)用器，工作后以把多個(gè)LE的至少一個(gè)子集中所選的幾個(gè)重構(gòu)耦合至集成電路的部分掃描寄存器，其中該多路復(fù)用器工作后以動(dòng)態(tài)重構(gòu)選擇性耦合。
13.權(quán)利要求12中的仿真系統(tǒng)，其中在由多路復(fù)用器的選擇性耦合的動(dòng)態(tài)重構(gòu)期間，使集成電路工作以仿真電路元件。
14.權(quán)利要求11中的仿真系統(tǒng)，其中集成電路還包括與LE耦合的全掃描寄存器，工作后以在操作時(shí)鐘的一個(gè)特定時(shí)鐘周期在掃描總線上捕捉和輸出LE的所有信號(hào)狀態(tài)值的記錄。
15.權(quán)利要求14中的仿真系統(tǒng)，其中全掃描寄存器通過應(yīng)用掃描時(shí)鐘而被有選擇地啟動(dòng)。
16.權(quán)利要求14中的仿真系統(tǒng)，其中，當(dāng)被啟動(dòng)時(shí)，集成電路工作以通過全掃描寄存器提供LE的所有信號(hào)狀態(tài)值的全掃描，或者通過部分掃描寄存器提供所選LE的信號(hào)狀態(tài)值的部分掃描。
17.權(quán)利要求11中的仿真系統(tǒng)，還包括與LE耦合的觸發(fā)器，工作后用以至少部分根據(jù)LE的信號(hào)狀態(tài)值而有條件地產(chǎn)生至少一個(gè)觸發(fā)值。
18.權(quán)利要求11中的仿真系統(tǒng)，其中集成電路還包括與LE和多個(gè)集成電路輸入和輸出(I/O)耦合的互聯(lián)網(wǎng)絡(luò)，根據(jù)用以配置互聯(lián)網(wǎng)絡(luò)的可重新匯編的指令集，該互聯(lián)網(wǎng)絡(luò)可被操作以在多個(gè)LE和集成電路I/O中和之間路由信號(hào)。
19.權(quán)利要求18中的仿真系統(tǒng)，其中互聯(lián)網(wǎng)絡(luò)的重構(gòu)需要重新匯編一個(gè)新的指令集。
20.權(quán)利要求19中的仿真系統(tǒng)，其中集成電路不能在重新匯編新指令集期間仿真電路元件。
21.一種仿真器板，包括多個(gè)輸入/輸出(I/0)引線；以及連接至多個(gè)(I/O)引線的集成電路，該集成電路包括多個(gè)邏輯元件(LE)，可重構(gòu)以仿真集成電路設(shè)計(jì)的電路元件，其每一個(gè)均具有多個(gè)輸出，其中LE工作后根據(jù)分別加在LE上的多個(gè)輸入信號(hào)產(chǎn)生多個(gè)輸出信號(hào)；以及部分掃描寄存器，可被重構(gòu)連接到LE中所選的一些，這樣，當(dāng)其被啟動(dòng)時(shí)，部分掃描寄存器可被操作以在掃描總線上捕捉和輸出在操作時(shí)鐘的一個(gè)特定時(shí)鐘周期內(nèi)由所選LE仿真的電路元件的信號(hào)狀態(tài)值的記錄，其中部分掃描寄存器通過利用與操作時(shí)鐘成適當(dāng)比例的掃描時(shí)鐘而被啟動(dòng)。
22.權(quán)利要求21的仿真器板，其中集成電路還包括多路復(fù)用器，工作后以把多個(gè)LE的至少一個(gè)子集中所選的幾個(gè)重構(gòu)耦合至部分掃描寄存器，其中該多路復(fù)用器工作后以動(dòng)態(tài)重構(gòu)選擇性耦合。
23.權(quán)利要求22的仿真器板，其中在由多路復(fù)用器的選擇性耦合的動(dòng)態(tài)重構(gòu)期間，使集成電路工作以仿真電路元件。
24.權(quán)利要求21的仿真器板，其中集成電路還包括與LE耦合的全掃描寄存器，當(dāng)被啟動(dòng)時(shí)，將工作以在工作時(shí)鐘的一個(gè)特定時(shí)鐘周期在掃描總線上捕捉和輸出LE的所有信號(hào)狀態(tài)值的記錄。
25.權(quán)利要求24的仿真器板，其中當(dāng)應(yīng)用掃描時(shí)鐘啟動(dòng)時(shí)，集成電路工作以通過全掃描寄存器提供全掃描能力，或者通過部分掃描寄存器提供部分掃描能力。
26.權(quán)利要求21的仿真器板，其中集成電路還包括與LE耦合的觸發(fā)器，工作后用以至少部分根據(jù)LE的信號(hào)狀態(tài)值而有條件地產(chǎn)生至少一個(gè)觸發(fā)值。
27.權(quán)利要求21的仿真器板，其中集成電路還包括與LE和多個(gè)集成電路輸入和輸出(I/O)耦合的互聯(lián)網(wǎng)絡(luò)，根據(jù)用以配置互聯(lián)網(wǎng)絡(luò)的可重新匯編的指令集，該互聯(lián)網(wǎng)絡(luò)可工作以在多個(gè)LE和集成電路I/O中和之間路由信號(hào)。
28.權(quán)利要求27的仿真器板，其中互聯(lián)網(wǎng)絡(luò)的重構(gòu)需要重新匯編一新的指令集。
29.權(quán)利要求28的仿真器板，其中集成電路不能在重新匯編新指令集期間仿真電路元件。
30.一種用在仿真系統(tǒng)中的集成電路，包括多個(gè)邏輯元件(LE)，可重構(gòu)以仿真集成電路設(shè)計(jì)的電路元件，其每一個(gè)均具有多個(gè)輸出，其中LE工作后根據(jù)分別加在LE上的多個(gè)輸入信號(hào)產(chǎn)生多個(gè)輸出信號(hào)；部分掃描寄存器，當(dāng)利用掃描時(shí)鐘啟動(dòng)時(shí)，可被重構(gòu)連接到LE中所選的一些，這樣，當(dāng)其被啟動(dòng)時(shí)，部分掃描寄存器工作后以在掃描總線上捕捉和輸出在操作時(shí)鐘的一個(gè)特定時(shí)鐘周期內(nèi)由所選LE仿真的電路元件的信號(hào)狀態(tài)值的記錄；并且與LE耦合的全掃描寄存器，當(dāng)利用掃描時(shí)鐘啟動(dòng)時(shí)，工作后以在工作時(shí)鐘的一個(gè)特定時(shí)鐘周期在掃描總線上捕捉和輸出LE的所有信號(hào)狀態(tài)值的記錄。
31.權(quán)利要求30的集成電路，其中在操作時(shí)鐘的一個(gè)特定時(shí)鐘周期內(nèi)，部分掃描寄存器或全掃描寄存器利用掃描時(shí)鐘啟動(dòng)。
32.一種集成電路，包括用以仿真集成電路設(shè)計(jì)的電路元件的多個(gè)可重構(gòu)邏輯元件(LE)，其每一個(gè)均具有多個(gè)輸出，其中LE通過根據(jù)相應(yīng)地加給LE的多個(gè)輸入信號(hào)產(chǎn)生多個(gè)輸出信號(hào)；以及掃描寄存器，動(dòng)態(tài)連接至多個(gè)LE中所選的一些，從而在掃描總線上捕捉和輸出由所選LE仿真的電路元件的所選點(diǎn)上的信號(hào)狀態(tài)值的記錄。
33.權(quán)利要求32中的集成電路，還包括連接至LE和掃描寄存器的多路復(fù)用器，把由所選LE仿真的電路元件的所選點(diǎn)有選擇地耦合至掃描寄存器。
全文摘要
一種集成電路，包括多個(gè)邏輯元件(LE)和一個(gè)部分掃描寄存器，每個(gè)邏輯元件具有多個(gè)輸出。使多個(gè)LE工作通過根據(jù)相應(yīng)地加給LE的多個(gè)輸入信號(hào)產(chǎn)生多個(gè)輸出信號(hào)。部分掃描寄存器可被重構(gòu)連接到所選的幾個(gè)LE，這樣，當(dāng)被啟動(dòng)時(shí)，部分掃描寄存器可工作以在掃描總線上捕捉和輸出在工作時(shí)鐘的一個(gè)特定時(shí)鐘周期內(nèi)由所選LE仿真的電路元件的信號(hào)狀態(tài)值的記錄，其中部分掃描寄存器通過利用與工作時(shí)鐘成適當(dāng)比例的掃描時(shí)鐘而被啟動(dòng)。
文檔編號(hào)H03K19/177GK1399724SQ00816276
公開日2003年2月26日 申請(qǐng)日期2000年2月7日 優(yōu)先權(quán)日1999年9月24日
發(fā)明者F·雷布勒夫斯基, O·勒帕佩 申請(qǐng)人:明導(dǎo)公司