專利名稱:用于一信息處理裝置的存儲器存取控制系統(tǒng)的制作方法
本發(fā)明涉及一種存儲器存取控制系統(tǒng)，更準切地說，涉及一種適用于具有一主存儲器和一緩沖存儲器的信息處理裝置的存儲器存取控制系統(tǒng)。
在需要高速數(shù)據處理操作的信息處理裝置中，提供了一個比主存貯器能夠更高速讀/寫數(shù)據的緩沖存儲器，在緩沖存儲器中給那些存放在主存儲器的數(shù)據塊中常用的數(shù)據塊提供了部分數(shù)據塊的復制，因此，使得能夠對一個CPu的存取請求進行快速響應。作為一種具有緩沖存儲器的信息處理裝置，該裝置在下面說明書中給以過公開，如，美國專利No，3，735，360，“在多處理系統(tǒng)中的高速緩沖器操作”或美國專利No.3，829，840，“虛擬存儲系統(tǒng)。”在這樣的具有緩沖存儲系統(tǒng)的信息處理裝置中應允許將在緩沖存儲器執(zhí)行的數(shù)據更新反映到主存儲器中。到目前為止，在所謂的“存儲-通過”(Store-through)存取系統(tǒng)中，每當在緩沖存儲器的數(shù)據塊中產生存取時，該數(shù)據也被存放到主存儲的相應數(shù)據塊中。根據該系統(tǒng)，由于向主存儲器的存取次數(shù)增加，緩沖存儲的優(yōu)點未能發(fā)揮出來。
相反，有一種為人皆知的系統(tǒng)，如“存入”(Store-in)系統(tǒng)，用這種系統(tǒng)，當數(shù)據存/取請求產生時，需要存取的數(shù)據塊存在緩沖存儲器中，該數(shù)據只被存入緩沖存儲器，且此時主存儲器的存數(shù)不變更。在該“存入”系統(tǒng)中，提供了一個與緩沖存儲器中的每一數(shù)據塊相對應的一個變更位表用來存儲指示是否數(shù)據更新的比特位。當需要從主存貯器中新數(shù)據塊(Ⅱ)換進代替在緩沖存貯器中的一數(shù)據塊(Ⅰ)時，如果在前述表中相應于數(shù)據塊(Ⅰ)的變更指示位被置位，則數(shù)據塊(Ⅰ)被換出到主存儲器后執(zhí)行數(shù)據塊(Ⅱ)的換進操作。如果變更指示位沒有被置位，則省略了數(shù)據塊(Ⅰ)的換出操作，數(shù)據塊(Ⅱ)被傳送到緩沖存儲器中。根據這種“存入”系統(tǒng)，僅僅通過向緩沖存儲器存取而不對主存儲器進行存取就能滿足Cpu的存儲器的讀寫請求，直到緩沖存儲器中的數(shù)據塊被換出到主存器中，以致能夠高速地進行數(shù)據處理。
可是，在前面所述的具有緩沖存儲系統(tǒng)的信息處理一般裝置中，如果要存取的數(shù)據不在緩沖存儲器中時，則包括該數(shù)據的整個數(shù)據塊要從主存儲器中被傳送到緩沖存儲器中，然后把該數(shù)據塊存入緩沖存儲器中的預定的地址中。因此，在處理裝置中，例如，一個數(shù)據塊由64個字節(jié)組成，且該數(shù)據塊以每個機器周期一個8字節(jié)單元從主存儲器向緩沖存儲器傳送數(shù)據D0～D1，在這種情況下會出現(xiàn)下列問題。即，如果產生一個關于16位字節(jié)的數(shù)據D0和D1的一個整存請求時，通常如圖1所示，直到在從主存儲器讀出進入緩沖存儲器的最后一個數(shù)據D7的寫操作完成后，數(shù)據寄存器要求的來自存儲器的數(shù)據D0和D1的寫操作完成了，數(shù)據寄存器才能打開，才能接收下一個請求。
本發(fā)明的一個目的是提供一個在具有緩沖存儲器的信息處理裝置中的存儲器存取控制系統(tǒng)，在該系統(tǒng)中能夠減少當要存取的數(shù)據不在緩沖存儲器中時所要求數(shù)據存儲處理的次數(shù)。
本發(fā)明的另一個目的是提供一個在具有緩沖存儲器的信息處理裝置中的存儲器存取控制系統(tǒng)，在該系統(tǒng)中能夠減少所需要的根據存取操作從主存儲器向緩沖存儲器傳送數(shù)據塊的次數(shù)。
本發(fā)明的另一個目的是為具有緩沖存儲器的信息處理裝置提供一個高速存儲器存取控制方法。
為了達到上述目的，根據本發(fā)明的用于一信息處理裝置的一存儲器存取控制系統(tǒng)包括一個第一存儲器，被分成許多塊;
一個第二存儲器，用來以一塊為單位基礎存儲存放在第一存儲器中的部分數(shù)據的復制，該第二存儲器能夠以比第一存儲器更高的速度存取，且擁有比第一存儲器較小的存儲容量;
一個數(shù)據寄存器，用來臨時存貯存儲要求的數(shù)據;
一個地址寄存器，用來臨時存貯存儲要求的數(shù)據的地址;
判定裝置，用來發(fā)出一判定信號指示包括地址寄存器指定數(shù)據的數(shù)據塊的復制是否在第二存儲器中。
第一存儲器存取控制裝置，用來控制從第一存儲中讀出數(shù)據的操作和向第一存儲器中寫入數(shù)據的操作;
第二存儲器存取控制裝置，用來控制從第一存儲器讀出數(shù)據的操作和向第二存儲器中寫入數(shù)據的操作;
第三控制裝置，用來在一數(shù)據存儲請求產生時向第一和第二存儲器控制裝置提供控制信號來響應判定裝置的識別信號，它是以這樣的方式提供的，當與相應于該請求的數(shù)據塊的復制在第二存儲器中時，數(shù)據寄存器中的數(shù)據被寫入到第二存儲器中;以及當前述的數(shù)據寄存器中的數(shù)據被寫入到第二存儲器中后，如果上面提到的數(shù)據塊不在第二存儲器中，則從第一存儲器讀出的相應數(shù)據塊中的剩余數(shù)據的復制被寫入到第二存儲器中。
例如，在利用由兩級存儲體系(主存儲器和緩沖存儲器)構成的存儲器的信息處理裝置中，第一存儲器相當于主存儲器，第二存儲器相當于緩沖存儲器?？墒?，在另一種利用多級存儲系統(tǒng)的信息處理裝置中，該多級存儲系統(tǒng)進一步包括在主存器和緩沖存儲器之間的中間緩沖存儲器，該中間緩沖存儲器可以是第一存儲器也可以是第二存儲器。
在本發(fā)明的實施例中，第二存儲器有一個由許多數(shù)據塊構成的數(shù)據存儲區(qū)域;
判定裝置具有一第四裝置，用來產生位置信息來指定第二存儲器中的區(qū)域，以便當由地址寄存器中的地址指定的數(shù)據所在的數(shù)據塊的復制不在第二存儲器中時，存入從第一存儲器中讀出的該數(shù)據塊的復制。
第二存儲器根據地址寄存器的部分內容決定的地址作為起始指點，在由來自該地址的位置信息指定的存儲區(qū)域的范圍內寫入來自數(shù)據寄存器的數(shù)據和第一存儲器的該數(shù)據塊的剩余數(shù)據。
同時根據本發(fā)明，一個用于一信息處理裝置的存儲器存取方法，該裝置包括一被分割成許多數(shù)據塊的第一存儲器和用來以一塊為單位基礎存儲存放在第一存儲器中的部分數(shù)據的復制的第二存儲器，該第二存儲器能夠以比第一存儲器更快的速度來存取數(shù)據，該方法由下列步驟組成第一步，當數(shù)據存儲請求產生時，判定關于相應于存儲地址的數(shù)據塊的復制是否在第二存儲器中;
第二步，當在第一步中判定相應于存儲地址的數(shù)據塊不在第二存儲器中時，指定用于存儲上述數(shù)據塊的復制的存儲區(qū)域;
第三步，在將數(shù)據塊從第一存儲器傳送到第二存儲器中之前把存儲要求的數(shù)據寫入第二存儲器中指定的區(qū)域中;
第四步，將從第一存儲器中讀出的數(shù)據塊中的剩余數(shù)據且不包括存儲要求的數(shù)據存入第二存儲器中指定的區(qū)域內。
最好只讀出來自第一存儲器的一數(shù)據塊中的剩余數(shù)據，從而可以從存儲請求的數(shù)據的下一地址中的數(shù)據開始寫入第二存儲器。
本發(fā)明的其它特征及優(yōu)點通過下列結合附圖的描述會變得很清楚。
圖1，是在傳統(tǒng)存儲存取控制系統(tǒng)中數(shù)據存儲操作的時序圖;
圖2，是一用來解釋主存儲器和緩沖存儲器之間的關系的簡圖;
圖3，是一時序圖，示出了根據本發(fā)明在一存儲器存取控制系統(tǒng)中的數(shù)據存儲操作的例子。
圖4，是一方塊圖，示出了根據本發(fā)明的存儲器存取控制系統(tǒng)的一個實施例;
圖5，是一方塊圖，詳細地示出了實施例中的緩沖存儲器單元30，主存儲器單元50和地址校正器23。
圖6，是一解釋向緩沖存儲器進行的數(shù)據存入操作的簡圖。
首先參考圖2來說明緩沖存儲器300與主存儲器500之間的關系。主存儲器500以每一個數(shù)據塊具有一定大小這樣的方式分成許多塊，例如64字節(jié)，并且每個數(shù)據塊都由列地址0至n及行地址0至m來指定。另一方面，緩沖存儲器300具有與主存儲器相應的列地址0至n以及行地址0至3。因此，在本例中，在主存儲器里的數(shù)據塊(m+1個)中，對每個列地址來說最多有4個數(shù)據塊的復制能被存入到緩沖存儲器。當需要進一步將一個數(shù)據塊(Ⅱ)從主存儲器500中的同一列傳送到緩沖存儲器中時，且是在這種狀態(tài)下緩沖存儲器300的一列已經存有四個數(shù)據塊了，例如，由一種最近最少使用的(LRu-least Recently Used)系統(tǒng)的方法選擇出的一個數(shù)據塊(Ⅰ′)從緩沖存儲器中退出，并且數(shù)據塊(Ⅱ)被存放到緩沖存儲器中代替該數(shù)據塊，在此時，如果將退出的數(shù)據塊(Ⅰ′)的存數(shù)和主燥存儲器中的相應數(shù)據塊(Ⅰ)的存數(shù)是不一樣的，則數(shù)據塊(Ⅰ′)被換出到主存儲器500中。
與圖1所描述的傳統(tǒng)系統(tǒng)相比較，本發(fā)明的存儲器存取控制系統(tǒng)的特征將由圖3中的時序圖表示出來。即，當來自Cpu的關于如兩個數(shù)據D0和D1的存/取請求產生時，且該兩個數(shù)據每個都具有8個字節(jié)單元并被包括在不在緩沖存儲器300中的數(shù)據塊中，根據本發(fā)明，數(shù)據寄存器中的數(shù)據D0和D1的寫入到緩沖存儲器的操作在從主存儲器500中將相關的數(shù)據塊寫入到緩沖存儲器300中之前開始。只有剩余數(shù)據D2至D7(不包括數(shù)據D0和D1)被從主存儲器500傳送到緩沖存儲器300中。一條用于上述數(shù)據傳送的命令可在從數(shù)據寄存器向緩沖存儲器中的數(shù)據寫入的同時送到主存儲器的存取控制器中。由于向緩沖存儲器存取的時間比向主存儲器存取的時間要快得多，則在從主存儲器中讀出的第一數(shù)據D2到達緩沖存儲器之前數(shù)據寄存器中的數(shù)據D0和D1已被完全寫入，并且在該寫入完成之后數(shù)據寄存器能夠被立即釋放。另外，根據本發(fā)明，不包括該數(shù)據部分的小部分數(shù)據(Cpu為它產生了存儲請求)，在一數(shù)據塊的數(shù)據中能被從主存儲器中傳送到緩沖存儲器中，以至于向緩沖存儲器中的數(shù)據塊傳送能夠比傳統(tǒng)系統(tǒng)完成的塊得多。
圖4是一個表示用來執(zhí)行上述存儲器存取的本發(fā)明存儲器存取控制系統(tǒng)的實施例的方塊圖。在圖中，參考號30為一個包括一緩沖存儲器300和一地址電路的緩沖存儲器單元，參考號50為一包括主存儲器500和一地址電路的主存儲器單元。在本例中，如兩個寄存器，CPUs平常能夠使用存儲器系統(tǒng)。一存儲地址，一請求碼和第一CPU提供的存儲數(shù)據被分別裝入到寄存器1a，2a和3a中。另一方面，一存儲地址，一請求碼和第二CPU提供的存儲數(shù)據分別被送入寄存器1b，2b和3b。寄存器1a至3a或者1b至3b的內容分別由選擇器1c，2c和3c選中送入地址寄存器1，請求碼寄存器2和存儲數(shù)據寄存器3中。地址寄存器1由3個字段第一字段A，第二字段B和第三字段C組成。第二段B指示列地址，且第三字段C代表列中的地址。序號4為請求接收控制器，用來控制選擇器1C，2C和3C。
序號5是一個緩沖器地址陣列，來存儲與第一字段A相應的每個存在緩沖存儲器300中的數(shù)據塊在主存儲器500中的地址高數(shù)位部分。該緩沖器地址陣列由0至n列組成且每列具有與緩沖存儲器300類似的0至3行地址。序號7是一個塊替換表，指明在數(shù)據塊中的每一列的行地址，這些數(shù)據塊將從緩沖存儲器中退出從而能向緩沖存儲器中加入新的數(shù)據塊。序號8是存儲變更指示位的表，用來指示在緩沖存儲器中的每個數(shù)據塊的存數(shù)是否改變。
當存貯地址，請求代碼和存貯數(shù)據被分別放置在寄存器1，2和3時，通過緩沖地址陣列5的數(shù)據檢索來查看是否在地址寄存器1的地址的數(shù)據存在于緩沖存貯器300中或者不在，該數(shù)據檢索工作的完成用這樣的方式即用在地址寄存器中第二區(qū)域B中的值作為一列地址來讀出緩沖地址陣列5的4行的存數(shù)，并且將從每行讀出的存貯地址的值和在地址寄存器1中的第一區(qū)域A中的值，通過比較器6a、6b、6c和6d來進行比較。該比較器6a到6d分別地對應于行列地址0到3。通過根據每個比較器的輸出，行數(shù)判定電路13決定行地址。序號14是一符合檢測電路，當那些比較器中的其中一個產生一符合輸出時，該電路置一輸出14S為“1”。一選擇器16由符合檢測電路14的輸出14S來控制。當輸出14S是“1”時，判定電路13行數(shù)的輸出通過選擇器16被置進寄存器17。當符合檢測電路的輸出14S是“0”時，選擇器16允許譯碼器9的輸出9S對將提供給寄存器17的塊替換表7的輸出譯碼。因此，當由CPU所要求的數(shù)據塊存在于緩沖存貯器中時，相關數(shù)據塊中的行地址被置進寄存器17，而在相反的情況，在數(shù)據塊中的行地址應從緩沖存貯器中轉換，被置入寄存器17。寄存器17的輸出17s與地址寄存器1中的第二和第三區(qū)B和C的輸出1BC一起提供到緩沖存貯器。
符合判定電路14的輸出14S也被輸入到3輸入“與”門19和20，一緩沖存貯器存取控制器21，以及一主存貯器存取控制器22，來自譯碼器11的輸出信號11S，用于對所要求的編碼進行譯碼，以及由一選擇器10選擇的表8中變更指示位也被輸入到“與”門19和20?！芭c”門19的輸出19S被供給緩沖存貯器存取控制器21，主存貯器存取控制器22和一主存貯器地址校正器23，該校正器將在后面給予說明?！芭c”門20的輸出20S被提供給控制器21和校正器23。
當符合檢測電路14的輸出14S和變更指示位10S都為“0”時并且譯碼器的輸出信號11S為“1”時，“與”門19的輸出19s變?yōu)椤?”。當一從CPU產生一存貯請求時，例如在前面所述的16字節(jié)的全部存貯請求，信號11S變成“1”。因此，在該實施例中，當新數(shù)據塊從主存貯器傳送到緩沖存貯器中時，且沒有進行換出操作，“與”門19的輸出19s作為一驅動信號來指示緩沖存貯器存取控制器21存貯操作的開始，以及指示主存貯器存取控制器22的數(shù)據傳送的開始。
“與”門20的輸出信號20S作為一控制信號允許在緩沖存貯器中的數(shù)據塊被換出到主存貯器中。當一符合檢測信號14S是“0”時以及變更指示位10S是“1”時，輸出信號20S變?yōu)椤?”。當控制器21接收到信號20S的“1”電平時，它允許一由信號線17S和1BC指定的數(shù)據塊從緩沖存貯器300換出進到主存貯器，并在該換出完成之后，置信號21C為“1”。在變更指示位10S的輸出電路里的一“與”門18，由信號21C控制，當信號21C被置為“1”時，“與”門18的輸出被置“0”。因此，“與”門19的輸出19S變成“1”代替“與”門20的輸出20S;從而由于緩沖存貯器存取控制器21開始向緩沖存儲器進行存儲操作并且通過主存儲器控制器開始數(shù)據塊傳送操作。
圖5示出緩沖存貯單元30，主存貯器單元50以及地址校正器23的詳細情況。
在緩沖存貯單元30中，在地址寄存器1中的第二和第三區(qū)域B和C的存貯信息1BC，在第一存貯周期通過選擇器31被帶入一地址寄存器32中，地址寄存器32的輸出32S尋址到緩沖存貯器300。此外，地址32S由一具有環(huán)繞換取功能的校正電路33更新后，這個地址輸出32S被一延遲寄存器34所抑制。選擇器31由控制信號21S′控制，該控制信號從控制器21輸出。在第二存貯周期內，和其后存貯周期里，延遲寄存器34的輸出被帶入地址寄存器32。另一方面，從數(shù)據寄存器3輸出的8位單元的存貯數(shù)據3S，通過一選擇器35被帶入一數(shù)據緩沖器36，并貯存在存儲區(qū)域內地址32S的位置上，該位置在通過由行地址17S選擇的選擇器37a，在緩沖存貯器300中選定的行上。
地址寄存器1中，第一到第三字段的輸出地址1ABC，第二和第三字段的輸出地址1BC，以及由選擇器12選擇的從緩沖地址陣列5讀出的數(shù)據塊地址12S被輸入到主存貯器地址校正器23中。該校正器23包括一地址校正電路24，該電路通過一相對的數(shù)據長度值，導致跳過地址1ABC，該數(shù)據長度已完成存儲請求;還包括一鎖定電路26，在背面產生一地址26S，用于通過組合地址1BC和12S來換出;還包括一選擇器25，選擇地址1ABC和一校正地址24S中的任何一個來響應控制信號19S;以及還包括一選擇器27，選擇地址26S和選擇器25輸出地址25S中的任何一個，來響應控制信號20S。
主存貯器單元50包括一選擇器51，從主存貯器地址校正器23輸出的地址23S，和從延遲寄存器54輸出的地址中選擇其中的任何一個;包括一地址寄存器52，暫存選擇器51的輸出;以及還包括一具有環(huán)繞功能的增量電路53，來更新地址寄存器52的輸出。選擇器51通過一控制信號22S來控制，該控制信號是從控制器22輸出的，這個選擇器在第一存貯周期里選擇地址23S，以及選擇已遞增的地址，即從下一個和接著的存貯周期中延遲寄存器54輸出的地址，并且置入地址寄存器52。
在圖3中，所敘述的有關16位全存貯請求將作為一例子給予說明。從地址寄存器1輸出的地址1ABC指示圖6所示的在64位數(shù)據塊中-8位單元的任一數(shù)據的范圍。在這種情況下，當通過緩沖存貯器存取控制器21寫進的第一數(shù)據D0開始于地址101時，數(shù)據可以從主存貯器500中，在地址指示102處順序地從數(shù)據D2開始讀出。主存貯器地址校正電路24用來根據響應數(shù)101的地址1ABC，從地址為相應數(shù)102開始產生主存貯器讀出。一方面，圖6中，數(shù)據D2被存入緩沖存貯器300之后，在相應的64位數(shù)據塊中，必需從存貯地址32A回到邊界地址100。同樣，即使在主存貯單元50中，數(shù)據D3的讀出完成之后，也必需從下一地址52S回到邊界地址100。增量電路33和53以及校正電路24執(zhí)行前面地址更新，這是由于前述的環(huán)繞功能的原故。
回到圖5，從主存貯器500讀出的數(shù)據(D2到D7)通過線50S順序地提供到緩沖存貯單元30，并且通過選擇器35輸入到數(shù)據緩沖器36。此外，當讀數(shù)請求產生時，從緩沖器300或主存貯器500讀出的數(shù)據，通過選擇器38，取出數(shù)據緩沖器39和線30S(被提供給緩沖存貯單元)，被送到CPU。
假使將從緩沖存貯器300讀出的數(shù)據塊換出進入主存貯器500，“與”門20的輸出20S變成“1”。在這種情況下，在單元23中的選擇器27選擇鎖定電路26的輸出26S并且輸出作為主存貯器地址23S。鎖定輸出26S是地址值，該地址值是由將被換出的數(shù)據塊在主存貯器中的地址指示值12S和在存貯地址中的字段B和C的值1BC組成，該地址指示值從緩沖地址陣列5讀出，該存貯地址是從地址寄存器1輸出的。鎖定電路輸出26S指示數(shù)據在主存貯器中的地址，即該數(shù)據是首先從緩沖存貯器300中讀出來換出的。因此，在主存貯單元50中，從緩沖存貯器300讀出并且通過線30S順序提供的數(shù)據，被寫進上述地址位置和后來地址位置，因而使數(shù)據在主存貯器500中被更新。另一方面，為了緩沖存貯器到主存貯器數(shù)據塊的換出工作，在緩沖存貯器300和主存貯器500之間，提供一高速速緩沖寄存器，該高速緩沖寄存器具有象一個數(shù)據塊那樣多的存貯能量，并且從緩沖存貯器300中取出的數(shù)據塊進到這個寄存器，可以在此之后用空閑時間被傳送到主存貯器500中。
在上述的實施例中，本發(fā)明申請的實施例是已說明的由主存貯器500和緩沖器300組成的兩級分級存貯器存貯系統(tǒng)。然而，在多級分級存貯系統(tǒng)中，該系統(tǒng)在主存貯器和緩沖存貯器之間，具有一級或多級中間緩沖存貯器，本發(fā)明的存貯器存取控制可以適當?shù)乇挥迷谥鞔尜A器和中間緩沖器之間，中間緩沖器和中間緩沖器之間以及中間緩沖器和最有效位緩沖存貯器之間的數(shù)據傳輸。在這種情況下，在本實施例中在較低有效位上的存貯器可以是相應的主存貯器，而在較高有效位上的存貯器，可以是相應的緩沖存貯器。
此外，在上述的實施例中，已給出了構成，從而只有需要的數(shù)據而不是從寄存器3寫進緩沖存貯器300的存貯數(shù)據，從主存貯器500讀出，并利用主存貯地址校正器23將該數(shù)據傳送到緩沖存貯器300中。然而，如一改進的形式，也可能采用這樣一種結構，當所有數(shù)據子塊從主存貯器讀出，并寫進緩沖存貯器時，已被存儲的數(shù)據的寫入操作不執(zhí)行。在這種情況下，因為從數(shù)據寄存器到緩沖存貯器的數(shù)據存貯操作，是和給主存貯器數(shù)據讀出指令并行進行的，迅速釋放數(shù)據寄存器的優(yōu)點已被利用，所以所要求的下一存貯信息可以早一些被接收。
另一方面，當產生16位的全部存貯請求時的數(shù)據傳輸操作在上述實施例中已給出說明，但本發(fā)明顯然同時可以應用任何其他存貯數(shù)據請求，而不僅限于上述所說全存貯請求。
權利要求
1.一用于信息處理裝置的存儲器存取控制系統(tǒng)其特征在于包括一個被分為許多塊的第一存儲器；一第二存儲器，用來以一塊為單位基礎將存放在上述第一存儲器中的部分數(shù)據的復制存儲起來，該第二存儲器能夠以此第一存儲器更快的速度來存取，且第二存儲器比第一存儲器的存儲量要小；一數(shù)據寄存器，用來臨時存儲一個存儲要求的數(shù)據；一地址寄存器，用來臨時存儲上述存儲要求的數(shù)據的地址；判定裝置，用來發(fā)出一判定信號指明由上述地址寄存器中的地址所指定的數(shù)據所在數(shù)據塊的復制是否在第二存儲器中；第一存儲器存取控制裝置，用于控制從上述第一存儲器中的讀出數(shù)據操作和向該第一存儲器中的寫入數(shù)據操作；第二存儲器存取控制裝置，用來控制從上述第二存儲器中讀出數(shù)據操作和向上述第二存儲器中的寫入數(shù)據操作；第三控制裝置，用來在一數(shù)據存儲請求產生時向上述第一和第二存儲器存取控制裝置提供控制信號來響應判定裝置的判定信號，以便當相應于上述數(shù)據存儲請求的數(shù)據塊的復制在上述第二存儲器中時，上述數(shù)據寄存器中的數(shù)據被寫入到第二存儲器中；并且當上述數(shù)據塊的復制不在第二存儲器中時，在上述數(shù)據寄存器中的數(shù)據被寫入到第二存儲器中后，再將從第一存儲器中讀出的上述數(shù)據塊中剩余數(shù)據的復制寫入到第二存儲器中。
2.根據權利要求
1的系統(tǒng)，其中，第二存儲器具有和許多數(shù)據塊一樣多的數(shù)據存貯區(qū);上述判定裝置具有一第四裝置，用來產生一位置信息來指定在第二存儲器中的區(qū)域，從而在由地址寄存器中的地址指定的數(shù)據所在的數(shù)據塊的復制不在第二存儲器中時將從第一存儲器中讀出的上述數(shù)據塊的復制存儲起來。上述第二存儲器將上述數(shù)據寄存器中的數(shù)據寫入和將來自第一存儲器的一數(shù)據塊中的剩余數(shù)據寫入到它的由上述地址寄存器的部分內容決定的地址作為起始指點指定的位置信息確定的存儲區(qū)域范圍內。
3.根據權利要求
2的系統(tǒng)，其中，該系統(tǒng)進一步包括用來校正從上述地址寄存器輸出的地址值的裝置，該地址值相應于存儲寄存的數(shù)據長度。并且其中，上述第一存儲器從上述校正過地址為起點順序地從上述數(shù)寄存器中讀出數(shù)據塊中的剩余數(shù)據，且不包括已存儲的數(shù)據。上述第二存儲器把第一存儲器中的數(shù)據順序地從數(shù)據寄存器中存入存儲器中。
4.根據權利要求
2的系統(tǒng)，其中，上述判定裝置具有一第五裝置，在該裝置中，為每個在第二存儲器中的數(shù)據塊存儲了一個代表是否需要將上述數(shù)據塊寫入第一存儲器中的指示信息，并且當由地址寄存器的地址指定的數(shù)據所在的數(shù)據塊的復制不在第二存儲器中時，該裝置輸出與上述位置信息指定的數(shù)據塊相應的上述指示信息。所述第三控制裝置在數(shù)據存儲請求產生時向上述第一和第二存儲器存取控制裝置提供控制信號來響應上述指示信息，該控制信號是以這樣的方式產生的，當由上述位置信息指定的在第二存儲器中的數(shù)據塊被寫入到第一存儲器后，數(shù)據寄存器中的數(shù)據被寫入到第二存儲器，并且該數(shù)據被從第一存儲器中寫入到第二存儲器中。
5.根據權利要求
4的系統(tǒng)，還具有一裝置，用于根據所要求存儲的數(shù)據的長度對從地址寄存器輸出的地址值進行校正，以及其中上述第一存儲器以上述校正的地址為起始點順序地從上述數(shù)據寄存器中讀出一個數(shù)據塊的剩余數(shù)據不包括已經存儲的數(shù)據。并且上述第二存儲器將來自第一存儲器的數(shù)據順序地存入來自上述數(shù)據寄存器的數(shù)據的存儲區(qū)內。
6.用于信息處理裝置的一存儲器存取方法，該裝置具有一被分成若干塊的第一存儲器;和一第二存儲器，用于在以數(shù)據塊為單位基礎將第一存儲器中的部分數(shù)據的復制存儲起來，該第二存儲器能以比第一存儲器更快的速度存取，其特征在于該存儲器存取方法包括第一步，當一數(shù)據存儲請求產生時，判定相應于存儲地址的數(shù)據塊的復制是否在第二存儲器中;第二步，當在第一步中判定相應于存儲地址的數(shù)據塊的復制不在第二存儲器中時，在第二存儲器中指定存儲區(qū)域來將該數(shù)據塊的復制存儲起來;第三步，在將該數(shù)據塊從第一存儲器中傳送到第二存儲器中之前，將上述存儲要求的數(shù)據寫入到指定的區(qū)域內;和第四步，把從第一存儲器中讀出的一數(shù)據塊的剩余數(shù)據且不包括上述存儲要求的數(shù)據寫入到第二存儲器中指定的區(qū)域內。
7.根據權利要求
6的方法，其中從第一存儲器中只讀出在一數(shù)據塊里的剩余數(shù)據，從而能夠從上述存儲要求的數(shù)據的下一地址上的數(shù)據開始順序地寫入到第二存儲器內。
專利摘要
一種存儲器存取控制系統(tǒng)，用于一具有一緩沖存儲器和一主存儲器的信息處理裝置。在該系統(tǒng)中，當存取請求生產時，如果要被存取的數(shù)據塊不在緩沖存儲器中的地址中，則在從主存儲器中讀出的數(shù)據中的第一個數(shù)據被寫入緩沖存儲器之前，將來自數(shù)據寄存器的存儲要求數(shù)據寫入緩沖存儲器中，然后數(shù)據寄存器被釋放去接收下一個請求。
文檔編號G06F13/00GK85105547SQ85105547
公開日1987年4月15日 申請日期1985年7月19日
發(fā)明者谷口俊夫, 住本勉, 熊谷多加史 申請人:株式會社日立制作所導出引文BiBTeX, EndNote, RefMan