本發(fā)明涉及信息處理技術(shù)，具體涉及電子設(shè)備、電連接器及信息處理方法。

背景技術(shù)：

工業(yè)控制計算機、個人電腦等電子設(shè)備上都會配置有母座連接器Connector；當(dāng)公座連接器插入于母座時便可實現(xiàn)電源為該電子設(shè)備的正常供電。目前為了實現(xiàn)母座與公座的正插連接與反插連接，通常會在僅支持正插或反插的連接器的原有管腳(pin腳)的基礎(chǔ)上再加上相應(yīng)數(shù)量的pin腳，無形當(dāng)中，加大了母座、公座本身的寬度或長度，生產(chǎn)成本也隨之增加。由此可見，如何在不加大成本的情況下實現(xiàn)連接器的正反插成為了亟待解決的問題。

技術(shù)實現(xiàn)要素：

為解決現(xiàn)有存在的技術(shù)問題，本發(fā)明實施例在于提供電子設(shè)備、電連接器及信息處理方法，能夠在不加大成本的情況下實現(xiàn)連接器的正反插。

本發(fā)明實施例的技術(shù)方案是這樣實現(xiàn)的：

本發(fā)明實施例提供了一種電子設(shè)備，所述電子設(shè)備包括第一連接器和處理器；所述第一連接器包括第一子連接器及第二子連接器；所述第一子連接器至少包括第一管腳及第二管腳；所述第二子連接器至少包括第一管腳；所述第一連接器能夠通過所述第一子連接器與所述第二子連接器之間相應(yīng)管腳的連接而呈現(xiàn)第一狀態(tài)或第二狀態(tài)；其中，

當(dāng)所述處理器識別為所述第一子連接器的第一管腳與所述第二子連接器的第一管腳相連接時，確定所述第一連接器工作于第一狀態(tài)；

當(dāng)所述處理器識別為所述第一子連接器的第二管腳與所述第二子連接器的第一管腳相連接時，確定所述第二連接器工作于第二狀態(tài)；

所述第一狀態(tài)與第二狀態(tài)不同。

上述方案中，所述第一子連接器的第一管腳、第二管腳至少包括第一子區(qū)域；

通過所述處理器檢測所述第二子連接器的第一管腳與所述第一子連接器的第一管腳在所述第一子連接器上的第一連接區(qū)域；

當(dāng)所述第一連接區(qū)域位于所述第一子區(qū)域時，確定所述第一連接器工作于第一狀態(tài)；

通過所述處理器檢測所述第二子連接器的第一管腳與所述第一子連接器的第二管腳在所述第一子連接器上的第二連接區(qū)域；

當(dāng)所述第二連接區(qū)域位于所述第一子區(qū)域時，確定所述第一連接器工作于第二狀態(tài)。

上述方案中，所述第一子連接器包括至少一個第三管腳；所述第二子連接器包括至少一個第四管腳；

當(dāng)所述第一連接器工作于第一狀態(tài)時，所述至少一個第三管腳與所述至少一個第四管腳通過預(yù)定的第一連接規(guī)則進行連接，所述處理器控制所述至少一個第三管腳與所述至少一個第四管腳導(dǎo)通；

當(dāng)所述第一連接器工作于第二狀態(tài)時，所述至少一個第三管腳與所述至少一個第四管腳通過預(yù)定的第二連接規(guī)則進行連接，所述處理器控制所述至少一個第三管腳與所述至少一個第四管腳導(dǎo)通。

上述方案中，所述第一子連接器的第一管腳、第二管腳至少包括第二子區(qū)域；

當(dāng)所述第一連接器工作于第一狀態(tài)時，檢測所述第二子連接器的第一管腳與所述第一子連接器的第一管腳的第二子區(qū)域是否連接；

檢測為連接時，所述處理器控制處于第一狀態(tài)下的第一子連接器的至少一個第三管腳與第二子連接器的至少一個第四管腳導(dǎo)通；

當(dāng)所述第一連接器工作于第二狀態(tài)時，檢測所述第二子連接器的第一管腳與所述第一子連接器的第二管腳的第二子區(qū)域是否連接；

檢測為連接時，所述處理器控制處于第二狀態(tài)下的第一子連接器的至少一個第三管腳與第二子連接器的至少一個第四管腳導(dǎo)通。

本發(fā)明實施例還提供了一種電子設(shè)備，所述電子設(shè)備包括第一連接器和處理器；所述第一連接器至少包括第一管腳、第二管腳及至少一個第三管腳；所述第一連接器能夠工作于第一狀態(tài)及第二狀態(tài)；

當(dāng)處理器識別為所述第一管腳處于第一預(yù)定狀態(tài)時，控制所述第一連接器處于第一狀態(tài)；

當(dāng)處理器識別為所述第二管腳處于第二預(yù)定狀態(tài)時，控制所述第一連接器處于第二狀態(tài)。

上述方案中，所述第一連接器能夠與第二連接器進行連接；所述第二連接器至少包括第一管腳；

當(dāng)識別為第一連接器的第一管腳與第二連接器的第一管腳相連接時，確定第一連接器的第一管腳處于所述第一預(yù)定狀態(tài)；

當(dāng)識別為第一連接器的第二管腳與第二連接器的第一管腳相連接時，確定第一連接器的第一管腳處于所述第二預(yù)定狀態(tài)。

上述方案中，所述至少一個第三管腳在所述第一連接器的第一狀態(tài)或第二狀態(tài)下導(dǎo)通。

本發(fā)明實施例還提供了一種電連接器，所述電連接器至少包括第一管腳及至少一個第二管腳；所述電連接器能夠與一電子設(shè)備實現(xiàn)連接；

當(dāng)電連接器的第一管腳連接于所述電子設(shè)備的第一預(yù)定位置時，所述電連接器處于第一狀態(tài)；

當(dāng)電連接器的第一管腳連接于所述電子設(shè)備的第二預(yù)定位置時，所述電連接器處于第二狀態(tài)。

上述方案中，所述至少一個第二管腳在所述電連接器處于第一狀態(tài)或第二狀態(tài)時導(dǎo)通。

本發(fā)明實施例還提供了一種信息處理方法，應(yīng)用于第二電子設(shè)備中，所述第二電子設(shè)備包括第一連接器和處理器；所述第一連接器包括第一子連接器及 第二子連接器；所述第一子連接器至少包括第一管腳及第二管腳；所述第二子連接器至少包括第一管腳；所述第一連接器能夠通過所述第一子連接器與所述第二子連接器之間相應(yīng)管腳的連接而呈現(xiàn)第一狀態(tài)或第二狀態(tài)；所述方法還包括：

當(dāng)所述處理器識別為所述第一子連接器的第一管腳與所述第二子連接器的第一管腳相連接時，確定所述第一連接器工作于第一狀態(tài)；

當(dāng)所述處理器識別為所述第一子連接器的第二管腳與所述第二子連接器的第一管腳相連接時，確定所述第二連接器工作于第二狀態(tài)；

所述第一狀態(tài)與第二狀態(tài)不同。

上述方案中，所述第一子連接器的第一管腳、第二管腳至少包括第一子區(qū)域；

通過所述處理器檢測所述第二子連接器的第一管腳與所述第一子連接器的第一管腳在所述第一子連接器上的第一連接區(qū)域；

當(dāng)所述第一連接區(qū)域位于所述第一子區(qū)域時，確定所述第一連接器工作于第一狀態(tài)；

通過所述處理器檢測所述第二子連接器的第一管腳與所述第一子連接器的第二管腳在所述第一子連接器上的第二連接區(qū)域；

當(dāng)所述第二連接區(qū)域位于所述第一子區(qū)域時，確定所述第一連接器工作于第二狀態(tài)。

上述方案中，所述第一子連接器包括至少一個第三管腳；所述第二子連接器包括至少一個第四管腳；

當(dāng)所述第一連接器工作于第一狀態(tài)時，所述至少一個第三管腳與所述至少一個第四管腳通過預(yù)定的第一連接規(guī)則進行連接，所述處理器控制所述至少一個第三管腳與所述至少一個第四管腳導(dǎo)通；

當(dāng)所述第一連接器工作于第二狀態(tài)時，所述至少一個第三管腳與所述至少一個第四管腳通過預(yù)定的第二連接規(guī)則進行連接，所述處理器控制所述至少一個第三管腳與所述至少一個第四管腳導(dǎo)通。

上述方案中，所述第一子連接器的第一管腳、第二管腳至少包括第二子區(qū)域；

當(dāng)所述第一連接器工作于第一狀態(tài)時，檢測所述第二子連接器的第一管腳與所述第一子連接器的第一管腳的第二子區(qū)域是否連接；

檢測為連接時，所述處理器控制處于第一狀態(tài)下的第一子連接器的至少一個第三管腳與第二子連接器的至少一個第四管腳導(dǎo)通；

當(dāng)所述第一連接器工作于第二狀態(tài)時，檢測所述第二子連接器的第一管腳與所述第一子連接器的第二管腳的第二子區(qū)域是否連接；

檢測為連接時，所述處理器控制處于第二狀態(tài)下的第一子連接器的至少一個第三管腳與第二子連接器的至少一個第四管腳導(dǎo)通。

本發(fā)明實施例還提供了一種信息處理方法，應(yīng)用于第一電子設(shè)備中，所述第一電子設(shè)備包括第一連接器和處理器；所述第一連接器至少包括第一管腳、第二管腳及至少一個第三管腳；所述第一連接器能夠工作于第一狀態(tài)及第二狀態(tài)；所述方法還包括：

當(dāng)處理器識別為所述第一管腳處于第一預(yù)定狀態(tài)時，控制所述第一連接器處于第一狀態(tài)；

當(dāng)處理器識別為所述第二管腳處于第二預(yù)定狀態(tài)時，控制所述第一連接器處于第二狀態(tài)。

上述方案中，所述第一連接器能夠與第二連接器進行連接；所述第二連接器至少包括第一管腳；

當(dāng)識別為第一連接器的第一管腳與第二連接器的第一管腳相連接時，確定第一連接器的第一管腳處于所述第一預(yù)定狀態(tài)；

當(dāng)識別為第一連接器的第二管腳與第二連接器的第一管腳相連接時，確定第一連接器的第一管腳處于所述第二預(yù)定狀態(tài)。

上述方案中，所述至少一個第三管腳在所述第一連接器的第一狀態(tài)或第二狀態(tài)下導(dǎo)通。

本發(fā)明實施例還提供了一種信息處理方法，應(yīng)用于一電連接器中，所述電 連接器至少包括第一管腳及至少一個第二管腳；所述電連接器能夠與一電子設(shè)備實現(xiàn)連接；所述方法包括：

當(dāng)電連接器的第一管腳連接于所述電子設(shè)備的第一預(yù)定位置時，所述電連接器處于第一狀態(tài)；

當(dāng)電連接器的第一管腳連接于所述電子設(shè)備的第二預(yù)定位置時，所述電連接器處于第二狀態(tài)。

上述方案中，所述至少一個第二管腳在所述電連接器處于第一狀態(tài)或第二狀態(tài)時導(dǎo)通。

本發(fā)明實施例提供的電子設(shè)備、電連接器及信息處理方法，所述電子設(shè)備包括第一連接器和處理器；所述第一連接器包括第一子連接器及第二子連接器；所述第一子連接器至少包括第一管腳及第二管腳；所述第二子連接器至少包括第一管腳；所述第一連接器能夠通過所述第一子連接器與所述第二子連接器之間相應(yīng)管腳的連接而呈現(xiàn)第一狀態(tài)或第二狀態(tài)；其中，當(dāng)所述處理器識別為所述第一子連接器的第一管腳與所述第二子連接器的第一管腳相連接時，確定所述第一連接器工作于第一狀態(tài)；當(dāng)所述處理器識別為所述第一子連接器的第二管腳與所述第二子連接器的第一管腳相連接時，確定所述第二連接器工作于第二狀態(tài)；所述第一狀態(tài)與第二狀態(tài)不同。利用本發(fā)明實施例，能夠在不加大成本的情況下實現(xiàn)連接器的正反插。

附圖說明

圖1為本發(fā)明實施例提供的母座結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例提供的公座結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例提供的母座中的第一管腳、第二管腳的結(jié)構(gòu)示意圖；

圖4為本發(fā)明提供的信息處理方法的第一實施例的實現(xiàn)流程示意圖；

圖5為本發(fā)明提供的信息處理方法的第二實施例的實現(xiàn)流程示意圖；

圖6為本發(fā)明提供的信息處理方法的第三實施例的實現(xiàn)流程示意圖。

具體實施方式

以下結(jié)合附圖對本發(fā)明的優(yōu)選實施例進行詳細(xì)說明，應(yīng)當(dāng)理解，以下所說明的優(yōu)選實施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。

設(shè)備實施例一

本發(fā)明提供的第一電子設(shè)備的實施例，所述第一電子設(shè)備包括但不限于：工業(yè)控制計算機、個人計算機等各種類型計算機、一體式電腦、平板電腦、手機、電子閱讀器等包括有母座的電子設(shè)備。本發(fā)明實施例優(yōu)選的第一電子設(shè)備的對象為工業(yè)控制計算機或個人計算機。

所述第一電子設(shè)備包括第一連接器和一處理器；所述第一連接器可以為母座連接器；所述處理器可以集成在電子設(shè)備的中央處理器CPU、數(shù)字處理器DSP、微處理器MPU等芯片中。

圖1為本發(fā)明實施例提供的母座的結(jié)構(gòu)示意圖；如圖1所示，第一連接器即母座包括第一管腳pin 11、第二管腳pin 12及至少一個第三管腳如pin 13～pin 110。本實施例中，第三管腳如pin 13～pin 110的數(shù)量為8，此外，還可以依據(jù)實際使用情況而靈活配置第三管腳的數(shù)量，此處對其數(shù)量不做具體限定。

所述第一連接器能夠工作于第一狀態(tài)及第二狀態(tài)；其中，第一狀態(tài)為正插狀態(tài)、第二狀態(tài)為反插狀態(tài)。當(dāng)處理器識別為所述第一管腳處于第一預(yù)定狀態(tài)時，控制所述第一連接器處于第一狀態(tài)；當(dāng)處理器識別為所述第二管腳處于第二預(yù)定狀態(tài)時，控制所述第一連接器處于第二狀態(tài)。

所述第一連接器能夠與第二連接器進行連接；所述第二連接器可以為包括有公座的電連接器，所述公座至少包括第一管腳pin 21(如圖2所示)；當(dāng)處理器識別為第一連接器的第一管腳與第二連接器的第一管腳相連接時，確定第一連接器的第一管腳處于所述第一預(yù)定狀態(tài)；當(dāng)處理器識別為第一連接器的第二管腳與第二連接器的第一管腳相連接時，確定第一連接器的第一管腳處于所述第二預(yù)定狀態(tài)。

具體的，當(dāng)處理器識別出母座的第一管腳pin 11與圖2所示公座中的pin 21處于電連接狀態(tài)時，識別為公座正插于母座即連接器處于正插狀態(tài)；當(dāng)處理器識別為母座的第二管腳pin 12與圖2所示公座中的pin 21處于電連接狀態(tài)時，識別為公座反插于母座即連接器處于反插狀態(tài)。也就是說，該處理器可通過識別母座pin 11和pin 12中哪個管腳與公座的第一管腳連接而確定出連接器處于正插狀態(tài)還是反插狀態(tài)。

在第一連接器處于正插或反插狀態(tài)時，處理器控制所述至少一個第三管腳如pin 13～pin 110導(dǎo)通，使得第一電子設(shè)備能夠通過母座與公座的電連接獲得電量。

由此可見，本發(fā)明實施例中，為電子設(shè)備增設(shè)了一處理器，該處理器可通過識別母座中相應(yīng)管腳與公座的第一管腳連接而確定連接器處于正插狀態(tài)還是反插狀態(tài)；無需增加母座本身的寬度，也無需增加生產(chǎn)成本，即可實現(xiàn)連接器的正反插。

設(shè)備實施例二

本發(fā)明實施例提供的電連接器，能夠與第一電子設(shè)備、具體是包括有母座的第一電子設(shè)備實現(xiàn)連接；所述電連接器可以為公座連接器。

圖2為本發(fā)明實施例提供的公座結(jié)構(gòu)示意圖；如圖2所示，所述電連接器至少包括第一管腳pin 21及至少一個第二管腳如pin 22～pin 29；本實施例中，第二管腳如pin 22～pin 29的數(shù)量為8，此外，還可以依據(jù)實際使用情況而靈活配置第二管腳的數(shù)量，此處對其數(shù)量不做具體限定。

當(dāng)電連接器的第一管腳pin 21連接于所述第一電子設(shè)備的第一預(yù)定位置時，所述電連接器處于第一狀態(tài)；當(dāng)電連接器的第一管腳pin 21連接于所述第一電子設(shè)備的第二預(yù)定位置時，所述電連接器處于第二狀態(tài)。其中，第一狀態(tài)為正插狀態(tài)、第二狀態(tài)為反插狀態(tài)。

具體的，當(dāng)公座的第一管腳pin 21連接于第一電子設(shè)備的第一預(yù)定位置、具體是第一電子設(shè)備中母座的第一管腳pin 11時，電連接器處于正插狀態(tài)；當(dāng) 公座的第一管腳pin 21連接于第一電子設(shè)備的第二預(yù)定位置、具體是第一電子設(shè)備中母座的第二管腳pin 12時，電連接器處于反插狀態(tài)。所述電連接器的至少一個第二管腳在所述電連接器處于正插或反插狀態(tài)時導(dǎo)通。

由此可見，本發(fā)明實施例中，當(dāng)公座的第一管腳pin 21連接于母座的第一管腳pin 11時，公座處于正插狀態(tài)；當(dāng)公座的第一管腳pin 21連接于母座的第二管腳pin 12時，公座處于反插狀態(tài)；無需增加公座本身的寬度，也無需增加生產(chǎn)成本，即可實現(xiàn)連接器的正反插。

設(shè)備實施例三

本發(fā)明實施例提供的第二電子設(shè)備，所述第二電子設(shè)備包括第一連接器和處理器；所述第一連接器包括第一子連接器及第二子連接器；所述第一子連接器可以為母座；所述第二子連接器可以為公座。

本實施例中所涉及到的第一子連接器的結(jié)構(gòu)示意圖如圖1所示，第二子連接器的結(jié)構(gòu)示意圖如圖2所示。所述第一子連接器至少包括第一管腳pin 11及第二管腳pin 12；所述第二子連接器至少包括第一管腳pin 21；所述第一連接器能夠通過所述第一子連接器與所述第二子連接器之間相應(yīng)管腳的連接而呈現(xiàn)第一狀態(tài)或第二狀態(tài)；其中，

當(dāng)所述處理器識別為所述第一子連接器的第一管腳pin 11與所述第二子連接器的第一管腳pin 21相連接時，確定所述第一連接器工作于第一狀態(tài)；當(dāng)所述處理器識別為所述第一子連接器的第二管腳pin 12與所述第二子連接器的第一管腳pin 21相連接時，確定所述第二連接器工作于第二狀態(tài)；所述第一狀態(tài)與第二狀態(tài)不同；其中，第一狀態(tài)可以為正插狀態(tài)，第二狀態(tài)可以為反插狀態(tài)。

具體的，當(dāng)公座插入于母座時，處理器識別為公座的第一管腳pin 21與母座的第一管腳pin 11相連接即公座的pin 21插入于母座的pin 11時，確定公座正插于母座；處理器識別為公座的第一管腳pin 21與母座的第二管腳pin 12相連接即公座的pin 21插入于母座的pin 12時，確定公座反插于母座。也就是說，該處理器可通過識別母座pin 11和pin 12中哪個管腳與公座的第一管腳pin 21 相連接即公座的pin 21插入于母座的pin 11還是pin 12而確定出第一連接器處于正插狀態(tài)還是反插狀態(tài)，無需增加母座、公座本身的寬度，也無需增加生產(chǎn)成本，即可實現(xiàn)連接器的正反插。

在本發(fā)明一個優(yōu)選的實施例中，如圖3所示，母座的第一管腳pin 11、第二管腳pin 12均至少包括第一子區(qū)域A 1；通過所述處理器檢測所述第二子連接器的第一管腳pin 21與所述第一子連接器的第一管腳pin 11在所述第一子連接器上的第一連接區(qū)域；當(dāng)所述第一連接區(qū)域位于第一子區(qū)域時，確定所述第一連接器工作于第一狀態(tài)；通過所述處理器檢測所述第二子連接器的第一管腳pin 21與所述第一子連接器的第二管腳pin 12在所述第一子連接器上的第二連接區(qū)域；當(dāng)所述第二連接區(qū)域位于所述第一子區(qū)域時，確定所述第一連接器工作于第二狀態(tài)。

上述方案中，處理器檢測公座的pin 21插入于母座pin 11時在母座上的第一插入位置，當(dāng)?shù)谝徊迦胛恢迷诘谝蛔訁^(qū)域A 1時，確定公座正插入于母座；處理器檢測公座的pin 21插入于母座pin 12時在母座上的第二插入位置，當(dāng)?shù)诙迦胛恢迷诘谝蛔訁^(qū)域A 1時，確定公座反插入于母座。

在本發(fā)明一個優(yōu)選的實施例中，所述第一子連接器包括至少一個第三管腳如圖1中的pin 13～pin 110；所述第二子連接器包括至少一個第四管腳如圖2中的pin 22～pin 29。

當(dāng)?shù)谝贿B接器工作于第一狀態(tài)時，所述至少一個第三管腳與所述至少一個第四管腳通過預(yù)定的第一連接規(guī)則進行連接，所述處理器控制所述至少一個第三管腳與所述至少一個第四管腳導(dǎo)通；當(dāng)?shù)谝贿B接器工作于第二狀態(tài)時，所述至少一個第三管腳與所述至少一個第四管腳通過預(yù)定的第二連接規(guī)則進行連接，所述處理器控制所述至少一個第三管腳與所述至少一個第四管腳導(dǎo)通。

其中，當(dāng)公座正插于母座時，公座與母座通過第一連接規(guī)則進行連接：pin 21插入于pin 11、pin 22插入于pin 13、pin 23插入于pin 14、pin 24插入于pin 15、pin 25插入于pin 16、pin 26插入于pin 17、pin 27插入于pin 18、pin 28插入于pin 19、pin 29插入于pin 110，當(dāng)公座與母座進行第一連接規(guī)則的連接時， 處理器控制pin 13～pin 110和pin 22～pin 29導(dǎo)通，使得連接器具有電磁兼容性EMC能力。當(dāng)公座反插于母座時，公座與母座通過第二連接規(guī)則進行連接：pin 21插入于pin 12，pin 22插入于pin 110、pin 23插入于pin 19、pin 24插入于pin 18、pin 25插入于pin 17、pin 26插入于pin 16、pin 27插入于pin 15、pin 28插入于pin 14、pin 29插入于pin 13，當(dāng)公座與母座進行第二連接規(guī)則的連接時，處理器控制pin 13～pin 110和pin 22～pin 29導(dǎo)通，使得連接器具有EMC能力。

進一步的，如圖3所示，母座的第一管腳pin 11、第二管腳pin 12均至少包括第二子區(qū)域A 2；當(dāng)所述第一連接器工作于第一狀態(tài)時，檢測所述第二子連接器的第一管腳pin 21與所述第一子連接器的第一管腳pin 11的第二子區(qū)域是否連接；檢測為連接時，所述處理器控制處于第一狀態(tài)下的第一子連接器的至少一個第三管腳與第二子連接器的至少一個第四管腳導(dǎo)通；當(dāng)所述第一連接器工作于第二狀態(tài)時，檢測所述第二子連接器的第一管腳pin 21與所述第一子連接器的第二管腳pin 12的第二子區(qū)域是否連接；檢測為連接時，所述處理器控制處于第二狀態(tài)下的第一子連接器的至少一個第三管腳與第二子連接器的至少一個第四管腳導(dǎo)通。在圖3中，第一子區(qū)域A 1為pin 11、pin 12的端口部位，第二子區(qū)域A 2為pin 11、pin 12的底部。

上述方案中，當(dāng)公座正插于母座時，檢測公座的pin 21是否插入至母座pin 11中的第二子區(qū)域A 2，當(dāng)公座的pin 21插入至母座pin 11的第二子區(qū)域A 2時，確定公座與母座完全接觸上，處理器控制pin 13～pin110和pin 22～pin 29導(dǎo)通；當(dāng)公座反插于母座時，檢測公座的pin 21是否插入至母座pin 12中的第二子區(qū)域A 2，當(dāng)公座的pin 21插入至母座pin 12的第二子區(qū)域A 2時，確定公座與母座完全接觸上，處理器控制pin 13～pin110和pin 22～pin 29導(dǎo)通，使得連接器具有良好的EMC能力。

由此可見，本實施例中，處理器可通過識別公座的pin 21插入于母座的pin 11還是pin 12而確定出連接器處于正插還是反插狀態(tài)，無需增加母座、公座本身的寬度，也無需增加生產(chǎn)成本，即可實現(xiàn)連接器的正反插。另一方面，母座的pin 11和pin 12包括有第一子區(qū)域A 1和第二子區(qū)域A 2，當(dāng)公座的pin 21 插入至第二子區(qū)域A 2時，處理器控制其他管腳如pin 13～pin110和pin 22～pin 29的導(dǎo)通，使得連接器就有良好的EMC能力。如果稱母座的pin 11、pin 12和公座的pin 21為控制pin，那么在實現(xiàn)正反插時除了控制pin之外的其他pin腳無需對稱，減少了對pin腳的對稱定義限制，讓pin腳的定義更加自由，增加了連接器的擴展性。

方法實施例一

本發(fā)明提供的信息處理方法的第一實施例，應(yīng)用于第一電子設(shè)備中，所述第一電子設(shè)備包括但不限于：工業(yè)控制計算機、個人計算機等各種類型計算機、一體式電腦、平板電腦、手機、電子閱讀器等包括有母座的電子設(shè)備。本實施例優(yōu)選的第一電子設(shè)備的對象為工業(yè)控制計算機或個人計算機。

所述第一電子設(shè)備包括第一連接器和一處理器；所述第一連接器可以為母座連接器；所述處理器可以集成在電子設(shè)備的中央處理器CPU、數(shù)字處理器DSP、微處理器MPU等芯片中。

本實施例所提供的母座的結(jié)構(gòu)示意圖如圖1所示，母座包括第一管腳pin 11、第二管腳pin 12及至少一個第三管腳如pin 13～pin 110。本實施例中，第三管腳如pin 13～pin 110的數(shù)量為8，此外，還可以依據(jù)實際使用情況而靈活配置第三管腳的數(shù)量，此處對其數(shù)量不做具體限定。所述第一連接器能夠工作于第一狀態(tài)及第二狀態(tài)；其中，第一狀態(tài)為正插狀態(tài)、第二狀態(tài)為反插狀態(tài)。

圖4為本發(fā)明提供的信息處理方法的第一實施例的實現(xiàn)流程示意圖；如圖4所示，所述方法包括：

步驟401：當(dāng)處理器識別為所述第一管腳處于第一預(yù)定狀態(tài)時，控制所述第一連接器處于第一狀態(tài)；

步驟402：當(dāng)處理器識別為所述第二管腳處于第二預(yù)定狀態(tài)時，控制所述第一連接器處于第二狀態(tài)。

所述第一連接器能夠與第二連接器進行連接；所述第二連接器可以為包括有公座的電連接器，所述公座至少包括第一管腳pin 21(如圖2所示)；當(dāng)處理 器識別為第一連接器的第一管腳與第二連接器的第一管腳相連接時，確定第一連接器的第一管腳處于所述第一預(yù)定狀態(tài)；當(dāng)處理器識別為第一連接器的第二管腳與第二連接器的第一管腳相連接時，確定第一連接器的第一管腳處于所述第二預(yù)定狀態(tài)。

具體的，當(dāng)處理器識別出母座的第一管腳pin 11與圖2所示公座中的pin 21處于電連接狀態(tài)時，識別為公座正插于母座即連接器處于正插狀態(tài)；當(dāng)處理器識別為母座的第二管腳pin 12與圖2所示公座中的pin 21處于電連接狀態(tài)時，識別為公座反插于母座即連接器處于反插狀態(tài)。也就是說，該處理器可通過識別母座pin 11和pin 12中哪個管腳與公座的第一管腳連接而確定出連接器處于正插狀態(tài)還是反插狀態(tài)。

在第一連接器處于正插或反插狀態(tài)時，處理器控制所述至少一個第三管腳如pin 13～pin 110導(dǎo)通，使得第一電子設(shè)備能夠通過母座與公座的電連接獲得電量。

由此可見，本發(fā)明實施例中，為電子設(shè)備增設(shè)了一處理器，該處理器可通過識別母座中相應(yīng)管腳與公座的第一管腳連接而確定連接器處于正插狀態(tài)還是反插狀態(tài)；無需增加母座本身的寬度，也無需增加生產(chǎn)成本，即可實現(xiàn)連接器的正反插。

方法實施例二

本發(fā)明提供的信息處理方法的第二實施例，應(yīng)用于一電連接器中，所述電連接器能夠與第一電子設(shè)備、具體是包括有母座的第一電子設(shè)備實現(xiàn)連接；所述電連接器可以為公座連接器。

本發(fā)明實施例所提供的公座結(jié)構(gòu)如圖2所示，所述電連接器至少包括第一管腳pin 21及至少一個第二管腳如pin 22～pin 29；本實施例中，第二管腳如pin 22～pin 29的數(shù)量為8，此外，還可以依據(jù)實際使用情況而靈活配置第二管腳的數(shù)量，此處對其數(shù)量不做具體限定。

圖5為本發(fā)明提供的信息處理方法的第二實施例的實現(xiàn)流程示意圖；如圖 5所示，所述方法包括：

步驟501：當(dāng)電連接器的第一管腳連接于所述第一電子設(shè)備的第一預(yù)定位置時，所述電連接器處于第一狀態(tài)；

步驟502：當(dāng)電連接器的第一管腳連接于所述第一電子設(shè)備的第二預(yù)定位置時，所述電連接器處于第二狀態(tài)。

其中，第一狀態(tài)為正插狀態(tài)、第二狀態(tài)為反插狀態(tài)。

具體的，當(dāng)公座的第一管腳pin 21連接于第一電子設(shè)備的第一預(yù)定位置、具體是第一電子設(shè)備中母座的第一管腳pin 11時，電連接器處于正插狀態(tài)；當(dāng)公座的第一管腳pin 21連接于第一電子設(shè)備的第二預(yù)定位置、具體是第一電子設(shè)備中母座的第二管腳pin 12時，電連接器處于反插狀態(tài)。所述電連接器的至少一個第二管腳在所述電連接器處于正插或反插狀態(tài)時導(dǎo)通。

由此可見，本發(fā)明實施例中，當(dāng)公座的第一管腳pin 21連接于母座的第一管腳pin 11時，公座處于正插狀態(tài)；當(dāng)公座的第一管腳pin 21連接于母座的第二管腳pin 12時，公座處于反插狀態(tài)；無需增加公座本身的寬度，也無需增加生產(chǎn)成本，即可實現(xiàn)連接器的正反插。

方法實施例三

本發(fā)明提供的信息處理方法的第三實施例，應(yīng)用于一第二電子設(shè)備中，所述第二電子設(shè)備包括第一連接器和處理器；所述第一連接器包括第一子連接器及第二子連接器；所述第一子連接器可以為母座；所述第二子連接器可以為公座。

本實施例中所涉及到的第一子連接器的結(jié)構(gòu)示意圖如圖1所示，第二子連接器的結(jié)構(gòu)示意圖如圖2所示。所述第一子連接器至少包括第一管腳pin 11及第二管腳pin 12；所述第二子連接器至少包括第一管腳pin 21；所述第一連接器能夠通過所述第一子連接器與所述第二子連接器之間相應(yīng)管腳的連接而呈現(xiàn)第一狀態(tài)或第二狀態(tài)。

圖6為本發(fā)明提供的信息處理方法的第三實施例的實現(xiàn)流程示意圖；如圖 6所示，所述方法包括：

步驟601：當(dāng)所述處理器識別為所述第一子連接器的第一管腳與所述第二子連接器的第一管腳相連接時，確定所述第一連接器工作于第一狀態(tài)；

步驟602：當(dāng)所述處理器識別為所述第一子連接器的第二管腳與所述第二子連接器的第一管腳相連接時，確定所述第二連接器工作于第二狀態(tài)；所述第一狀態(tài)與第二狀態(tài)不同。

其中，第一狀態(tài)可以為正插狀態(tài)，第二狀態(tài)可以為反插狀態(tài)。

具體的，當(dāng)公座插入于母座時，處理器識別為公座的第一管腳pin 21與母座的第一管腳pin 11相連接即公座的pin 21插入于母座的pin 11時，確定公座正插于母座；處理器識別為公座的第一管腳pin 21與母座的第二管腳pin 12相連接即公座的pin 21插入于母座的pin 12時，確定公座反插于母座。也就是說，該處理器可通過識別母座pin 11和pin 12中哪個管腳與公座的第一管腳pin 21相連接即公座的pin 21插入于母座的pin 11還是pin 12而確定出第一連接器處于正插狀態(tài)還是反插狀態(tài)，無需增加母座、公座本身的寬度，也無需增加生產(chǎn)成本，即可實現(xiàn)連接器的正反插。

在本發(fā)明一個優(yōu)選的實施例中，所述方法還包括：如圖3所示，母座的第一管腳pin 11、第二管腳pin 12均至少包括第一子區(qū)域A 1；通過所述處理器檢測所述第二子連接器的第一管腳pin 21與所述第一子連接器的第一管腳pin 11在所述第一子連接器上的第一連接區(qū)域；當(dāng)所述第一連接區(qū)域位于第一子區(qū)域時，確定所述第一連接器工作于第一狀態(tài)；通過所述處理器檢測所述第二子連接器的第一管腳pin 21與所述第一子連接器的第二管腳pin 12在所述第一子連接器上的第二連接區(qū)域；當(dāng)所述第二連接區(qū)域位于所述第一子區(qū)域時，確定所述第一連接器工作于第二狀態(tài)。

上述方案中，處理器檢測公座的pin 21插入于母座pin 11時在母座上的第一插入位置，當(dāng)?shù)谝徊迦胛恢迷诘谝蛔訁^(qū)域A 1時，確定公座正插入于母座；處理器檢測公座的pin 21插入于母座pin 12時在母座上的第二插入位置，當(dāng)?shù)诙迦胛恢迷诘谝蛔訁^(qū)域A 1時，確定公座反插入于母座。

在本發(fā)明一個優(yōu)選的實施例中，所述第一子連接器包括至少一個第三管腳如圖1中的pin 13～pin 110；所述第二子連接器包括至少一個第四管腳如圖2中的pin 22～pin 29；所述方法還包括：

當(dāng)?shù)谝贿B接器工作于第一狀態(tài)時，所述至少一個第三管腳與所述至少一個第四管腳通過預(yù)定的第一連接規(guī)則進行連接，所述處理器控制所述至少一個第三管腳與所述至少一個第四管腳導(dǎo)通；當(dāng)?shù)谝贿B接器工作于第二狀態(tài)時，所述至少一個第三管腳與所述至少一個第四管腳通過預(yù)定的第二連接規(guī)則進行連接，所述處理器控制所述至少一個第三管腳與所述至少一個第四管腳導(dǎo)通。

其中，當(dāng)公座正插于母座時，公座與母座通過第一連接規(guī)則進行連接：pin 21插入于pin 11、pin 22插入于pin 13、pin 23插入于pin 14、pin 24插入于pin 15、pin 25插入于pin 16、pin 26插入于pin 17、pin 27插入于pin 18、pin 28插入于pin 19、pin 29插入于pin 110，當(dāng)公座與母座進行第一連接規(guī)則的連接時，處理器控制pin 13～pin 110和pin 22～pin 29導(dǎo)通，使得連接器具有電磁兼容性EMC能力。當(dāng)公座反插于母座時，公座與母座通過第二連接規(guī)則進行連接：pin 21插入于pin 12，pin 22插入于pin 110、pin 23插入于pin 19、pin 24插入于pin 18、pin 25插入于pin 17、pin 26插入于pin 16、pin 27插入于pin 15、pin 28插入于pin 14、pin 29插入于pin 13，當(dāng)公座與母座進行第二連接規(guī)則的連接時，處理器控制pin 13～pin 110和pin 22～pin 29導(dǎo)通，使得連接器具有EMC能力。

進一步的，如圖3所示，母座的第一管腳pin 11、第二管腳pin 12均至少包括第二子區(qū)域A 2；當(dāng)所述第一連接器工作于第一狀態(tài)時，檢測所述第二子連接器的第一管腳pin 21與所述第一子連接器的第一管腳pin 11的第二子區(qū)域是否連接；檢測為連接時，所述處理器控制處于第一狀態(tài)下的第一子連接器的至少一個第三管腳與第二子連接器的至少一個第四管腳導(dǎo)通；當(dāng)所述第一連接器工作于第二狀態(tài)時，檢測所述第二子連接器的第一管腳pin 21與所述第一子連接器的第二管腳pin 12的第二子區(qū)域是否連接；檢測為連接時，所述處理器控制處于第二狀態(tài)下的第一子連接器的至少一個第三管腳與第二子連接器的至少一個第四管腳導(dǎo)通。

上述方案中，當(dāng)公座正插于母座時，檢測公座的pin 21是否插入至母座pin 11中的第二子區(qū)域A 2，當(dāng)公座的pin 21插入至母座pin 11的第二子區(qū)域A 2時，確定公座與母座完全接觸上，處理器控制pin 13～pin110和pin 22～pin 29導(dǎo)通；當(dāng)公座反插于母座時，檢測公座的pin 21是否插入至母座pin 12中的第二子區(qū)域A 2，當(dāng)公座的pin 21插入至母座pin 12的第二子區(qū)域A 2時，確定公座與母座完全接觸上，處理器控制pin 13～pin110和pin 22～pin 29導(dǎo)通，使得連接器具有良好的EMC能力。在圖3中，第一子區(qū)域A 1為pin 11、pin 12的端口部位，第二子區(qū)域A 2為pin 11、pin 12的底部。

由此可見，本實施例中，處理器可通過識別公座的pin 21插入于母座的pin 11還是pin 12而確定出連接器處于正插還是反插狀態(tài)，無需增加母座、公座本身的寬度，也無需增加生產(chǎn)成本，即可實現(xiàn)連接器的正反插。另一方面，母座的pin 11和pin 12包括有第一子區(qū)域A 1和第二子區(qū)域A 2，當(dāng)公座的pin 21插入至第二子區(qū)域A 2時，處理器控制其他管腳如pin 13～pin 110和pin 22～pin 29的導(dǎo)通，使得連接器就有良好的EMC能力。如果稱母座的pin 11、pin 12和公座的pin 21為控制pin，那么在實現(xiàn)正反插時除了控制pin之外的其他pin腳無需對稱，減少了對pin腳的對稱定義限制，讓pin腳的定義更加自由，增加了連接器的擴展性。

在本申請所提供的幾個實施例中，應(yīng)該理解到，所揭露的設(shè)備和方法，可以通過其它的方式實現(xiàn)。以上所描述的設(shè)備實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現(xiàn)時可以有另外的劃分方式，如：多個單元或組件可以結(jié)合，或可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另外，所顯示或討論的各組成部分相互之間的耦合、或直接耦合、或通信連接可以是通過一些接口，設(shè)備或單元的間接耦合或通信連接，可以是電性的、機械的或其它形式的。

上述作為分離部件說明的單元可以是、或也可以不是物理上分開的，作為單元顯示的部件可以是、或也可以不是物理單元，即可以位于一個地方，也可以分布到多個網(wǎng)絡(luò)單元上；可以根據(jù)實際的需要選擇其中的部分或全部單元來 實現(xiàn)本實施例方案的目的。

另外，在本發(fā)明各實施例中的各功能單元可以全部集成在一個處理單元中，也可以是各單元分別單獨作為一個單元，也可以兩個或兩個以上單元集成在一個單元中；上述集成的單元既可以采用硬件的形式實現(xiàn)，也可以采用硬件加軟件功能單元的形式實現(xiàn)。

本領(lǐng)域普通技術(shù)人員可以理解：實現(xiàn)上述方法實施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲于一計算機可讀取存儲介質(zhì)中，該程序在執(zhí)行時，執(zhí)行包括上述方法實施例的步驟；而前述的存儲介質(zhì)包括：移動存儲設(shè)備、只讀存儲器(ROM，Read-Only Memory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)以所述權(quán)利要求的保護范圍為準(zhǔn)。