本發(fā)明實(shí)施例涉及計(jì)算機(jī)技術(shù)，尤其涉及一種處理器IP(Intellectual Property，知識(shí)產(chǎn)權(quán))的驗(yàn)證方法、裝置和系統(tǒng)。

背景技術(shù)：

隨著微處理器技術(shù)的發(fā)展，片上多核處理器的規(guī)模和復(fù)雜性急劇升高，多核處理器的一致性驗(yàn)證成為多核處理器驗(yàn)證的難點(diǎn)，給集成電路驗(yàn)證帶來(lái)了巨大的挑戰(zhàn)。

現(xiàn)有技術(shù)中，對(duì)于多核處理器的一致性驗(yàn)證主要依靠多核驗(yàn)證系統(tǒng)來(lái)實(shí)現(xiàn)，該多核驗(yàn)證系統(tǒng)包括：多個(gè)處理器核、互聯(lián)網(wǎng)絡(luò)、緩存一致性控制器和外部存儲(chǔ)；其中，線與互聯(lián)網(wǎng)絡(luò)連接，互聯(lián)網(wǎng)絡(luò)與緩存一致性控制器連接，且該緩存一致性控制器與外部存儲(chǔ)連接。一致性驗(yàn)證包括對(duì)數(shù)據(jù)訪存請(qǐng)求和一致性維護(hù)請(qǐng)求的驗(yàn)證，上述數(shù)據(jù)訪存請(qǐng)求驗(yàn)證為：某處理器核發(fā)出一個(gè)訪存請(qǐng)求，通過(guò)互聯(lián)網(wǎng)絡(luò)，以及一致性控制器的處理，從外部存儲(chǔ)中獲取對(duì)應(yīng)的數(shù)據(jù)包，并通過(guò)總線最終返回該多核處理器。上述一致性維護(hù)請(qǐng)求驗(yàn)證為：多個(gè)處理器核同時(shí)發(fā)出對(duì)同一地址的訪問(wèn)請(qǐng)求，即對(duì)共享地址的數(shù)據(jù)訪問(wèn)形成沖突(即出現(xiàn)極端情況)，則緩存一致性控制器對(duì)該多個(gè)相同的訪問(wèn)請(qǐng)求進(jìn)行串行序列化，依次進(jìn)行處理，并從外部存儲(chǔ)獲取對(duì)應(yīng)的數(shù)據(jù)包，通過(guò)總線返回多核處理器。最終完成該多核處理器的一致性驗(yàn)證。

另外，正常情況下，并不會(huì)出現(xiàn)多個(gè)處理器核對(duì)同一地址發(fā)出訪問(wèn)請(qǐng)求，但是，為了達(dá)到驗(yàn)證效果，則需要大量的數(shù)據(jù)激勵(lì)輸入，即會(huì)出現(xiàn)一致性維護(hù)請(qǐng)求驗(yàn)證這種極端情況，在這種極端情況下，多核處理器何時(shí)能接收到返回的數(shù)據(jù)包，取決于隊(duì)列是否擁塞，以及在外部存儲(chǔ)中是否存在對(duì)應(yīng)的數(shù)據(jù)包，導(dǎo)致一致性驗(yàn)證需要的時(shí)間較長(zhǎng)，驗(yàn)證效率低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種處理器IP的驗(yàn)證方法、裝置和系統(tǒng)，通過(guò)模擬產(chǎn)生第一數(shù)據(jù)包，若第一數(shù)據(jù)包攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù)，則生成一致性維護(hù)請(qǐng)求包并進(jìn)行一致性維護(hù)，修改存儲(chǔ)狀態(tài)表，生成響應(yīng)數(shù)據(jù)包返回處理器核，完成一致性驗(yàn)證，解決了現(xiàn)有技術(shù)中驗(yàn)證時(shí)間長(zhǎng)，效率低的問(wèn)題，縮短一致性驗(yàn)證需要的時(shí)間，并提高驗(yàn)證效率。

本發(fā)明實(shí)施例第一方面提供一種處理器IP的驗(yàn)證方法，包括：

獲取第一數(shù)據(jù)包；

若所述第一數(shù)據(jù)包是數(shù)據(jù)訪問(wèn)請(qǐng)求包，則查詢存儲(chǔ)狀態(tài)表，判斷所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址是否需要進(jìn)行一致性維護(hù)；

若判斷出所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù)，則針對(duì)所述訪問(wèn)地址生成一致性維護(hù)請(qǐng)求，并根據(jù)所述一致性維護(hù)請(qǐng)求對(duì)所述訪問(wèn)地址進(jìn)行一致性維護(hù)；

完成對(duì)所述訪問(wèn)地址進(jìn)行一致性維護(hù)之后，根據(jù)所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址生成響應(yīng)數(shù)據(jù)包，并將所述響應(yīng)數(shù)據(jù)包發(fā)送至處理器核。

本發(fā)明實(shí)施例第二方面提供一種處理器IP的驗(yàn)證裝置，包括：

獲取模塊，用于獲取第一數(shù)據(jù)包；

處理模塊，用于若所述第一數(shù)據(jù)包是數(shù)據(jù)訪問(wèn)請(qǐng)求包時(shí)，查詢存儲(chǔ)狀態(tài)表，并判斷所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址是否需要進(jìn)行一致性維護(hù)；

所述處理模塊，用于若判斷出所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù)，則針對(duì)所述訪問(wèn)地址生成一致性維護(hù)請(qǐng)求，并根據(jù)所述一致性維護(hù)請(qǐng)求對(duì)所述訪問(wèn)地址進(jìn)行一致性維護(hù)；

所述處理模塊還用于完成對(duì)所述訪問(wèn)地址進(jìn)行一致性維護(hù)之后，根據(jù)所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址生成響應(yīng)數(shù)據(jù)包；

發(fā)送模塊，用于將所述響應(yīng)數(shù)據(jù)包發(fā)送至處理器核。

本發(fā)明實(shí)施例第三方面提供一種處理器IP的驗(yàn)證系統(tǒng)，包括：處理器核和第二方面提供的裝置。

本發(fā)明實(shí)施例提供的處理器IP的驗(yàn)證方法、裝置和系統(tǒng)，通過(guò)模擬產(chǎn)生第一數(shù)據(jù)包，若第一數(shù)據(jù)包攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù)，則生成一致性維護(hù)請(qǐng)求包并進(jìn)行一致性維護(hù)，修改存儲(chǔ)狀態(tài)表，生成響應(yīng)數(shù)據(jù)包返回處理器核，完成一致性驗(yàn)證，縮短一致性驗(yàn)證需要的時(shí)間，并提高驗(yàn)證效率。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明處理器IP的驗(yàn)證方法實(shí)施例一的流程圖；

圖2為本發(fā)明處理器IP的驗(yàn)證裝置實(shí)施例結(jié)構(gòu)示意圖；

圖3為本發(fā)明處理器IP的驗(yàn)證系統(tǒng)實(shí)施例的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

為實(shí)現(xiàn)本發(fā)明的技術(shù)方案，需要實(shí)例化一個(gè)處理器核IP的模型，該IP表示的是集成電路的設(shè)計(jì)，設(shè)計(jì)一個(gè)與處理器核IP接口兼容的處理器IP的驗(yàn)證裝置，能夠?qū)Ω咚倬彺孢M(jìn)行訪問(wèn)，并能從全局角度記錄每一數(shù)據(jù)塊的狀態(tài)，融合緩存與外部存儲(chǔ)訪問(wèn)功能，還可以虛擬生成一致性維護(hù)請(qǐng)求，最終實(shí)現(xiàn)對(duì)緩存中的地址的訪問(wèn)和驗(yàn)證。

圖1為本發(fā)明處理器IP的驗(yàn)證方法實(shí)施例一的流程圖，如圖1所示，本實(shí)施例的執(zhí)行主體是處理器IP的驗(yàn)證裝置，具體的處理器IP的驗(yàn)證方法步驟為：

S101：獲取第一數(shù)據(jù)包。

在本實(shí)施例中，該第一數(shù)據(jù)包處理器IP的驗(yàn)證裝置自身生成的一致性維護(hù)請(qǐng)求包，也可以接收到的處理器核發(fā)送的數(shù)據(jù)訪問(wèn)請(qǐng)求包，還可以為處理器核返回的一直性請(qǐng)求響應(yīng)包。

S102：若所述第一數(shù)據(jù)包是數(shù)據(jù)訪問(wèn)請(qǐng)求包，則查詢存儲(chǔ)狀態(tài)表，判斷所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址是否需要進(jìn)行一致性維護(hù)。

在本實(shí)施例中，存儲(chǔ)狀態(tài)表中保存了處理器核和虛擬的其他處理器核中的備份數(shù)據(jù)，以及每個(gè)備份數(shù)據(jù)的地址和存儲(chǔ)狀態(tài)，獲取到第一數(shù)據(jù)包后，判斷得到該第一數(shù)據(jù)包是數(shù)據(jù)訪問(wèn)請(qǐng)求包時(shí)，查詢存儲(chǔ)狀態(tài)表中該數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址是否存在數(shù)據(jù)備份，若已經(jīng)存在，則需要進(jìn)行一致性維護(hù)，若不存在，則直接響應(yīng)該數(shù)據(jù)訪問(wèn)請(qǐng)求包中的訪問(wèn)請(qǐng)求。

S103：若判斷出所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù)，則針對(duì)所述訪問(wèn)地址生成一致性維護(hù)請(qǐng)求，并根據(jù)所述一致性維護(hù)請(qǐng)求對(duì)所述訪問(wèn)地址進(jìn)行一致性維護(hù)。

在本實(shí)施例中，通過(guò)上述步驟判斷第一數(shù)據(jù)包中的攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù)后，針對(duì)該訪問(wèn)地址生成一個(gè)一致性維護(hù)請(qǐng)求(一般情況下是生成一個(gè)一致性維護(hù)請(qǐng)求包)，并根據(jù)該一致性維護(hù)請(qǐng)求對(duì)所述訪問(wèn)地址對(duì)應(yīng)的數(shù)據(jù)進(jìn)行一致性維護(hù)，例如：無(wú)效該訪問(wèn)地址對(duì)應(yīng)的數(shù)據(jù)備份，完成一致性維護(hù)。

S104：完成對(duì)所述訪問(wèn)地址進(jìn)行一致性維護(hù)之后，根據(jù)所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址生成響應(yīng)數(shù)據(jù)包，并將所述響應(yīng)數(shù)據(jù)包發(fā)送至處理器核。

在本實(shí)施例中，執(zhí)行完一致性維護(hù)后，繼續(xù)響應(yīng)數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的數(shù)據(jù)訪問(wèn)請(qǐng)求，具體的，獲取與所述訪問(wèn)地址的數(shù)據(jù)訪問(wèn)請(qǐng)求，并根據(jù)所述數(shù)據(jù)訪問(wèn)請(qǐng)求，修改所述存儲(chǔ)狀態(tài)表中該訪問(wèn)地址對(duì)應(yīng)的原始數(shù)據(jù)，緩存新的數(shù)據(jù)，并生成響應(yīng)數(shù)據(jù)包，并將該響應(yīng)數(shù)據(jù)包發(fā)送給處理器核。

本實(shí)施例提供的處理器IP的驗(yàn)證方法，通過(guò)接收或者生成第一數(shù)據(jù)包，判斷第一數(shù)據(jù)包攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù)，則生成一致性維護(hù)請(qǐng)求包并進(jìn)行一致性維護(hù)，修改存儲(chǔ)狀態(tài)表，生成響應(yīng)數(shù)據(jù)包返回處理器核，整個(gè)過(guò)程都由處理器IP的驗(yàn)證裝置獨(dú)立完成一致性驗(yàn)證，并不需要外部激勵(lì)，也不需要外部存儲(chǔ)，縮短一致性驗(yàn)證需要的時(shí)間，并提高驗(yàn)證效率。

在本發(fā)明處理器IP的驗(yàn)證方法的實(shí)施例二中，在上述實(shí)施例的基礎(chǔ)上，若所述第一數(shù)據(jù)包是一致性維護(hù)請(qǐng)求包，則根據(jù)所述第一數(shù)據(jù)包中的一致性維護(hù)請(qǐng)求生成控制命令數(shù)據(jù)包；將所述控制命令數(shù)據(jù)包發(fā)送給所述處理器核。

在本實(shí)施例中，如果判斷出的第一數(shù)據(jù)包是一致性維護(hù)請(qǐng)求包，則根據(jù)其攜帶的一致性維護(hù)請(qǐng)求，生成控制命令，攜帶在控制命令數(shù)據(jù)包中，在將該控制命令數(shù)據(jù)包發(fā)送給處理器核之后，處理器核會(huì)返回一致性請(qǐng)求響應(yīng)包， 則接收所述處理器核返回的一致性請(qǐng)求響應(yīng)包，并根據(jù)所述一致性請(qǐng)求響應(yīng)包修改所述存儲(chǔ)狀態(tài)表。

其中，若所述第一數(shù)據(jù)包是一致性維護(hù)請(qǐng)求，那么該一致性維護(hù)請(qǐng)求包是該處理器IP的驗(yàn)證裝置根據(jù)預(yù)設(shè)算法選取維護(hù)地址，并針對(duì)所述維護(hù)地址生成一致性維護(hù)請(qǐng)求，再將所述一致性維護(hù)請(qǐng)求封裝成所述第一數(shù)據(jù)包。具體的，在該處理器IP的驗(yàn)證裝置中包括一致性請(qǐng)求發(fā)生器，用來(lái)通過(guò)某種算法選取一維護(hù)地址，并針對(duì)該維護(hù)地址產(chǎn)生一致性維護(hù)請(qǐng)求，完成模擬多核環(huán)境下由于讀共享數(shù)據(jù)訪問(wèn)而導(dǎo)致產(chǎn)生的一致性維護(hù)請(qǐng)求。

在本實(shí)施例中，存儲(chǔ)狀態(tài)表中記錄了本地?cái)?shù)據(jù)的緩存狀態(tài)，以及該處理器核的數(shù)據(jù)緩存副本，其中每一個(gè)地址對(duì)應(yīng)的緩存的數(shù)據(jù)結(jié)構(gòu)如下：

該存儲(chǔ)狀態(tài)表中的數(shù)據(jù)結(jié)構(gòu)為關(guān)聯(lián)的數(shù)組，每一項(xiàng)存儲(chǔ)一個(gè)上述數(shù)據(jù)結(jié)構(gòu)，其中，修改(英文：Modify，簡(jiǎn)稱：M)、共享(英文：Share，簡(jiǎn)稱：S)、無(wú)效(英文：Invalid，簡(jiǎn)稱：I)和獨(dú)占(英文：Owned，簡(jiǎn)稱：O)。

另外，該一致性請(qǐng)求響應(yīng)包為處理器核對(duì)一致性維護(hù)請(qǐng)求包處理返回的所述控制命令數(shù)據(jù)包的響應(yīng)，即若第一數(shù)據(jù)包為一致性維護(hù)請(qǐng)求包時(shí)，向處理器核發(fā)送控制命令數(shù)據(jù)包后，必然會(huì)接收到該一致性請(qǐng)求響應(yīng)包，并根據(jù)該一致性請(qǐng)求響應(yīng)包修改存儲(chǔ)狀態(tài)表，完成一致性驗(yàn)證。

另外，在上述實(shí)施例一和本實(shí)施例中，所述響應(yīng)數(shù)據(jù)包包括響應(yīng)數(shù)據(jù)和在預(yù)設(shè)延遲范圍內(nèi)隨機(jī)選取的發(fā)送延遲時(shí)間。所述控制命令數(shù)據(jù)包包括控制命令和在所述預(yù)設(shè)范圍內(nèi)隨機(jī)選取的所述發(fā)送延遲時(shí)間。

具體的，在生成該響應(yīng)數(shù)據(jù)包時(shí)，會(huì)根據(jù)配置條件，在預(yù)設(shè)范圍內(nèi)，隨 機(jī)生成每個(gè)響應(yīng)數(shù)據(jù)包的發(fā)送延遲時(shí)間，模擬響應(yīng)數(shù)據(jù)包在真實(shí)環(huán)境中的處理和傳輸時(shí)間，在發(fā)送響應(yīng)數(shù)據(jù)包的時(shí)候，按照該生成的發(fā)送延遲時(shí)間對(duì)該響應(yīng)數(shù)據(jù)包進(jìn)行延遲發(fā)送。

同樣的，在生成該控制命令數(shù)據(jù)包時(shí)，會(huì)根據(jù)配置條件，隨機(jī)生成每個(gè)控制命令數(shù)據(jù)包的發(fā)送延遲時(shí)間，模擬控制命令數(shù)據(jù)包在真實(shí)環(huán)境中的處理和傳輸時(shí)間。該延遲時(shí)間是一個(gè)配置范圍內(nèi)的隨機(jī)數(shù)，這樣把原始環(huán)境中對(duì)于數(shù)據(jù)包的處理和傳輸細(xì)節(jié)全部屏蔽，在發(fā)送控制命令數(shù)據(jù)包的時(shí)候，按照發(fā)送延遲時(shí)間進(jìn)行發(fā)送。

本實(shí)施例提供的處理器IP的驗(yàn)證方法，通過(guò)模擬產(chǎn)生第一數(shù)據(jù)包，若第一數(shù)據(jù)包攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù)，則生成一致性維護(hù)請(qǐng)求包并進(jìn)行一致性維護(hù)，修改存儲(chǔ)狀態(tài)表，生成響應(yīng)數(shù)據(jù)包返回處理器核，若第一數(shù)據(jù)包為一致性維護(hù)請(qǐng)求包，則生成控制命令數(shù)據(jù)包，返回處理器核并接收處理器核返回的一致性請(qǐng)求響應(yīng)包，修改存儲(chǔ)狀態(tài)表，完成一致性驗(yàn)證，覆蓋了設(shè)計(jì)中的多種場(chǎng)景，且該響應(yīng)數(shù)據(jù)包或控制命令數(shù)據(jù)包中包括隨機(jī)生成的延遲時(shí)間，屏蔽真實(shí)處理過(guò)程中數(shù)據(jù)包的發(fā)送延時(shí)，縮短一致性驗(yàn)證需要的時(shí)間，有效提高驗(yàn)證效率。

圖2為本發(fā)明處理器IP的驗(yàn)證裝置實(shí)施例結(jié)構(gòu)示意圖。如圖2所示，該裝置包括：獲取模塊21、處理模塊22和發(fā)送模塊23。

獲取模塊21，用于獲取第一數(shù)據(jù)包；

處理模塊22，用于若所述第一數(shù)據(jù)包是數(shù)據(jù)訪問(wèn)請(qǐng)求包時(shí)，查詢存儲(chǔ)狀態(tài)表，并判斷所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址是否需要進(jìn)行一致性維護(hù)；

所述處理模塊22，用于若判斷出所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù)，則針對(duì)所述訪問(wèn)地址生成一致性維護(hù)請(qǐng)求，并根據(jù)所述一致性維護(hù)請(qǐng)求對(duì)所述訪問(wèn)地址進(jìn)行一致性維護(hù)；

所述處理模塊22還用于完成對(duì)所述訪問(wèn)地址進(jìn)行一致性維護(hù)之后，根據(jù)所述數(shù)據(jù)訪問(wèn)請(qǐng)求包攜帶的訪問(wèn)地址生成響應(yīng)數(shù)據(jù)包；

發(fā)送模塊23，用于將所述響應(yīng)數(shù)據(jù)包發(fā)送至處理器核。

本實(shí)施例提供的處理器IP的驗(yàn)證裝置，通過(guò)獲取第一數(shù)據(jù)包，處理模塊對(duì)第一數(shù)據(jù)包進(jìn)行判斷和處理，判斷若第一數(shù)據(jù)包攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù)，則處理模塊生成一致性維護(hù)請(qǐng)求包并進(jìn)行一致性維護(hù)，并修改 存儲(chǔ)狀態(tài)表，生成響應(yīng)數(shù)據(jù)包通過(guò)發(fā)送模塊返回處理器核，完成一致性驗(yàn)證，縮短一致性驗(yàn)證需要的時(shí)間，并提高驗(yàn)證效率。

在上述實(shí)施例的基礎(chǔ)上，所述處理模塊22具體用于：

獲取與所述訪問(wèn)地址的數(shù)據(jù)訪問(wèn)請(qǐng)求，并根據(jù)所述數(shù)據(jù)訪問(wèn)請(qǐng)求，修改所述存儲(chǔ)狀態(tài)表并生成響應(yīng)數(shù)據(jù)包。

所述處理模塊22還用于若所述第一數(shù)據(jù)包是一致性維護(hù)請(qǐng)求包，則根據(jù)所述第一數(shù)據(jù)包中的一致性維護(hù)請(qǐng)求生成控制命令數(shù)據(jù)包；所述發(fā)送模塊23還用于將所述控制命令數(shù)據(jù)包發(fā)送給所述處理器核。

所述處理模塊22還用于若所述第一數(shù)據(jù)包是一致性維護(hù)請(qǐng)求包，則所述獲取第一數(shù)據(jù)包之前，根據(jù)預(yù)設(shè)算法選取維護(hù)地址，并針對(duì)所述維護(hù)地址生成一致性維護(hù)請(qǐng)求，并將所述一致性維護(hù)請(qǐng)求封裝成所述第一數(shù)據(jù)包。

在上述實(shí)施例的基礎(chǔ)上，該裝置還包括接收模塊24，用于接收所述處理器核返回的一致性請(qǐng)求響應(yīng)包；

所述處理模塊22還用于根據(jù)所述一致性請(qǐng)求響應(yīng)包修改所述存儲(chǔ)狀態(tài)表。

在本實(shí)施例中，該接收模塊21可以為請(qǐng)求隊(duì)列，用來(lái)對(duì)相同訪問(wèn)地址的數(shù)據(jù)請(qǐng)求訪問(wèn)進(jìn)行串行序列化，處理器核IP訪存通路上，有大量狀態(tài)機(jī)和緩沖隊(duì)列結(jié)構(gòu)，該方法能快速覆蓋設(shè)計(jì)中的各種狀態(tài)場(chǎng)景(如狀態(tài)機(jī)跳轉(zhuǎn)、緩沖隊(duì)列的空滿)，從而加速驗(yàn)證速度；該處理模塊22可以為響應(yīng)控制模塊，實(shí)現(xiàn)對(duì)從請(qǐng)求隊(duì)列中的第一數(shù)據(jù)包的類(lèi)型的判斷，處理模塊22還可以為響應(yīng)控制模塊和或響應(yīng)數(shù)據(jù)包生成模塊，實(shí)現(xiàn)對(duì)第一數(shù)據(jù)包進(jìn)行處理或者修改存儲(chǔ)狀態(tài)表。

另外該裝置中還包含著存儲(chǔ)狀態(tài)表，處理模塊22還包括一致性請(qǐng)求發(fā)生器，該存儲(chǔ)狀態(tài)表中保存著本地?cái)?shù)據(jù)緩存狀態(tài)和處理器核中的緩存狀態(tài)。一致性請(qǐng)求發(fā)生器用來(lái)模擬產(chǎn)生一致性維護(hù)請(qǐng)求包，即虛擬生成一致性維護(hù)請(qǐng)求，這些請(qǐng)求的發(fā)生是隨機(jī)產(chǎn)生的事件，具體請(qǐng)求內(nèi)容可以根據(jù)全局?jǐn)?shù)據(jù)狀態(tài)信息通過(guò)一定的算法進(jìn)行決策，從而不用關(guān)心其它處理器核的具體工作情況和如何針對(duì)多核編寫(xiě)測(cè)試激勵(lì)。

本實(shí)施例提供的處理器IP的驗(yàn)證裝置，通過(guò)接收模塊接收模擬產(chǎn)生的第一數(shù)據(jù)包，處理模塊判斷若第一數(shù)據(jù)包攜帶的訪問(wèn)地址需要進(jìn)行一致性維護(hù) 時(shí)，則處理模塊生成一致性維護(hù)請(qǐng)求包并進(jìn)行一致性維護(hù)，修改存儲(chǔ)狀態(tài)表，生成響應(yīng)數(shù)據(jù)包并通過(guò)發(fā)送模塊返回處理器核，若判斷出第一數(shù)據(jù)包為一致性維護(hù)請(qǐng)求包，則處理模塊生成控制命令數(shù)據(jù)包，并通過(guò)發(fā)送模塊返回處理器核，接收模塊接收處理器核返回的一致性請(qǐng)求響應(yīng)包，處理模塊修改存儲(chǔ)狀態(tài)表，完成一致性驗(yàn)證，覆蓋了設(shè)計(jì)中的多種場(chǎng)景，且該響應(yīng)數(shù)據(jù)包或控制命令數(shù)據(jù)包中包括隨機(jī)生成的延遲時(shí)間，屏蔽真實(shí)處理過(guò)程中數(shù)據(jù)包的發(fā)送延時(shí)，縮短一致性驗(yàn)證需要的時(shí)間，有效提高驗(yàn)證效率。

圖3為本發(fā)明處理器IP的驗(yàn)證系統(tǒng)實(shí)施例的結(jié)構(gòu)示意圖，如圖3所示，該驗(yàn)證系統(tǒng)包括：處理器核31以及處理器IP的驗(yàn)證裝置32，用于執(zhí)行本發(fā)明處理器IP的驗(yàn)證方法實(shí)施例，其實(shí)現(xiàn)原理以及技術(shù)效果與方法實(shí)施例類(lèi)似，在此不再贅述。

本領(lǐng)域普通技術(shù)人員可以理解：實(shí)現(xiàn)上述各方法實(shí)施例的全部或部分步驟可以通過(guò)程序指令相關(guān)的硬件來(lái)完成。前述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。該程序在執(zhí)行時(shí)，執(zhí)行包括上述各方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括：ROM、RAM、磁碟或者光盤(pán)等各種可以存儲(chǔ)程序代碼的介質(zhì)。

最后應(yīng)說(shuō)明的是：以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。