一種實時二維卷積數(shù)字濾波系統(tǒng)的制作方法
【專利摘要】本發(fā)明屬于圖像處理領(lǐng)域，提供了一種實時二維卷積數(shù)字濾波系統(tǒng)。該系統(tǒng)利用二維卷積濾波器芯片直接對模/數(shù)轉(zhuǎn)換單元輸出的圖像數(shù)據(jù)進行濾波處理，由可編程邏輯電路向二維卷積濾波器芯片輸出譯碼信號和邏輯合成信號，并由數(shù)字信號處理器配合譯碼信號，向二維卷積濾波器芯片輸出位掩碼。該系統(tǒng)對PAL制視頻信號的數(shù)據(jù)延遲時間為128.3μs，遠低于采用專用硬件電路方式實現(xiàn)二維卷積數(shù)字濾波時由于幀存而產(chǎn)生的至少20ms的延時，極大提高了濾波實時性；同時，該系統(tǒng)僅利用數(shù)字信號處理器對二維卷積濾波器芯片設(shè)置濾波核參數(shù)，之后二維卷積濾波器芯片便可獨立運行，不占用數(shù)字信號處理器的資源，且對濾波核參數(shù)的設(shè)置修改更方便，易用性佳。
【專利說明】一種實時二維卷積數(shù)字濾波系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于圖像處理領(lǐng)域，尤其涉及一種實時二維卷積數(shù)字濾波系統(tǒng)。

【背景技術(shù)】
[0002] 數(shù)字濾波是圖像預(yù)處理的一項關(guān)鍵技術(shù)。二維卷積數(shù)字濾波是數(shù)字濾波的一種實 現(xiàn)方式，其主要通過領(lǐng)域平均來平滑圖像，可減小或消除圖像噪聲，從而提高信噪比。現(xiàn)有 技術(shù)提供的二維卷積數(shù)字濾波的實現(xiàn)方式有如下兩種：
[0003] -、計算機處理方式。該種實現(xiàn)方式包括以下步驟：a、將PAL制視頻信號采集到計 算機中，形成圖片序列；b、選取所需的濾波算法對圖片序列中的每一幅圖片逐一進行處理； c、處理后的圖片形成新的圖片序列后輸出。
[0004] 該種實現(xiàn)方式對濾波算法的選取較靈活，可進行復(fù)雜的濾波處理，但不能實現(xiàn)實 時的濾波處理。
[0005] 二、專用硬件電路方式。該種實現(xiàn)方式包括以下步驟：a、PAL制視頻信號幀經(jīng)模/ 數(shù)轉(zhuǎn)換器后，得到8位的數(shù)字圖像信號，并實時存入幀存中；b、通過時序控制，數(shù)字信號處 理器OigitalSignalProcessor，DSP)從幀存中將圖像數(shù)據(jù)讀入其內(nèi)部RAM中，之后由 DSP進行濾波處理，濾波算法預(yù)先固化在DSP中；c、DSP直接對濾波后的圖像數(shù)據(jù)進行其它 運算處理，或?qū)V波后的圖像數(shù)據(jù)放入另一幀存中，用于后續(xù)處理。
[0006] 該種實現(xiàn)方式相對于前一種方式，可實現(xiàn)對幀圖像的實時濾波處理。但由于在濾 波前需進行幀存，即是說，PAL制視頻信號掃描完一幀，圖像數(shù)據(jù)存儲才能完成，因此，圖像 數(shù)據(jù)存儲時間為一幀圖像掃描時間，即一個幀周期。圖像數(shù)據(jù)在存儲完成之后再進行濾波 處理，濾波處理之后，再進行存儲，之后再在濾波處理后的圖像數(shù)據(jù)上進行其它后續(xù)的運算 處理?？梢?，在該種實現(xiàn)方式下，濾波后的圖像數(shù)據(jù)延遲在幀周期時延以上，對于采用隔行 掃描體制的PAL制視頻信號，延遲時間至少為場周期時間，即不少于20ms，時延較大。而由 于二維卷積數(shù)字濾波采用了卷積運算，計算量大，這樣，較大的時延限制了二維卷積數(shù)字濾 波算法在實時性要求高的系統(tǒng)中的應(yīng)用。


【發(fā)明內(nèi)容】

[0007] 本發(fā)明實施例的目的在于提供一種實時二維卷積數(shù)字濾波系統(tǒng)，旨在解決現(xiàn)有專 用硬件電路方式實現(xiàn)的二維卷積數(shù)字濾波由于是先幀存，再濾波，使得時延較大而不適合 應(yīng)用在實時性要求高的系統(tǒng)中的問題。
[0008] 本發(fā)明實施例是這樣實現(xiàn)的，一種實時二維卷積數(shù)字濾波系統(tǒng)，所述系統(tǒng)包括將 輸入的PAL制視頻信號進行模/數(shù)轉(zhuǎn)換并輸出圖像數(shù)據(jù)的模/數(shù)轉(zhuǎn)換單元，所述系統(tǒng)還包 括：
[0009] 二維卷積濾波器芯片，用于對所述圖像數(shù)據(jù)進行二維卷積濾波處理；
[0010] 可編程邏輯電路，用于向所述二維卷積濾波器芯片輸出譯碼信號和邏輯合成信 號；
[0011] 數(shù)字信號處理器，用于配合所述譯碼信號，向所述二維卷積濾波器芯片輸出位掩 碼。
[0012] 本發(fā)明實施例提提供的實時二維卷積數(shù)字濾波系統(tǒng)利用二維卷積濾波器芯片直 接對模/數(shù)轉(zhuǎn)換單元輸出的圖像數(shù)據(jù)進行濾波處理，由可編程邏輯電路向二維卷積濾波器 芯片輸出譯碼信號和邏輯合成信號，并由數(shù)字信號處理器配合譯碼信號，向二維卷積濾波 器芯片輸出位掩碼。該系統(tǒng)具有如下有點：首先，該系統(tǒng)對PAL制視頻信號的數(shù)據(jù)延遲時間 為128. s，遠遠低于現(xiàn)有采用專用硬件電路方式實現(xiàn)的二維卷積數(shù)字濾波由于幀存而產(chǎn) 生的至少20ms的延時，極大提高了濾波實時性。其次，該系統(tǒng)僅在上電初始化時，利用數(shù)字 信號處理器對二維卷積濾波器芯片設(shè)置濾波核參數(shù)，之后二維卷積濾波器芯片便可獨立運 行，不占用數(shù)字信號處理器的資源。最后，該系統(tǒng)由于是利用數(shù)字信號處理器對二維卷積濾 波器芯片設(shè)置濾波核參數(shù)，因此，對濾波核參數(shù)的設(shè)置修改更方便，易用性佳。

【專利附圖】

【附圖說明】
[0013] 圖1是本發(fā)明實施例提供的實時二維卷積數(shù)字濾波系統(tǒng)的架構(gòu)圖；
[0014] 圖2是圖1的電路圖；
[0015] 圖3是本發(fā)明實施例中，可編程邏輯電路中用以生成保持信號的電路圖；
[0016] 圖4是本發(fā)明實施例中，可編程邏輯電路中用以生成復(fù)位信號的電路圖；
[0017] 圖5是本發(fā)明實施例中，濾波器芯片的時鐘信號、場消隱信號、行消隱信號、濾波 器芯片的復(fù)位信號之間的時序關(guān)系圖。

【具體實施方式】
[0018] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對 本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0019] 為解決現(xiàn)有技術(shù)存在的問題，本發(fā)明提出的實時二維卷積數(shù)字濾波系統(tǒng)是利用二 維卷積濾波器芯片直接對模/數(shù)轉(zhuǎn)換單元輸出的圖像數(shù)據(jù)進行濾波處理，由可編程邏輯電 路向二維卷積濾波器芯片輸出譯碼信號和邏輯合成信號，并由數(shù)字信號處理器配合譯碼信 號，向二維卷積濾波器芯片輸出位掩碼。
[0020] 圖1示出了本發(fā)明實施例提供的實時二維卷積數(shù)字濾波系統(tǒng)的架構(gòu)。
[0021] 具體地，本發(fā)明實施例提提供的實時二維卷積數(shù)字濾波系統(tǒng)包括：模/數(shù)轉(zhuǎn)換單 元1，用于將輸入的PAL制視頻信號進行模/數(shù)轉(zhuǎn)換，輸出圖像數(shù)據(jù)；二維卷積濾波器芯片 2,用于對模/數(shù)轉(zhuǎn)換單元1輸出的圖像數(shù)據(jù)進行二維卷積濾波處理；可編程邏輯電路4,用 于向二維卷積濾波器芯片2輸出譯碼信號和邏輯合成信號；數(shù)字信號處理器3,用于配合譯 碼信號，向二維卷積濾波器芯片2輸出位掩碼。
[0022] 進一步地，如圖2所示，模/數(shù)轉(zhuǎn)換單元1優(yōu)選是型號為BT218KP20的視頻模/數(shù) 轉(zhuǎn)換器Ul。該視頻模/數(shù)轉(zhuǎn)換器Ul可將PAL制視頻信號轉(zhuǎn)化為8位的圖像數(shù)據(jù)，其采樣時 鐘與輸出分辨率的關(guān)系如下表一所示，實際中，用戶可根據(jù)所應(yīng)用系統(tǒng)的要求選擇設(shè)置：
[0023] 表一
[0024]

【權(quán)利要求】
1. 一種實時二維卷積數(shù)字濾波系統(tǒng)，所述系統(tǒng)包括將輸入的PAL制視頻信號進行模/ 數(shù)轉(zhuǎn)換并輸出圖像數(shù)據(jù)的模/數(shù)轉(zhuǎn)換單元，其特征在于，所述系統(tǒng)還包括： 二維卷積濾波器芯片，用于對所述圖像數(shù)據(jù)進行二維卷積濾波處理； 可編程邏輯電路，用于向所述二維卷積濾波器芯片輸出譯碼信號和邏輯合成信號； 數(shù)字信號處理器，用于配合所述譯碼信號，向所述二維卷積濾波器芯片輸出位掩碼。
2. 如權(quán)利要求1所述的實時二維卷積數(shù)字濾波系統(tǒng)，其特征在于，所述模/數(shù)轉(zhuǎn)換單元 是型號為BT218KP20的視頻模/數(shù)轉(zhuǎn)換器。
3. 如權(quán)利要求2所述的實時二維卷積數(shù)字濾波系統(tǒng)，其特征在于，所述數(shù)字信號處理 器是型號為TMS320F206的DSP芯片。
4. 如權(quán)利要求3所述的實時二維卷積數(shù)字濾波系統(tǒng)，其特征在于，所述二維卷積濾波 器芯片是型號為HSP48908的濾波器芯片。
5. 如權(quán)利要求4所述的實時二維卷積數(shù)字濾波系統(tǒng)，其特征在于，所述濾波器芯片的 系數(shù)輸入總線引腳對應(yīng)連接所述DSP芯片的數(shù)據(jù)引腳，所述濾波器芯片的控制寄存器地址 引腳對應(yīng)連接所述DSP芯片地址引腳，所述濾波器芯片的數(shù)據(jù)輸入引腳對應(yīng)連接所述視頻 模/數(shù)轉(zhuǎn)換器的數(shù)據(jù)輸出引腳。
6. 如權(quán)利要求4所述的實時二維卷積數(shù)字濾波系統(tǒng)，其特征在于，所述可編程邏輯電 路包括： 型號為EPM7512的復(fù)雜可編程邏輯器件，用于向所述濾波器芯片輸出所述譯碼信號和 所述邏輯合成信號； 第一電平轉(zhuǎn)換電路，用于將所述DSP芯片的5V電平信號轉(zhuǎn)換為所述復(fù)雜可編程邏輯器 件工作所需的3. 3V電平信號； 第二電平轉(zhuǎn)換電路，用于將所述復(fù)雜可編程邏輯器件工作所需的3. 3V電平信號轉(zhuǎn)換 為所述濾波器芯片所需的5V電平信號。
7. 如權(quán)利要求6所述的實時二維卷積數(shù)字濾波系統(tǒng)，其特征在于，所述譯碼信號包括： 向所述濾波器芯片的載入濾波引腳輸入的載入濾波信號，以及向所述濾波器芯片的片選引 腳輸入的片選信號； 所述邏輯合成信號包括：向所述濾波器芯片的時鐘引腳輸入的時鐘信號，向所述濾波 器芯片的保持引腳輸入的保持信號，向所述濾波器芯片的新幀輸入控制引腳輸入的新幀起 始信號，向所述濾波器芯片的復(fù)位引腳輸入的復(fù)位信號。
8. 如權(quán)利要求7所述的實時二維卷積數(shù)字濾波系統(tǒng)，其特征在于，所述復(fù)雜可編程 邏輯器件中用以生成所述保持信號的電路包括：第一觸發(fā)器U4、第一與門AND1、第二與門 AND2、第一非門N0T1、第二非門N0T2、9位異步清零計數(shù)器U5 ; 所述第一觸發(fā)器U4的輸入引腳連接前端的同步分離器并用于接收所述同步分離器輸 出的行消隱信號，所述第一觸發(fā)器U4的時鐘引腳用于接收時鐘信號，所述第一觸發(fā)器U4的 輸出引腳連接所述第一非門NOTl的輸入端，所述第一非門NOTl的輸出端連接所述第一與 門ANDl的第一輸入端，所述第一與門ANDl的第二輸入端連接所述第一觸發(fā)器U4的輸入引 腳，所述第一與門ANDl的輸出端連接所述9位異步清零計數(shù)器U5的異步置數(shù)信號引腳，所 述第二與門AND2的第一輸入端連接所述第一觸發(fā)器U4的輸入引腳，所述第二與門AND2的 第二輸入端連接所述同步分離器和所述9位異步清零計數(shù)器U5的計數(shù)時鐘使能信號引腳 并用于接收所述同步分離器輸出的場消隱信號，所述第二與門AND2的輸出端連接所述9位 異步清零計數(shù)器U5的計數(shù)器使能信號引腳，所述9位異步清零計數(shù)器U5的計數(shù)時鐘信號 引腳用于接收時鐘信號，所述9位異步清零計數(shù)器U5的輸出引腳連接所述第二非門N0T2 的輸入端，所述第二非門N0T2的輸出端連接所述9位異步清零計數(shù)器U5的同步清零信號 引腳并連接所述濾波器芯片U3的保持引腳。
9. 如權(quán)利要求7所述的實時二維卷積數(shù)字濾波系統(tǒng)，其特征在于，所述復(fù)雜可編程邏 輯器件中用以生成所述復(fù)位信號的電路包括：第二觸發(fā)器U6、第三與門AND3 ; 所述第三與門AND3的第一輸入端連接所述DSP芯片的濾波引腳，所述第三與門AND3 的第二輸入端連接所述DSP芯片的讀/寫引腳，所述第三與門AND3的第三輸入端連接所述 DSP芯片的外部數(shù)據(jù)存儲器片選引腳，所述第三與門AND3的第四輸入端連接到系統(tǒng)的地址 譯碼線上，所述第三與門AND3的輸出端連接所述第二觸發(fā)器U6的時鐘引腳，所述第二觸發(fā) 器U6的輸入引腳連接所述DSP芯片的數(shù)據(jù)DO位，所述第二觸發(fā)器U6的輸出引腳連接所述 濾波器芯片的復(fù)位引腳。
10. 如權(quán)利要求1至9任一項所述的實時二維卷積數(shù)字濾波系統(tǒng)，其特征在于，若所述 位掩碼為h，則有： 「1 1 Γ A = i 1 0 1。 8 1 1 1
【文檔編號】G06T5/00GK104318534SQ201410659600
【公開日】2015年1月28日 申請日期:2014年11月18日 優(yōu)先權(quán)日:2014年11月18日
【發(fā)明者】徐書文 申請人:中國電子科技集團公司第三研究所