專利名稱：一種2-d卷積器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路(VLSI,Very Large Scale Integrated Circuit) 結(jié)構(gòu)設(shè)計(jì)領(lǐng)域，具體涉及到一種用于數(shù)字圖像信號(hào)處理的2-D卷積器的VLSI結(jié)構(gòu)。
背景技術(shù)：
2-D卷積計(jì)算在圖像處理領(lǐng)域有著廣泛的應(yīng)用，例如空間濾波，圖像增強(qiáng)，模板匹配等。但由于卷積計(jì)算所需要的乘-加運(yùn)算量特別大，當(dāng)處理較大的圖像或者卷積模板較大時(shí)，采用常用的商用DSP器件很難達(dá)到實(shí)時(shí)性能。因此，有必要研究出高效的2-D卷積器 VLSI結(jié)構(gòu)來(lái)滿足實(shí)時(shí)圖像處理系統(tǒng)中對(duì)速度和成本的要求。2-D圖像卷積計(jì)算如公式①所示，I為M行N列的圖像，T為R行S列的卷積模板， 0(x,y)為輸出圖像。每個(gè)輸出圖像像素為卷積模板和圖像中對(duì)應(yīng)RXS子塊的點(diǎn)乘累加和。
i=R J=S=垵 + 卜 + 1),其中 、n/f D n c，、①可以看出，2-D卷積計(jì)算的數(shù)據(jù)流非常規(guī)整，且具有行、列方向上的2-D數(shù)據(jù)復(fù)用， 因此，卷積計(jì)算很適合于VLSI硬件實(shí)現(xiàn)。公式①可以分解為如下②，③兩式
權(quán)利要求
1.一種2-D卷積器，卷積模板系數(shù)以光柵掃描格式輸入，圖像數(shù)據(jù)以行主導(dǎo)或者列主導(dǎo)Zigzag掃描格式輸入；其特征在于該卷積器包括中心控制單元(1)，圖像緩存單元 O)，卷積計(jì)算單元(3)，中間結(jié)果暫存單元G)，輸入接口單元( 和輸出緩沖單元(6)；輸入接口單元( 接收外部輸入的卷積模板系數(shù)和圖像數(shù)據(jù)，在中心控制單元(1)的控制下將卷積模板系數(shù)輸出到卷積計(jì)算單元(3)，將圖像數(shù)據(jù)輸出到圖像緩存單元O)；圖像緩存單元( 從輸入接口單元( 中讀取圖像數(shù)據(jù)，串行移入并行輸出，將轉(zhuǎn)化后的并行圖像數(shù)據(jù)輸出到卷積計(jì)算單元(3)；卷積計(jì)算單元C3)在卷積計(jì)算開(kāi)始前，預(yù)先接收由輸入接口單元( 輸出的卷積模板系數(shù)并保存；然后接收?qǐng)D像緩存單元(2)輸出的并行圖像數(shù)據(jù)，并進(jìn)行卷積計(jì)算，計(jì)算的中間結(jié)果寫入到中間結(jié)果暫存單元中，并將最終的卷積計(jì)算結(jié)果寫入到輸出緩沖單元 (6)中；輸出緩沖單元(6)在中心控制單元(1)給出的輸出有效使能信號(hào)的控制下寄存卷積計(jì)算單元C3)輸入的最終卷積計(jì)算結(jié)果，并對(duì)外部接口輸出數(shù)據(jù)；中間結(jié)果暫存單元(4)用于保存卷積計(jì)算單元(3)計(jì)算的中間結(jié)果，中間結(jié)果暫存單元(4)的讀、寫控制信號(hào)以及讀、寫地址均由中心控制單元(1)產(chǎn)生，寫入的數(shù)據(jù)來(lái)自于卷積計(jì)算單元(3)，讀出的數(shù)據(jù)輸出到卷積計(jì)算單元(3)；中心控制單元(1)將外部輸入的卷積模板系數(shù)和圖像數(shù)據(jù)寫入輸入接口單元(5)，從輸入接口單元( 中讀出卷積模板系數(shù)和圖像數(shù)據(jù)分別寫入到卷積計(jì)算單元C3)和圖像緩存單元O)中，將圖像緩存單元( 輸出的并行圖像數(shù)據(jù)輸入到卷積計(jì)算單元(3)中進(jìn)行卷積計(jì)算，為中間結(jié)果暫存單元(4)產(chǎn)生存儲(chǔ)器讀寫地址以及控制信號(hào)，并結(jié)合卷積計(jì)算單元(3)的計(jì)算狀態(tài)為輸出緩沖單元(6)產(chǎn)生輸出有效使能信號(hào)，實(shí)時(shí)控制各個(gè)單元的狀態(tài)和數(shù)據(jù)調(diào)度。
2.根據(jù)權(quán)利要求1所述的2-D卷積器，其特征在于輸入接口單元( 包括第一輸入 FIFO (51)和第二輸入 FIFO (52)；第一輸入FIF0(51)和第二輸入FIF0(5》的輸入均來(lái)自于外部輸入接口，第一輸入 FIFO(51)首先接收外部預(yù)先輸入的卷積模板系數(shù)，并將這些數(shù)據(jù)輸出至卷積計(jì)算單元 (3)；此后，第一輸入FIF0(51)和第二輸入FIF0(5》交替接收外部輸入的圖像數(shù)據(jù)，并輸出至圖像緩存單元O)。
3.根據(jù)權(quán)利要求1所述的2-D卷積器，其特征在于圖像緩存單元( 包括第一S列寄存器組(21)，第二 S列寄存器組0 以及第一多路選擇器組，S為卷積模板的列數(shù)；第一 S列寄存器組和第二 S列寄存器組0 均包含S個(gè)寄存器，每一個(gè)寄存器用于保存一個(gè)圖像數(shù)據(jù)，第一多路選擇器組包含S個(gè)二輸入多路選擇器；第二 S列寄存器組0 從輸入接口單元(5)中讀取圖像數(shù)據(jù)，串行移入第二 S列寄存器組0 的S個(gè)移位寄存器中，各寄存器的輸出作為第一多路選擇器組各多路選擇器的一路輸入；第一多路選擇器組各多路選擇器的另一路輸入來(lái)自于輸入接口單元(5)的一路輸出以及第一 S列寄存器組前S-I個(gè)寄存器的輸出，各多路選擇器的輸出則作為第一 S列寄存器組各寄存器的輸入；第一 S列寄存器組各寄存器輸出的S個(gè)并行圖像數(shù)據(jù)輸出到卷積計(jì)算單元(3)進(jìn)行卷積計(jì)算。
4.根據(jù)權(quán)利要求1所述的2-D卷積器，其特征在于卷積計(jì)算單元( 包括第一PE計(jì)算單元陣列(31)和第一加法器樹(shù)組(32)；第一 PE計(jì)算單元陣列(31)包含R行一維PE單元陣列，每行一維PE單元陣列由S列首尾相接的PE單元組成，其中R，S分別為卷積模板的行數(shù)和列數(shù)；每個(gè)PE單元包含用于保存一個(gè)從輸入接口單元( 讀出的卷積模板系數(shù)的第一系數(shù)寄存器(311)；每個(gè)PE單元還包含第一乘法器(312)，用于保存在第一系數(shù)寄存器(311)的卷積模板系數(shù)與輸入PE單元的圖像數(shù)據(jù)進(jìn)行乘法計(jì)算；每列R個(gè)PE單元其中一個(gè)輸入端口接收相同的圖像數(shù)據(jù)，來(lái)自于圖像緩存單元(2)輸出的S個(gè)并行圖像數(shù)據(jù)的其中一個(gè)數(shù)據(jù)；每行第一列PE單元的另一個(gè)輸入端口則均接收輸入接口單元(5)的輸出，每行第二至S列PE單元的另一個(gè)輸入端口則連接同行前一列PE 單元的輸出；卷積器開(kāi)始工作后，第一 PE計(jì)算單元陣列(31)預(yù)先接收并保存來(lái)自輸入接口單元 (5)輸出的卷積模板系數(shù)，然后接收?qǐng)D像緩存單元( 輸出的S個(gè)并行圖像數(shù)據(jù)進(jìn)行卷積計(jì)算；第一加法器樹(shù)組(3 由R個(gè)加法器樹(shù)組成，每個(gè)加法器樹(shù)的輸入來(lái)自于同一行S列PE 單元的輸出以及中間結(jié)果暫存單元的其中一個(gè)輸出，計(jì)算結(jié)果寫入到中間結(jié)果暫存單元⑷和輸出緩沖單元(6)。
5.根據(jù)權(quán)利要求1所述的2-D卷積器，其特征在于中間結(jié)果暫存單元(4)包含R-I條深度均為W的雙端口 SRAM，各SRAM的輸入來(lái)自于卷積計(jì)算單元( ，各SRAM的輸出端口連接到卷積計(jì)算單元(3)，R和S分別為卷積模板的行數(shù)和列數(shù)，W的數(shù)值大于等于S但小于等于圖像數(shù)據(jù)的列數(shù)N。
6.根據(jù)權(quán)利要求1所述的2-D卷積器，其特征在于輸出緩沖單元(6)由第一寄存器 (61)組成，用于寄存卷積計(jì)算結(jié)果，輸入來(lái)自于卷積計(jì)算單元(3)，輸出至片外。
全文摘要
2-D卷積計(jì)算在圖像處理領(lǐng)域中有著廣泛的應(yīng)用，本發(fā)明公開(kāi)了一種2-D卷積器，通過(guò)將2-D卷積計(jì)算分解為多1-D卷積計(jì)算窗口并行計(jì)算以及采用圖像數(shù)據(jù)以行或列主導(dǎo)Zigzag掃描格式輸入的策略，減少了片上存儲(chǔ)器的容量，降低了片上資源開(kāi)銷；并且2-D卷積器能接受行或列主導(dǎo)Zigzag掃描格式這兩種不同圖像數(shù)據(jù)輸入格式的特點(diǎn)，使得本2-D卷積器適用于不同的應(yīng)用系統(tǒng)；通過(guò)調(diào)整中間結(jié)果暫存單元各雙端口SRAM的深度W，在片上存儲(chǔ)器容量和外部帶寬之間做出較好的折中，帶來(lái)系統(tǒng)設(shè)計(jì)的靈活性。與現(xiàn)有的2-D卷積器相比，本發(fā)明占用的硬件資源少，吞吐率可以滿足大多數(shù)圖像處理系統(tǒng)的實(shí)時(shí)性要求，可用于實(shí)現(xiàn)低成本嵌入式系統(tǒng)中2-D卷積計(jì)算。本發(fā)明屬于超大規(guī)模集成電路結(jié)構(gòu)設(shè)計(jì)領(lǐng)域。
文檔編號(hào)G06G7/19GK102208005SQ201110142679
公開(kāi)日2011年10月5日 申請(qǐng)日期2011年5月30日 優(yōu)先權(quán)日2011年5月30日
發(fā)明者廖定彬, 張靜, 桑紅石, 梁巢兵, 胡孔陽(yáng), 袁雅婧, 趙華龍, 陳鵬, 高偉 申請(qǐng)人:華中科技大學(xué)