用于制造抗dpa的邏輯電路的方法
【專利摘要】本發(fā)明涉及一種用于創(chuàng)建邏輯電路、尤其是所謂的專用集成電路或ASIC的方法。在此，對(duì)邏輯電路的描述是以硬件描述語言編寫的（2），并且然后被翻譯程序、即所謂的綜合工具轉(zhuǎn)換成至少大部分由所謂的標(biāo)準(zhǔn)單元(Sl,S2,S3,S4,S5)構(gòu)成的對(duì)相應(yīng)物理電路的描述、轉(zhuǎn)換成所謂的網(wǎng)表(3)。在轉(zhuǎn)換時(shí)所使用的標(biāo)準(zhǔn)單元(Sl,S2,S3,S4,S5)在網(wǎng)表中被所這些使用的標(biāo)準(zhǔn)單元(Sl,S2,S3,S4,S5)的相應(yīng)經(jīng)損耗功率平衡的版本(vSl,vS2,vS3,vS4,vS5)替換（4）。通過這種方式，有利地——尤其是在與安全相關(guān)的電路的情況下——妨礙或防止通過對(duì)該電路的能耗分析探出電路的作用方式。
【專利說明】用于制造抗DPA的邏輯電路的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及電子和邏輯電路領(lǐng)域、尤其是所謂的專用集成電路或所謂ASIC0具體而言，本發(fā)明涉及一種用于制造邏輯電路、尤其是專用集成電路的方法，該邏輯電路至少部分由標(biāo)準(zhǔn)元件或標(biāo)準(zhǔn)函數(shù)、所謂的標(biāo)準(zhǔn)單元構(gòu)成。在此，以硬件描述語言編寫的邏輯電路的描述被翻譯程序轉(zhuǎn)換成至少大部分由所謂的標(biāo)準(zhǔn)單元構(gòu)成的對(duì)相應(yīng)物理電路的描述、即轉(zhuǎn)換成所謂的網(wǎng)表。

【背景技術(shù)】
[0002]尤其是被實(shí)現(xiàn)為所謂的集成電路的邏輯或電子電路目前形成尤其是計(jì)算機(jī)技術(shù)中的任何電子設(shè)備的基礎(chǔ)。電子電路通常由安放在單個(gè)襯底(例如半導(dǎo)體襯底等等)上并彼此接線的電子器件構(gòu)成。集成電路因此由大量不同類型的器件以及單晶襯底上或單晶襯底中的經(jīng)連接的導(dǎo)線組構(gòu)成。通過該集成才可以在小空間上提供廣泛的功能和應(yīng)用。通過集成電路才能在技術(shù)上實(shí)現(xiàn)大量應(yīng)用(例如在移動(dòng)設(shè)備、SIM卡、RFID、移動(dòng)電話等等中)，因?yàn)檫@些應(yīng)用通常過于昂貴、過于復(fù)雜、過于功率密集或者過大(例如對(duì)于裝入到相應(yīng)設(shè)備中而言)。
[0003]如果邏輯或集成電路是針對(duì)專門的應(yīng)用創(chuàng)建的，則這些電路常常被稱為專用集成電路或 applicat1n-specific integrated circuit (專用集成電路)或簡稱 ASIC。ASIC 因此被用在許多不同電子設(shè)備中，例如從收音機(jī)鬧鐘、移動(dòng)無線電設(shè)備到大功率計(jì)算機(jī)。開發(fā)在實(shí)現(xiàn)以后不再可操縱的專用集成電路或ASIC的目的尤其在大批量制造的情況下是相對(duì)于電路的分立構(gòu)造而言節(jié)省成本。尤其是在數(shù)字ASIC的情況下，相應(yīng)集成電路可以針對(duì)相應(yīng)應(yīng)用被設(shè)計(jì)為使得由該ASIC于是以空間、消耗、成本和/或功率優(yōu)化的方式工作。與諸如現(xiàn)場可編程門陣列(FPGA)或可編程邏輯電路(PLD)的其它邏輯電路的區(qū)別尤其是在于，在ASIC的情況下，集成電路的功能性在制造時(shí)被明確地確定并且不能再被使用者改變。在此，現(xiàn)代ASIC常常不僅包括簡單邏輯函數(shù)或邏輯門，而且也包括系統(tǒng)塊、存儲(chǔ)器塊、處理器等等以便實(shí)現(xiàn)所期望的功能性或函數(shù)。
[0004]為了創(chuàng)建或?yàn)榱嗽O(shè)計(jì)ASIC或?qū)Ｓ眉呻娐?，通常使用所謂的硬件描述語言，比如所謂的超高速集成電路硬件描述語言(VHDL)或Verilog。在此，該硬件描述語言是一種可用來描述集成電路的運(yùn)算及其設(shè)計(jì)的形式語言。以硬件描述語言來編寫對(duì)相應(yīng)邏輯電路即例如時(shí)序和/或(空間)電路結(jié)構(gòu)的描述。
[0005]從用硬件描述語言創(chuàng)建的對(duì)邏輯電路或ASIC的描述中于是借助于翻譯程序——所謂的綜合工具——來生成對(duì)相應(yīng)物理電路或ASIC的描述——所謂的網(wǎng)表。該過程亦稱綜合。在綜合時(shí)，基于利用硬件描述語言編寫的描述來從預(yù)先計(jì)劃或按照目錄可用的元素——所謂的標(biāo)準(zhǔn)單元——中為邏輯電路或ASIC組裝分別預(yù)先給定的函數(shù)，所述元素可以以翻譯程序或綜合工具的庫的形式來提供。這些標(biāo)準(zhǔn)單元例如可以專門為制造過程來設(shè)計(jì)，其中相應(yīng)標(biāo)準(zhǔn)單元的布局在電路的設(shè)計(jì)開始以前就已經(jīng)確定。于是，綜合的結(jié)果是對(duì)相應(yīng)物理電路或ASIC的描述——所謂的網(wǎng)表，所述網(wǎng)表大部分由標(biāo)準(zhǔn)單元(例如邏輯門、存儲(chǔ)器塊等等)構(gòu)成。網(wǎng)表在電子設(shè)備或電路設(shè)計(jì)的范圍內(nèi)通常是對(duì)在電路中或在ASIC中所包含的標(biāo)準(zhǔn)單元之間的連接的描述。
[0006]這樣實(shí)現(xiàn)和實(shí)施的邏輯電路、尤其是ASIC具有對(duì)要處理的數(shù)據(jù)的嚴(yán)格依賴性。也就是說，在電路中實(shí)施的邏輯與要執(zhí)行的函數(shù)以及在此所使用和/或所產(chǎn)生的數(shù)據(jù)存在緊密關(guān)聯(lián)。這尤其是可能在與安全性相關(guān)的電路/ASIC的情況下或者在具有嵌入式安全關(guān)鍵系統(tǒng)的電路/ASIC的情況下對(duì)于攻擊者而言是攻擊點(diǎn)。在此，尤其是使用所謂的Side-Channel-Attacks (旁路攻擊)或者旁路攻擊。
[0007]在旁路攻擊的情況下，通常觀察由邏輯電路執(zhí)行的函數(shù)和/或算法，并且嘗試找出所觀察的數(shù)據(jù)與相關(guān)的、即經(jīng)操縱的數(shù)據(jù)(例如密鑰、經(jīng)加密數(shù)據(jù)等等)之間的關(guān)聯(lián)。這些信息例如從對(duì)算法的運(yùn)行時(shí)的分析、電路在執(zhí)行函數(shù)期間的能耗等等中獲得。在此，例如使用簡單和/或差分損耗功率分析的方法。
[0008]在簡單損耗功率分析中，電路或ASIC在例如安全關(guān)鍵(例如密碼)函數(shù)期間的能耗被直接記錄。由于能耗根據(jù)分別在電路中執(zhí)行的運(yùn)算而改變，因此可以推斷出ASIC的電路構(gòu)造、所執(zhí)行的函數(shù)以及安全關(guān)鍵數(shù)據(jù)。在差分損耗功率分析中，電路或ASIC的能耗不僅被記錄，而且被靜態(tài)地分析。在此，利用能耗中的測(cè)量偏差，以便能夠推斷出與安全相關(guān)的函數(shù)和/或數(shù)據(jù)。差分損耗功率分析尤其是應(yīng)用于針對(duì)簡單損耗功率分析出現(xiàn)過大干擾的電路中等等。因此可以借助于損耗功率分析根據(jù)對(duì)在電路/ASIC中執(zhí)行函數(shù)時(shí)的能耗的分析來探出尤其是秘密和/或敏感數(shù)據(jù)、比如密鑰等等。
[0009]為了防止按照電路或ASIC的能耗對(duì)函數(shù)和數(shù)據(jù)的這樣的探出，例如存在的可能性是，給處理循環(huán)一即處理敏感數(shù)據(jù)的函數(shù)和/或運(yùn)算序列一施加隨機(jī)延遲，由此不再能夠以簡單方式從能耗中推斷出函數(shù)或所處理的數(shù)據(jù)。但是該處理方式所具有的缺點(diǎn)是，其導(dǎo)致電路或ASIC的性能惡化。
[0010]可替代地，也可以針對(duì)邏輯電路或ASIC以所謂的硅技術(shù)開發(fā)專門的單元，以便保護(hù)電路或ASIC免受旁路攻擊。但是這樣的單元是非常專用的并且因此不對(duì)主流ASIC技術(shù)可用。


【發(fā)明內(nèi)容】

[0011]因此，本發(fā)明所基于的任務(wù)是，說明一種用于創(chuàng)建邏輯電路、尤其是專用集成電路或ASIC的方法，通過該方法可以以簡單方式和較少附加成本來制造被保護(hù)免于借助于功率損耗分析導(dǎo)出所執(zhí)行函數(shù)的邏輯電路。
[0012]該方法的解決通過開頭列舉類型的方法來進(jìn)行，其中在通過翻譯程序?qū)⒁杂布枋稣Z言編寫的對(duì)邏輯電路的描述轉(zhuǎn)換成所謂網(wǎng)表時(shí)所使用的網(wǎng)表中的標(biāo)準(zhǔn)單元被所述標(biāo)準(zhǔn)單元的相應(yīng)的經(jīng)損耗功率平衡的版本替換。
[0013]根據(jù)本發(fā)明的方法的主要方面在于，以簡單方式和以相對(duì)小的附加成本或沒有附加成本地創(chuàng)建一種實(shí)現(xiàn)損耗功率的基本平衡的電路。損耗功率因此基本上不依賴于要處理的數(shù)據(jù)。此外，通過根據(jù)本發(fā)明的方法創(chuàng)建一種電路，在該電路的情況下，借助于經(jīng)損耗功率平衡的標(biāo)準(zhǔn)單元同時(shí)計(jì)算所有基本運(yùn)算(例如與邏輯關(guān)聯(lián)、或邏輯關(guān)聯(lián)等等)。這通過使用不依賴于原來設(shè)置的或所要求的函數(shù)的經(jīng)損耗功率平衡的標(biāo)準(zhǔn)單元來進(jìn)行。在此，電路中的標(biāo)準(zhǔn)單元的不需要的輸出端在此被施加所謂的虛載荷(Dummy-Load)或備用載荷，因此在電路中不出現(xiàn)干擾。通過在邏輯電路或ASIC中使用經(jīng)損耗功率平衡的標(biāo)準(zhǔn)單元，可以針對(duì)該邏輯電路以及尤其是該ASIC單元中的與安全相關(guān)的函數(shù)非常簡單和有效地減少基于損耗功率分析方法的旁路攻擊的成功。此外，根據(jù)本發(fā)明的方法允許利用針對(duì)不同的標(biāo)準(zhǔn)CMOS技術(shù)的標(biāo)準(zhǔn)設(shè)計(jì)工具來簡單地實(shí)現(xiàn)邏輯電路或ASIC。
[0014]有利的是，對(duì)網(wǎng)表中使用的標(biāo)準(zhǔn)單元補(bǔ)充這些標(biāo)準(zhǔn)單元的經(jīng)損耗功率平衡的版本。在此，標(biāo)準(zhǔn)單元被擴(kuò)展為使得由這些標(biāo)準(zhǔn)單元的經(jīng)損耗功率平衡的版本總是在輸出端處提供原始函數(shù)和相應(yīng)地提供相關(guān)的經(jīng)反轉(zhuǎn)的函數(shù)。因此以簡單方式根據(jù)所謂的雙軌原理保證:在電路或ASIC中所使用的標(biāo)準(zhǔn)單元中總是同時(shí)計(jì)算所有基本運(yùn)算并且因此從損耗功率中根據(jù)能耗不再能夠?qū)С鱿鄳?yīng)標(biāo)準(zhǔn)單元的原來設(shè)置或要求的函數(shù)。在利用翻譯程序或綜合工具將借助于硬件描述創(chuàng)建的對(duì)邏輯電路的描述轉(zhuǎn)換成網(wǎng)表時(shí)，針對(duì)邏輯電路的每個(gè)網(wǎng)表或網(wǎng)絡(luò)創(chuàng)建并相應(yīng)地連接針對(duì)分別經(jīng)反轉(zhuǎn)的函數(shù)的網(wǎng)表或網(wǎng)絡(luò)。在此，不需要的輸出端例如被施加所謂的虛載荷或備用載荷。
[0015]作為標(biāo)準(zhǔn)單元，理想地使用所謂的邏輯門。在技術(shù)信息中或在創(chuàng)建或者描述邏輯電路時(shí)，邏輯門或簡稱門是對(duì)所謂布爾函數(shù)的實(shí)現(xiàn)。通過邏輯門將輸入信號(hào)處理成輸出信號(hào)。在此，輸入信號(hào)通過實(shí)現(xiàn)諸如與、或、非、與非或NAND、或非或N0R、異或等等的邏輯運(yùn)算被轉(zhuǎn)換成單個(gè)邏輯結(jié)果并通過輸出信號(hào)來映射。通過根據(jù)本發(fā)明的方法，在電路描述中所使用的邏輯門在通過翻譯程序合成時(shí)被用相應(yīng)的經(jīng)反轉(zhuǎn)的運(yùn)算或函數(shù)補(bǔ)充成經(jīng)損耗平衡的版本。這意味著，例如與門由取反的與門——所謂的NAND門——來擴(kuò)展。在或門的情況下，例如補(bǔ)充所謂的或非門并以此類推。
[0016]邏輯電路或ASIC除了邏輯門以外常常還包括存儲(chǔ)器塊、尤其是所謂的觸發(fā)器。因此，適宜地還設(shè)置存儲(chǔ)器塊、尤其是觸發(fā)器作為用于創(chuàng)建邏輯電路的標(biāo)準(zhǔn)單元。存儲(chǔ)器塊-諸如亦稱雙穩(wěn)態(tài)觸發(fā)電路或雙穩(wěn)態(tài)觸發(fā)元件的觸發(fā)器-是可采取兩個(gè)穩(wěn)定狀態(tài)的電子電路或元件。因此，可以在存儲(chǔ)器塊或觸發(fā)器中在一定的預(yù)先給定的時(shí)長上存儲(chǔ)一比特的數(shù)據(jù)量。存儲(chǔ)器塊是所謂的順序電路的基本構(gòu)件并且因此是用于構(gòu)造邏輯電路或電子電路或ASIC的不可缺少的器件。
[0017]在根據(jù)本發(fā)明的方法的一個(gè)特殊變型方案中、尤其是在作為標(biāo)準(zhǔn)單元的存儲(chǔ)器塊的情況下，針對(duì)存儲(chǔ)器塊的經(jīng)損耗功率平衡的版本用第二存儲(chǔ)器塊將第一存儲(chǔ)器塊補(bǔ)充為使得每當(dāng)?shù)谝淮鎯?chǔ)器塊被連接時(shí)，由第二存儲(chǔ)器塊保持相應(yīng)狀態(tài)，并反之亦然。這意味著，如果由一個(gè)——例如第一——存儲(chǔ)器塊保持其狀態(tài)，則由另一——例如第二——存儲(chǔ)器塊翻轉(zhuǎn)(toggeln)。通過該簡單方式，于是存儲(chǔ)器塊的經(jīng)損耗功率平衡的版本的總損耗功率基本上不依賴于相應(yīng)狀態(tài)切換。存儲(chǔ)器塊(例如觸發(fā)器)的狀態(tài)切換因此不再能夠從總損耗功率中導(dǎo)出。但是經(jīng)損耗功率平衡的存儲(chǔ)器塊的性能保持為基本上與原始存儲(chǔ)器塊的性能相同。
[0018]在根據(jù)本發(fā)明的方法中有利的還有，在一個(gè)或必要時(shí)多個(gè)庫中存放或提供標(biāo)準(zhǔn)單元的經(jīng)損耗功率平衡的版本以用于替換網(wǎng)表中的相應(yīng)標(biāo)準(zhǔn)單元。通過這種方式，例如可以迅速并低成本地匹配或擴(kuò)展翻譯程序或綜合工具。諸如邏輯門、存儲(chǔ)器塊等等的標(biāo)準(zhǔn)單元通常是針對(duì)邏輯電路或ASIC的制造過程設(shè)計(jì)的，并且例如以按照目錄的方式以庫的形式提供給翻譯程序以用于將以硬件描述語言編寫的對(duì)電路的描述轉(zhuǎn)換成網(wǎng)表。通過存放標(biāo)準(zhǔn)單元的經(jīng)損耗功率平衡的版本，可以將這些標(biāo)準(zhǔn)單元非常簡單并且沒有高成本地提供給翻譯程序。然后可以由翻譯程序沒有高成本地從以硬件描述語言編寫的對(duì)相應(yīng)電路的描述中創(chuàng)建邏輯電路或ASIC的經(jīng)損耗功率平衡的版本，而不必在以硬件描述語言創(chuàng)建或設(shè)計(jì)該電路時(shí)對(duì)此加以考慮。

【專利附圖】

【附圖說明】
[0019]下面示意地以示例性方式根據(jù)附圖來闡述本發(fā)明。在此，圖1示意性地示出了根據(jù)本發(fā)明的用于制造邏輯電路的方法的示例性流程。圖2a和2b示出了用相應(yīng)的經(jīng)損耗平衡的版本替換標(biāo)準(zhǔn)單元的示例。

【具體實(shí)施方式】
[0020]圖1示意性地示出了根據(jù)本發(fā)明的用于創(chuàng)建邏輯電路的示例性流程。根據(jù)本發(fā)明的方法始于開始步驟I。然后在第二方法步驟2中編寫對(duì)邏輯電路、尤其是專用集成電路或ASIC的描述。針對(duì)邏輯電路(ASIC)的這樣的設(shè)計(jì)或這樣的描述，通常使用所謂的硬件描述語言、比如VHDL或Verilog等等。在此，由對(duì)邏輯描述的該描述來描述應(yīng)由該電路或ASIC執(zhí)行的運(yùn)算、函數(shù)等等。該描述例如包括電路的時(shí)序、空間電路結(jié)構(gòu)等等。
[0021]在第三方法步驟3中，從以硬件描述語言編寫的對(duì)邏輯電路或ASIC的描述中生成對(duì)相應(yīng)物理電路的描述。借助于翻譯程序——所謂的綜合工具——來執(zhí)行對(duì)邏輯電路的描述到相應(yīng)物理電路的翻譯。該過程亦稱綜合，并且綜合的結(jié)果——即相應(yīng)物理電路描述-也稱為網(wǎng)表。
[0022]在方法步驟3或在綜合時(shí)，基于用硬件描述語言編寫的描述，從預(yù)先計(jì)劃或按照目錄可用的元件——所謂的標(biāo)準(zhǔn)單元——中組裝電路或ASIC的分別預(yù)先給定的函數(shù)。通過至少大部分由這樣的標(biāo)準(zhǔn)單元(例如邏輯門、存儲(chǔ)器塊等等)構(gòu)成的網(wǎng)表，通常描述在電路中或ASIC中所使用的標(biāo)準(zhǔn)單元之間的連接以及由此電路的結(jié)構(gòu)。標(biāo)準(zhǔn)單元可以例如以庫的形式為翻譯程序或?yàn)榫C合工具來提供，其中標(biāo)準(zhǔn)單元例如可以是專門為相應(yīng)制造過程設(shè)計(jì)的。因此，相應(yīng)標(biāo)準(zhǔn)單元例如在電路設(shè)計(jì)開始以前就已經(jīng)確定。
[0023]然后在第四方法步驟4中，在方法步驟3中生成的網(wǎng)表中所使用的標(biāo)準(zhǔn)單元于是被這些分別使用的標(biāo)準(zhǔn)單元的相應(yīng)的經(jīng)損耗功率平衡的版本替換。在此，第四方法步驟4例如可以在第三方法步驟3以后執(zhí)行。這意味著，例如首先從對(duì)邏輯電路的描述中生成網(wǎng)表，并且然后在該網(wǎng)表中用相應(yīng)經(jīng)損耗功率平衡的版本替換所使用的標(biāo)準(zhǔn)單元。在此，例如可以將標(biāo)準(zhǔn)單元補(bǔ)充為使得由標(biāo)準(zhǔn)單元的經(jīng)損耗功率補(bǔ)償?shù)陌姹驹谠摌?biāo)準(zhǔn)單元的輸出端處總是提供函數(shù)以及相關(guān)的經(jīng)反轉(zhuǎn)的函數(shù)?？商娲?，也可以以一個(gè)或多個(gè)專用庫的形式來提供標(biāo)準(zhǔn)單元的相應(yīng)的經(jīng)損耗功率平衡的版本。
[0024]可替代地，第四方法步驟4例如也可以集成到第三方法步驟3中。
[0025]也就是說，在創(chuàng)建網(wǎng)表時(shí)，替代于一定的標(biāo)準(zhǔn)單元總是采取該標(biāo)準(zhǔn)單元的相應(yīng)經(jīng)損耗功率平衡的版本。在該變型方案中，標(biāo)準(zhǔn)單元的經(jīng)損耗功率平衡的版本也可以作為專用庫被例如提供給翻譯程序，或者通過補(bǔ)充相應(yīng)標(biāo)準(zhǔn)單元——也就是說在輸出端處顯示函數(shù)和經(jīng)反轉(zhuǎn)的函數(shù)一被置入到網(wǎng)表中。
[0026]在圖2a和2b中示例性和示意性地示出了網(wǎng)表中常用的標(biāo)準(zhǔn)單元SI至S4、以及相應(yīng)的經(jīng)損耗功率平衡的版本vSl至S4或vS5，其中經(jīng)損耗功率平衡的版本vSl至S4或vS5總是與相應(yīng)標(biāo)準(zhǔn)單元是功能等效的。
[0027]在此，圖2a示出了示例性的標(biāo)準(zhǔn)單元S1、S2、S3和S4。這些標(biāo)準(zhǔn)單元SI至S4是所謂的邏輯門，所述邏輯門是所謂的布爾函數(shù)的實(shí)現(xiàn)并且由所述邏輯門來將輸入信號(hào)A、B處理成輸出信號(hào)Y。
[0028]示例性的第一標(biāo)準(zhǔn)單元SI被用于實(shí)現(xiàn)邏輯與函數(shù)——即輸入信號(hào)A、B通過所謂的與函數(shù)邏輯關(guān)聯(lián)成輸出信號(hào)Y。在根據(jù)本發(fā)明的方法的第四方法步驟4中，第一標(biāo)準(zhǔn)單元SI被標(biāo)準(zhǔn)單元SI的相應(yīng)的第一經(jīng)損耗平衡的版本vSl替換。標(biāo)準(zhǔn)單元SI的第一經(jīng)損耗平衡的版本vSl的特點(diǎn)在于，可以由該版本同時(shí)計(jì)算出所有基本運(yùn)算一而不依賴于原來要求的函數(shù)。第一經(jīng)損耗平衡的版本vSl由上部分和下部分構(gòu)成。
[0029]在上部分中，例如表示四個(gè)邏輯基本函數(shù)(與、或、與非、或非)的例如四個(gè)邏輯門被結(jié)合或連接為使得輸入信號(hào)A、B被邏輯關(guān)聯(lián)成與函數(shù)和輸出信號(hào)Y——也就是說，輸出信號(hào)Y僅當(dāng)兩個(gè)輸入信號(hào)同樣具有值I時(shí)才例如具有值I。在如上部分那樣同樣包括用于四個(gè)邏輯基本函數(shù)(與、或、與非、或非)的四個(gè)邏輯門的下部分中，四個(gè)邏輯門被連接為使得在取反的輸入信號(hào)A_N、B_N的情況下,在輸出端處提供相對(duì)于上部分的輸出信號(hào)Y經(jīng)反轉(zhuǎn)的函數(shù)或經(jīng)反轉(zhuǎn)的輸出信號(hào)￥_1第一經(jīng)損耗平衡的版本vSl的不需要的其余輸出端例如被施加所謂的虛載荷。因此由第一標(biāo)準(zhǔn)單元SI的第一經(jīng)損耗平衡的版本vSl總是在輸出端處、例如根據(jù)雙重原理在輸出端處提供函數(shù)或輸出信號(hào)Y以及經(jīng)反轉(zhuǎn)的函數(shù)或經(jīng)反轉(zhuǎn)的輸出信號(hào)Y_N并且在網(wǎng)表中于是相應(yīng)地進(jìn)行連接。
[0030]圖2a中示例性示出的第二標(biāo)準(zhǔn)單元S2被用于實(shí)現(xiàn)邏輯或函數(shù)，其中輸入信號(hào)A、B通過或運(yùn)算被邏輯關(guān)聯(lián)成輸出信號(hào)Y。在或函數(shù)的情況下，輸出信號(hào)Y于是在兩個(gè)輸入信號(hào)A、B之一具有值I的情況下具有值I。在第四方法步驟4中，或函數(shù)被補(bǔ)充或替換為使得在網(wǎng)表中使用第二標(biāo)準(zhǔn)單元S2的第二經(jīng)損耗功率平衡的版本vS2。第二標(biāo)準(zhǔn)單元S2的第二經(jīng)損耗功率平衡的版本vS2同樣由上部分和下部分構(gòu)成，這些部分分別由四個(gè)邏輯基本函數(shù)(與、或、與非、或非)構(gòu)成。但是上部分被構(gòu)造為使得輸入信號(hào)A、B通過或函數(shù)被邏輯關(guān)聯(lián)成輸出信號(hào)Y。在下部分中，取反的輸入信號(hào)A_N、B_N被邏輯關(guān)聯(lián)為使得在輸出端處提供經(jīng)反轉(zhuǎn)的函數(shù)或經(jīng)反轉(zhuǎn)的輸出信號(hào)Y_N。
[0031]此外，在圖2a中在第三標(biāo)準(zhǔn)單元S3中示例性地示出了與非或NAND函數(shù)，并且在第四標(biāo)準(zhǔn)單元S4中示出了或非或NOR函數(shù)。在或非函數(shù)的情況下，輸出信號(hào)Y僅當(dāng)兩個(gè)輸入信號(hào)A、B都具有值I時(shí)才得出值O。如果輸入信號(hào)A、B至少之一具有值0，則在輸出端處作為輸出信號(hào)Y輸出值I。在或非函數(shù)的情況下，輸出信號(hào)Y僅當(dāng)兩個(gè)輸入信號(hào)A、B都具有值O時(shí)才具有值I。如果至少一個(gè)輸入信號(hào)A、B的值是1，則輸出端處的輸出信號(hào)Y或函數(shù)具有值O。通過第四方法步驟4，這些標(biāo)準(zhǔn)單元S3、S4被相應(yīng)的第三或第四標(biāo)準(zhǔn)單元S3、S4的相應(yīng)的第三或第四經(jīng)損耗功率平衡的版本vS3、vS4替換。
[0032]第三或第四標(biāo)準(zhǔn)單元S3、S4的第三或第四經(jīng)損耗功率平衡的版本vS3、vS4也由上部分和下部分構(gòu)成，這些部分由四個(gè)邏輯基本函數(shù)(與、或、與非、或非)構(gòu)成。在此，在第三標(biāo)準(zhǔn)單元S3的第三經(jīng)損耗功率平衡的版本vS3的情況下，在上部分中，與非函數(shù)被結(jié)合并且在下部分中取反的輸入信號(hào)A_N、B_N被邏輯關(guān)聯(lián)為使得在輸出端處提供相對(duì)于與非函數(shù)經(jīng)取反的函數(shù)或經(jīng)取反的輸出信號(hào)￥_1在第四標(biāo)準(zhǔn)單元S4的第四經(jīng)損耗功率平衡的版本vS4的情況下，在上部分中表示或非函數(shù)。通過下部分，取反的輸入信號(hào)A_N、B_N被結(jié)合為使得在輸出端處輸出相對(duì)于或非函數(shù)經(jīng)反轉(zhuǎn)的函數(shù)或經(jīng)反轉(zhuǎn)的輸出信號(hào)Y_N。不需要的輸出端例如被施加所謂的虛載荷，以便例如防止干擾等等。
[0033]在圖2b中示例性和示意性地示出了第五標(biāo)準(zhǔn)單元S5。第五標(biāo)準(zhǔn)單元S5是例如被實(shí)施成觸發(fā)器的不例性的存儲(chǔ)器塊S5。這樣的存儲(chǔ)器塊S5或觸發(fā)器S5是如下的電子電路:可以由該電子電路采取兩個(gè)穩(wěn)定狀態(tài)并且因此可以由該電子電路存儲(chǔ)一比特的數(shù)據(jù)量。示例性和示意性示出的存儲(chǔ)器塊S5例如是所謂的D觸發(fā)器或延遲觸發(fā)器，由該觸發(fā)器可以將數(shù)據(jù)信號(hào)延遲一個(gè)時(shí)鐘脈沖。存儲(chǔ)器塊S5具有數(shù)據(jù)輸入端D和時(shí)鐘輸入端、以及輸出端Q和相關(guān)的經(jīng)反轉(zhuǎn)的輸出端QN。通過存儲(chǔ)器塊S5或D觸發(fā)器S5，在經(jīng)釋放的時(shí)鐘輸入端或有效的時(shí)鐘沿的情況下存儲(chǔ)施加在輸入端D處的邏輯狀態(tài)，并且隨后在輸出端Q處輸出其值。如果不存在有效時(shí)鐘沿或者時(shí)鐘輸入端被去激活，則輸入值D不被接受。
[0034]在第四方法步驟4中，存儲(chǔ)器塊S5的經(jīng)損耗功率平衡的版本vS5被引入或標(biāo)準(zhǔn)存儲(chǔ)器塊S5在網(wǎng)表中被該版本vS5替換。在存儲(chǔ)器塊S5或觸發(fā)器S5的經(jīng)損耗功率平衡的版本vS5的情況下，第一存儲(chǔ)器塊SPl或第一觸發(fā)器SPl被補(bǔ)充第二存儲(chǔ)器塊SP2或第二觸發(fā)器SP2。因此，例如在觸發(fā)器S5的情況下，第一 D觸發(fā)器SPl被用第二 D觸發(fā)器SP2擴(kuò)展。第一存儲(chǔ)器塊SPl或第一觸發(fā)器SPl的數(shù)據(jù)輸入端D和輸出端Q例如通過第一邏輯門彼此邏輯關(guān)聯(lián)，并且然后在與第二存儲(chǔ)器塊SP2或觸發(fā)器SP2的輸出端邏輯關(guān)聯(lián)以后形成第二存儲(chǔ)器塊SP2或觸發(fā)器SP2的數(shù)據(jù)輸入端。存儲(chǔ)器塊S5的經(jīng)損耗功率平衡的版本vS5總共具有數(shù)據(jù)輸入端D以及輸出端Q和相關(guān)的經(jīng)反轉(zhuǎn)的輸出端QN以用于網(wǎng)表中的邏輯關(guān)聯(lián)。但是存儲(chǔ)器塊S5的經(jīng)損耗功率平衡的版本vS5的損耗功率基本上不依賴于狀態(tài)切換，因?yàn)槔绲诙|發(fā)器SP2在由第一觸發(fā)器SPl保持狀態(tài)時(shí)翻轉(zhuǎn)并且反之亦然。因此，顯著地妨礙了所謂的旁路攻擊。
[0035]這樣的經(jīng)損耗功率平衡的版本也可以對(duì)另外的存儲(chǔ)器塊或觸發(fā)器、例如T觸發(fā)器或翻轉(zhuǎn)觸發(fā)器等等來創(chuàng)建。
[0036]通過根據(jù)本發(fā)明的方法，標(biāo)準(zhǔn)單元S1、S2、…、S5——例如邏輯門、存儲(chǔ)器塊等等——在網(wǎng)表中被標(biāo)準(zhǔn)單元S1、S2、……、S5的相應(yīng)經(jīng)損耗功率平衡的版本VS1、VS2、……、vS5替換。因此，決定性地減少了對(duì)邏輯電路或ASIC的所謂旁路攻擊的成功。
【權(quán)利要求】
1.用于創(chuàng)建邏輯電路、尤其是所謂的專用集成電路或ASIC的方法，其中以硬件描述語言編寫的對(duì)所述邏輯電路的描述被翻譯程序轉(zhuǎn)換成至少大部分由所謂的標(biāo)準(zhǔn)單元(Si，52,S3, S4, S5)構(gòu)成的對(duì)相應(yīng)物理電路的描述、轉(zhuǎn)換成所謂的網(wǎng)表(2，3)，其特征在于，在轉(zhuǎn)換時(shí)所使用的標(biāo)準(zhǔn)單元(SI，S2, S3, S4, S5)在網(wǎng)表中被所使用的標(biāo)準(zhǔn)單元(SI，S2,53,S4, S5)的相應(yīng)經(jīng)損耗功率平衡的版本(vSl，vS2, vS3, vS4, vS5)替換(4)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在網(wǎng)表中所使用的標(biāo)準(zhǔn)單元(SI，S2,S3,54,S5)針對(duì)這些標(biāo)準(zhǔn)單元(SI，S2, S3, S4, S5)的經(jīng)損耗功率平衡的版本(vSl, vS2,vS3, vS4, vS5)被補(bǔ)充為，使得由標(biāo)準(zhǔn)單元(SI，S2, S3, S4, S5)的經(jīng)損耗功率平衡的版本(vSl, vS2, vS3, vS4, vS5)提供原始函數(shù)以及相應(yīng)地提供相關(guān)的經(jīng)反轉(zhuǎn)的函數(shù)。
3.根據(jù)權(quán)利要求1至2之一所述的方法，其特征在于，作為標(biāo)準(zhǔn)單元(SI，S2,S3, S4)使用所謂的邏輯門。
4.根據(jù)權(quán)利要求1至2之一所述的方法，其特征在于，作為標(biāo)準(zhǔn)單元(S5)使用存儲(chǔ)器塊、尤其是所謂的觸發(fā)器。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，針對(duì)存儲(chǔ)器塊(S5)的經(jīng)損耗功率平衡的版本(vS5)將第一存儲(chǔ)器塊(SPl)用第二存儲(chǔ)器塊(SP2)補(bǔ)充為，使得每當(dāng)?shù)谝淮鎯?chǔ)器塊(SPl)被連接時(shí)，由第二存儲(chǔ)器塊(SP2)保持相應(yīng)的狀態(tài)。
6.根據(jù)權(quán)利要求1至5之一所述的方法，其特征在于，標(biāo)準(zhǔn)單元(SI，S2,S3, S4, S5)的經(jīng)損耗功率平衡的版本(vSl，vS2, vS3, vS4, vS5)被存放和提供在網(wǎng)表的專用庫中以用于替換。
【文檔編號(hào)】G06F17/50GK104246779SQ201380022118
【公開日】2014年12月24日 申請(qǐng)日期:2013年4月12日 優(yōu)先權(quán)日:2012年4月27日
【發(fā)明者】伊彭斯泰納 F., 格哈梅斯魯 M., 陶徹爾 H. 申請(qǐng)人:奧地利西門子公司