可配置多維驅動器及接收器的制造方法
【專利摘要】本發(fā)明的實施例一般涉及一種可配置多模式驅動器及接收器。通信系統(tǒng)的實施例包括通信通道以及耦合于通信通道的第一設備與第二設備。第一設備包括驅動器裝置，用以在通信通道上驅動數(shù)據信號，驅動器裝置包括用以接收及驅動電路裝置的電路，其中這些電路是針對驅動器電路裝置的終端電阻而可配置的，且多個電路中的每一個由一個或多個電路單元組成，這些電路單元是針對驅動器裝置的均衡控制而可配置的。第二設備包括接收器，用以從通信通道接收數(shù)據信號作為輸入。第一設備或第二設備中的任一個包括多個可配置電路元件，用以提供系統(tǒng)的信號反射控制。
【專利說明】可配置多維驅動器及接收器
【技術領域】
[0001]本發(fā)明的實施例一般涉及電子器件領域，尤其涉及可配置多維驅動器及接收器。
[0002]背景
[0003]芯片至芯片互連中的數(shù)據吞吐量在各種應用上——從服務器系統(tǒng)中的背板到接口至移動設備中的存儲器的SOC (芯片上系統(tǒng))一一直都在增加當中。此趨勢早已因半導體技術改良所致數(shù)字計算能力的增加而向前推進。
[0004]雖對于特定技術，芯片上速度可加以放大，對應的電接口速度卻因無關于半導體技術的問題而受限。
[0005]舉例而言，輸入輸出(I/O)驅動器在接口設計中是重要的組件，并且在改良整體性能方面(就速度與功率言)會出現(xiàn)很大瓶頸。這些待改善問題中，有由電路引起的限制，不論是包含終端電阻(因此產生很大電流負載)的電路，或不包含終端電阻(因此產生I/O接口的速度限制)的電路。
[0006]附圖簡述
[0007]本發(fā)明的實施例作為例示而非限制在附圖的圖示中例示出，在附圖中相同附圖標記指代類似元素。
[0008]圖1例示了 I/0鏈路的元件的實施例。
[0009]圖2例示了源串聯(lián)終端驅動器。
[0010]圖3為不具終端電阻器的電路所產生的波形。
[0011]圖4為具有終端電阻器的電路所產生的波形。
[0012]圖5例示了多維驅動器的實施例。
[0013]圖6例示了驅動器的反射消去塊的實施例。
[0014]圖7是包括反射消去塊的多維驅動器的實施例的圖示。
[0015]圖8例示了通道隨時間的步階(step)響應。
[0016]圖9例示了提供反射消去的多維驅動器裝置或系統(tǒng)的一部分的實施例。
[0017]圖10例示了提供反射消去的系統(tǒng)的一部分的實施例。
[0018]圖11例示了用于設備之間的接口的多維驅動器裝置的實施例。
[0019]圖12為例示利用多維驅動器裝置將數(shù)據從第一設備驅動到第二設備的過程的實施例的流程圖。
[0020]概述
[0021]本發(fā)明的實施例一般涉及一種可配置多維驅動器及接收器。
[0022]在本發(fā)明的第一方面，設備的實施例包括:預驅動器，用以提供多個數(shù)據信號；以及電路，用以從預驅動器接收并驅動數(shù)據信號，其中上述電路就驅動器電路裝置的終端電阻為可配置的，每一電路包括一個或多個電路單元，這些電路單元是針對驅動器裝置的均衡控制而可配置的，且每一電路單元包括多個電路子單元，這些電路子單元是針對驅動器裝置的信號反射控制而可配置的。上述裝置還包括有具有通信通道的接口，其中上述電路耦合于通信通道。[0023]在本發(fā)明的第二方面，通信系統(tǒng)的實施例包括通信通道以及耦合于通信通道的第一設備。第一設備包括驅動器裝置，用以在通信通道上驅動數(shù)據信號，驅動器裝置包括多個電路，用以接收并驅動數(shù)據信號，其中電路就驅動器電路裝置的終端電阻為可配置的，每一電路包括一個或多個電路單元，這些電路單元是針對驅動器裝置的均衡控制而可配置的。上述系統(tǒng)還包括耦合于通信通道的第二設備，該第二設備包括接收器，用以從通信通道接收數(shù)據信號。第一設備或第二設備中的任一者都包括可配置電路元件，用以提供系統(tǒng)的信號反射控制。
[0024]在本發(fā)明的第三方面，信號通信系統(tǒng)包括第一設備，第一設備包括具有多個電路的多維驅動器裝置。驅動器裝置包括:可配置終端電阻，其中終端電阻的配置通過啟用一個或多個電路來提供；可配置信號加強，其中信號加強的配置通過信號樣本來提供，這些信號樣本被提供至每一電路的一個或多個電路單元中的每一個；以及可配置反射消去，其中反射消去的配置通過經延遲時鐘來提供，這些經延遲時鐘用于對提供至每一電路單元的多個電路子單元中的每一個的信號樣本的時鐘控制。上述系統(tǒng)還包括經由通信通道耦合于第一設備的第二設備，該第二設備包括接收器裝置，用以從通信通道接收數(shù)據信號。
[0025]在本發(fā)明的第四方面，用于配置通信接口的方法包括確定第一設備與第二設備之間的接口的參數(shù)，第一設備包括可配置驅動器裝置，而第二設備包括接收裝置。上述方法還包括:通過啟用電路中的一個或多個來配置第一設備的驅動器裝置的終端電阻；通過提供特定信號樣本至每一電路的一個或多個電路單元來配置驅動器裝置的信號均衡；以及通過對往每一電路的每一電路單元的多個電路子單元的信號樣本的輸入提供特定定時延遲，來配置驅動器裝置的信號反射消去。
[0026]詳細描述
[0027]本發(fā)明的實施例一般涉及可配置多維可配置驅動器及接收器。
[0028]在一些實施例中，方法、裝置、或系統(tǒng)提供多維驅動器，其可配置成控制加強(emphasis)及反射。在一些實施例中，方法、裝置、或系統(tǒng)還可包括用于多維驅動器的接收器。如本文中所用的，術語“多維”指其中電路片段(slice)以多個單元的形式來配置的驅動器，其中電路片段的每個劃分可稱為“維”。
[0029]在一些實施例中，裝置、系統(tǒng)、或方法包括用于高速線路接口的驅動器前端設計，例如動態(tài)隨機存取存儲器(DRAM)接口。在一些實施例中，提出了用以在驅動器中集成反射消去、均衡及終端控制的多維技術。在一些實施例中，用于從多維驅動器接收數(shù)據的接收器提供反射消去。
[0030]在一些實施例中，驅動器裝置包括多個電路，每一電路包括一個或多個電路單元，且每一電路單元包括多個電路子單元。在一些實施例中，每一電路子單元包括第一電阻器及第二電阻器，其中第一電阻器的第一端及第二電阻器的第一端在一節(jié)點處耦合，其中該節(jié)點可耦合于通信節(jié)點。在一些實施例中，第一電阻器的第二端耦合于第一晶體管的第一端子，第一晶體管的第二端子耦合于電壓源。在一些實施例中，第二電阻器的第二端耦合于第二晶體管的第一端子，且第一晶體管的第二端子接地。在一些實施例中，提供輸入至第一晶體管的柵極以及第二晶體管的柵極，其中該輸入可為去往驅動器裝置的輸入信號的樣本，其中該樣本可被延遲一特定延遲因子。
[0031]在一些實施例中，驅動器裝置包括:可配置終端電阻，其中終端電阻的配置通過啟用多個電路的一個或多個來提供；可配置信號加強，其中加強的配置通過啟用每一電路的一個或多個電路單元來提供；以及可配置反射消去，其中反射消去的配置通過啟用每一電路單元的多個電路子單元中的一個或多個或者通過配置接收器裝置來提供。
[0032]圖1例示了 I/O鏈路的元件的實施例。在此例示中，提供了電連接兩個設備的單通道I/o鏈路的功能塊。如圖所示，并行數(shù)據105通過串行化器110來串行化，且被串行化的輸出由驅動器130接收以經由通道135進行傳輸。串行化器110與驅動器130可藉由時鐘信號125來時鐘控制，時鐘信號125由鎖相環(huán)(PLL)電路115產生，鎖相環(huán)電路115使用參考時鐘信號120產生時鐘信號125。經由通道135傳輸?shù)谋淮谢瘮?shù)據由信號均衡器140所接收，信號均衡器140將經均衡的數(shù)據信號提供給時鐘及數(shù)據恢復元件145。時鐘及數(shù)據恢復元件提供經恢多個據給解串行化器155、提供經恢復時鐘信號150給信號均衡器140及解串行化器155。解串行化器155解序列該數(shù)據并產生并行數(shù)據輸出160。
[0033]操作當中，I/O鏈路100的總功耗很大部分是被驅動器130消耗。在一些實施例中，驅動器130為可配置多模式驅動器，該可配置多模式驅動器可被配置成減少功耗。在一些實施例中，驅動器130為多維驅動器，提供終端控制、均衡/解加強(de-emphasis)控制、及反射控制。
[0034]圖2例示了源串聯(lián)終端驅動器。在此例示中，源串聯(lián)終端驅動器200(也稱電壓模式驅動器)提供終端控制。驅動器包括多個電路“片段”，每一片段為一電路，示為片段I (210)、片段2 (240)，一直到片段N(245)。如圖2所示，預驅動器205提供信號到這些片段。在此例示中，每一電路片段包括第一晶體管(Ml)212，其第一端子耦合于電源電壓VDD，而第二端子稱合于第一電阻器(Rl) 214的第一端。Rl 214的第二端稱合于第二電阻器(R2)216的第一端并且耦合至通信通道(CHAN) 260。R2 216的第二端耦合于第二晶體管(M2) 218的第一端子，其中M2 218的第二端子接地。來自預驅動器205的輸入數(shù)據信號在Ml和M2的柵極被接收。
[0035]如圖所示，驅動器200的元件的數(shù)值與電路片段數(shù)目有關。因而，若有N個片段，且用于驅動器的晶體管柵極寬度等于W，而電阻器的電阻等于R，則Ml 212具有柵極寬度W/N，而電阻器Rl 214具有電阻R*N歐姆。取決于驅動器終端需求，驅動器可配置成使得特定數(shù)量片段是接通的(engaged),而其它片段處于三態(tài)(tr1-stated)。
[0036]如圖2所示，接收器(RX) 270耦合于CHAN260，其中連接包括接地的電阻器終端(Rt) 272。在此例示結構中，驅動器200在高狀態(tài)下消耗靜態(tài)電流，故會有關聯(lián)于電阻器終端272的很大的功率代償。
[0037]在驅動器的操作中，終端電阻器(諸如圖2的電阻器終端272)存在與否對驅動器電路的操作有很大影響。為說明此電路操作，圖3為不具終端電阻器的電路所產生的波形，圖4為具有終端電阻器的電路所產生的波形。圖3和4說明了使用經時間偏移的重迭數(shù)據圖案產生的眼孔圖(眼孔圖案)。比較具有終端與不具終端的波形，由圖3可看出眼孔圖案300中的眼部，在不具終端的電路中，在約1.6Gbps (每秒千兆位)處開始閉合，圖4的眼孔圖案400，在具有終端電阻器場合中，在約4.5Gbps處保持張開。故終端在維持信號完整度方面扮演著重要角色一以眼部張開來例示出。此歸因于從接收器返回至驅動器的的反射效應，且此效應損壞現(xiàn)存的信號，并在眼部產生下落或峰值。此外，還有額外電源彈跳(supply bounce)效應(其中電流的快速變化，例如由電路中元件的切換所引起，使得電源電壓振蕩至高于和/或低于正常電平)，但圖3和4中電源彈跳效應被很好控制。
[0038]信號反射所導致的數(shù)據損壞會嚴重限制系統(tǒng)可達的最大速度。但是無終端電路的益處在于相較于有終端電路，功耗更低，且功耗被限制到電路的動態(tài)功耗。
[0039]在一些實施例中，驅動器裝置運作而使輸出圖的眼部的寬度及高度增加。在一些實施例中，驅動器裝置可運作以處理具有最小或無終端電阻的通道，而通道也可操作用于在高速下傳輸數(shù)據。在一些實施例中，驅動器操作用于增加接收器輸入處的眼部張開，藉此允許更好的接口性能。
[0040]在一些實施例中，可配置多維驅動器包括:
[0041](I)終端控制；
[0042](2)均衡/解加強控制；以及
[0043](3)反射控制。
[0044]圖5例示了多維驅動器的實施例。在一些實施例中，終端控制利用驅動器電路至多個片段的劃分。在圖5中，驅動器500包括N個電路片段，這些片段被例示為片段I (510)、片段2 (540)并一直到片段N (545)。在一些實施例中，每一片段被進一步分成特定數(shù)目個(在此示例中為M個)電路單元，用以提供均衡/解加強塊。在一些實施例中，每一片段的每一單兀包括電路結構。在此例不中，第一單兀包括第一晶體管(MlI) 512,其第一端子f禹合于電源電壓VDD,而第二端子稱合于第一電阻器(Rll) 514的第一端。Rll 514的第二端稱合于第二電阻器(R12)516的第一端并且耦合至通信通道(CHAN) 560。R12 516的第二端耦合于第二晶體管(M12)518的第一端子，其中M12 518的第二端子接地。來自預驅動器505的輸入數(shù)據信號在Mll與M12的柵極處被接收。此外，片段510的每一額外單元包含以相同方式構建的元件，例如第M-1個單元，該第M-1個單元包括有第一晶體管(M21)522、第一電阻器(R21)524、第二電阻器(R22) 526、和第二晶體管(M22) 528，并且一直到第M個單元，該第M個單元包括第一晶體管(M31)532、第一電阻器(R31)534、第二電阻器(R32)536、和第二晶體管(M32)538。元件的值反映了包含M個單元的N個片段的存在，且晶體管柵極寬度為W/ (M*N),而電阻為R*N*M歐姆。
[0045]如圖所示，電路片段的兩個維度與通道(CHAN)560的傳送器側相耦合，其中接收器(RX) 570耦合于CHAN560的接收器側，通道經由第一電容器(Cl) 554在傳送器側接地、且經由第二電容器(C2) 574在接收器側接地。
[0046]如圖所示，預驅動器505提供M個樣本d (O)、d(-l)，一直到D (-M)。在一示例中，若需一個抽頭均衡，則樣本d(0)、d(-l)在M個單元中分割以達到所需均衡。在一特定示例中，若需要兩個抽頭下的6dB均衡，則樣本在M個單元中均等地分割。在一些實施例中，可用二進制加權而非線性加權來分割M個單元，如圖5所提供者。
[0047]圖6例示了驅動器的反射消去塊的實施例。在一些實施例中，為了提供反射消去，片段中N個單元的每一個可進一步分成L個單元，如在圖6反射消去塊680中所例示的。如本文中所用的，L個單元可稱為“子單元”。在此例示中，L個子單元中的第一子單元包含有第一晶體管(Ml 11) 612,其第一端子稱合于電源電壓VDD,而第二端子稱合于第一電阻器(Rlll)614的第一端。Rlll 614的第二端耦合于第二電阻器(R112)616的第一端并且耦合至通信通道。R112 616的第二端耦合于第二晶體管(M112)618的第一端子，其中M112618的第二端子接地。來自預驅動器605的多個元件中的一個的輸入數(shù)據信號樣本在Mlll與M112的柵極處被接收。此外，反射消去塊680的每一個額外子單元包含以相同方式構建的組件，例如第L-1個子單元，該第L-1個子單元包含第一晶體管(M121)622、第一電阻器(R121) 624、第二電阻器(R122) 626、和第二晶體管(M122) 628，并且一直到第L個子單元，該第L個子單兀包含第一晶體管(M131)632、第一電阻器(R131) 634、第二電阻器(R132)636、和第二晶體管(M132)638。元件的值反映了包含M個組件的N個片段的存在，每一個元件包含L個子單元,且晶體管柵極寬度為W/(M*N*L),而電阻為R*N*M*L歐姆。
[0048]在一些實施例中，反射消去塊的L個子單元的每一個的輸入取決于引起反射的最糟情況樣本。要被考慮的額外參數(shù)是飛行時間(“tf”)，其為信號在驅動器與接收器之間傳輸所需的時間。目前及過去樣本對具有時間偏移的反射衰減有影響，該時間偏移取決于飛行時間，其中飛行時間取決于特定通信通道的特性，包括器件封裝、板、接合線、及通信通道的其它相關元件。
[0049]在一些實施例中，時間調整塊，例如延遲鎖定環(huán)路(DLL) /相位內插單元602，可用于提供消去反射分量所需要的精準定時控制。如圖所示，來自DLL/相位內插器單元602的相位Clkpdk2,以及一直到Clk1可用來控制來自預驅動器605的兀件的信號的定時。在一些實施例中，每一相位(clkp CHvClk1)之間的相位差可以是越過通道的飛行時間tf的倍數(shù)級的。
[0050]圖7為包括反射消去塊的多維驅動器的實施例的例示。在此例示中，驅動器700包括N個片段(510、540及545)，每一片段進一步通過均衡/解加強塊510而分成M個單元，如圖5中所例示。這些單元從預驅動器505接收數(shù)據。此外，片段的每一單元進一步通過反射消去塊680劃分，如圖6中所示，其中子單元接收由預驅動器605提供的經延遲的數(shù)據信號的樣本，其中對經延遲樣本的時鐘控制由DLL/相位內插單元602提供。在一些實施例中，驅動器700可配置成提供對終端、均衡及反射的控制。
[0051]關于提供反射消去的方法、設備、或系統(tǒng)，圖8例示了通道隨時間的步階響應。在此例示中，圖表800提供了當驅動器具有從‘0’到‘I’的過渡時，接收器處的步階響應(因而，例如從代表邏輯值‘0’的零伏特過渡到代表數(shù)值‘I’的電壓。(要注意的是，觀察系統(tǒng)脈沖響應會產生類似于圖8所例示的結果)。雖然線被充電至VDD伏特，但是線上的反射產生不當?shù)姆菃握{擾動，此擾動對整體信號完整性有害。在一位時段(period)內可能有數(shù)個反射分量，因此可能需以分數(shù)位時間段分辨率來消去細微擾動。在此示例中，擾動發(fā)生在時間段tl、t2、t3及t4，且值分別為h0、hO+hl、h2及h3。
[0052]在一些實施例中，圖8中例示的擾動可藉由反射消去塊來補償，諸如圖6中的反射消去塊680，其中DLL/相位內插單元602提供對應于時間段、(t2_tf) (t3-tf)、(t4-tf)等的相位，驅動器提供目前及先前位的加權值以補償擾動。
[0053]在一些實施例中，為了做出必要的校正(如圖9中所示)，方法、設備或系統(tǒng)提供檢測接收器處的反射分量的數(shù)量與定時，這將于后描述。在一些實施例中，對反射分量的校正提供了有關反射元件及校正的數(shù)據的逆向通信。在一些實施例中，返回通道(backchannel)用來傳達有關系數(shù)的最佳設定的信息。在一些實施例中，此信息可被存儲，諸如將此類信息存儲在DRAM存儲器中。在一些實施例中，DLL可提供I (同相)、Q (正交相位)、Ibar、Qbar相位以用于四象限相位調整。在一些實施例中，相位內插器可基于來自校準邏輯塊的相位編碼(phase code)數(shù)據為每一預驅動器系數(shù)調整相位。[0054]在一些實施例中，正步階與負步階被用來評估有關反射行為的數(shù)據特性。在一些實施例中，在校準相位期間，正脈沖以非常低的頻率被發(fā)送，返回通道被用來傳送數(shù)據以為位時段的不同部分選擇正確的參考電壓。在一些實施例中，對經調整的每一時鐘相位而言，參考電壓被更新以檢測接收器處的正確電壓。以此方式，整個眼部可被掃描(以二維掃描方式)，且所確定的相位編碼及參考電壓數(shù)據被存儲在校準邏輯中。
[0055]雖反射控制是根據I/O結構來例示的，但實施例并不限于此I/O結構。在一些實施例中，使用驅動器/接收器的反射消去(其定時可能不是位或時鐘周期(clock period)的整數(shù)倍)被進一步用于其它信號通信。在一些實施例中，反射消去也可用來消去來自毗鄰通道的串擾(crosstalk)或電源上的切換噪聲——當電源噪聲可由特定位序列確定時。在一些實施例中，上述消去也可應用在DRAM 1/0，其中定時及均衡信息可被存儲在專門用來控制DRAM PHY的性能的寄存器中。
[0056]圖9例示了提供反射消去的多維驅動器裝置或系統(tǒng)的一部分的實施例。在此例示中，驅動器900包括反射消去塊680，諸如圖6中所例示的。如圖所示，每一反射消去塊680從預驅動器605接收帶有經延遲樣本的數(shù)據。
[0057]在一些實施例中，驅動器900耦合于通道(CHAN)960的第一端，其中接收器(RX)962連接于CHAN的第二端。在一些實施例中，RX的輸出耦合于參考電壓選擇塊964，該參考電壓選擇塊964接收多個電壓(Vrefl到VrefN)并提供所選電壓作為RX962的第二輸入。RX962與Vref選擇塊進一步耦合于返回通道(BCHAN)970。從返回通道接收的數(shù)據被校準邏輯塊974接收，該校準邏輯塊974提供來自校準相位的相位編碼。在一些實施例中，裝置包括DLL978及相位內插器976 (例如圖6所示的DLL/相位內插器單元602的元件)。在一些實施例中，DLL978提供正交時鐘元素(element) clk1、clkq、clki_bar以及clkq_bar到相位內插器976,該相位內插器976還接收來自校準邏輯的相位編碼并該相位內插器976產生經延遲的樣本時鐘信號Clkl、Clk2，及一直到ClkL，而且產生向前時鐘信號(forwarded clock signal)，其中向前時鐘信號經由向前時鐘通道(FCCHAN) 972來傳輸，用于RX962的時鐘控制。
[0058]圖10例示了提供反射消去的系統(tǒng)的一部分的實施例。在此示例中，驅動器1000在每一電路片段中包括有M個均衡/解加強塊，這些片段為片段I 1010、片段2 1040，以及一直到片段N 1045，諸如圖10中所示的。如圖所示，預驅動器1005提供M個樣本d(0)、d(-l)，以及一直到d(-M)。驅動器裝置1000耦合在通信通道(CHAN) 1060的傳送側，其中接收裝置1065的接收器(RX) 1070的第一輸入可耦合于CHAN1060的接收側。
[0059]在一些實施例中，反射消去塊可被替代地放置在接收器裝置1065中，諸如圖10中所示的。在一些實施例中，RX 1070的輸出耦合于串聯(lián)的第一多個觸發(fā)器或閂鎖，示為第一觸發(fā)器(FF1) 1073、第二觸發(fā)器(FF2) 1074，以及一直到第M觸發(fā)器(FFm) 1075。在一些實施例中，每一觸發(fā)器1073-1075接收時鐘信號elk。
[0060]在一些實施例中，接收裝置1065還包括反射消去塊1080，反射消去塊包括耦合于RX1070的輸出的串聯(lián)的第二多個觸發(fā)器或閂鎖，示為第一反射觸發(fā)器(FFKefl) 1083、第二反射觸發(fā)器(FFKef2) 1084，以及一直到第L反射觸發(fā)器(FFKefL) 1085。在一些實施例中，每一反射觸發(fā)器1083-1085接收一個別經延遲的時鐘信號，例示為FFKefl1083接收clkl，F(xiàn)FKef21084接收clk2，以及一直到FFKea1085接收clkL。在一些實施例中，第一多個觸發(fā)器的每一個的采樣輸出以及第二多個觸發(fā)器的每一個的采樣輸出通過求和塊或其它組件1090求和，結果的總和作為RX1070的第二輸入。
[0061]在一些實施例中，反射消去塊1080還包括眼部監(jiān)視器1081，該眼部監(jiān)視器接收接收器1070的輸出，以監(jiān)視眼部輸出。眼部監(jiān)視器1081耦合于校準邏輯塊1082，該校準邏輯塊1082提供相位編碼。在一些實施例中，裝置包括DLL1086及相位內插器1087(像是圖6所繪DLL/相位內插器單元602的組件)。在一些實施例中，DLL1086提供正交時鐘元素clk1、clkq、clki_bar以及clkq_bar至相位內插器1087,該相位內插器1087還接收來自校準邏輯塊1082的相位編碼并且該相位內插器1087產生延遲的樣本時鐘信號clkl、clk2,以及一直到clkL。
[0062]在一些實施例中，眼部監(jiān)視器電路1081為了加權參數(shù)(圖中未示出)還有相位編碼的最佳化而監(jiān)視眼部寬度及高度。在一些實施例中，求和塊1090以加權方式將來自第一與第二多個觸發(fā)器的每一樣本進行求和，例如根據加權因子αρ %等，其中對于被加總的所有分量也是如此。在一些實施例中，圖10中所例示的反射消去技術提供了操作上的延伸，其中反射消去塊提供消除反射分量的額外功能，使得RX1070可看到最佳化眼部張開。與TX的反射消去塊相比，如圖6和9中所例示的，RX反射消去塊1080具有得自RX輸入緩沖器的樣本，且這些樣本在分數(shù)時間段的意義上被延遲。舉例而言，Clkl可在位過渡點之后被設為2Xtf (兩倍飛行時間)時間延遲(其中為了簡化目的，忽略RX緩沖器延遲)。在此示例中，當FFrefl的輸出旨在提供適當加權分量以在接收器輸入處消去此分量時，第一樣本被反射并回到接收器。此技術擴展至反射消去塊中每一其它樣本。
[0063]圖11例示了用于設備之間的接口的多維驅動器裝置的實施例。在一些實施例中，第一設備(諸如系統(tǒng)1110)經由通道1150(其可表示一個或多個介于第一設備與第二設備之間的通道)耦合于第二設備(諸如存儲器1160)。在一些實施例中，上述系統(tǒng)為芯片上系統(tǒng)(SOC)而存儲器為動態(tài)隨機存取存儲器(DRAM)。在一些實施例中，系統(tǒng)1110及存儲器1160中的一者或二者包括可配置多維驅動器裝置。在此例示中，系統(tǒng)1110包括可配置多維驅動器裝置1115(諸如圖8中所例示的裝置)，包括多個電路，其中每一電路包括一個或多個電路單元，且每一電路單元包括有多個電路子單元。在一些實施例中，驅動器裝置1115經由通道1150耦合于接收器裝置1170，而存儲器1160包括可配置多維驅動器裝置1165，該可配置多維驅動器裝置1165經由通道1150耦合于接收器裝置1120。
[0064]在一些實施例中，驅動器及接收器裝置的參數(shù)(例如終端電阻)可以是對稱或非對稱的。舉例而言，在從存儲器1160往系統(tǒng)1110的讀取操作中，數(shù)據被驅動器裝置1165驅動至接收器裝置1120，可能會有有效終端在存儲器1160及系統(tǒng)1110這兩側，而在從系統(tǒng)1110往存儲器1160的寫入操作中，數(shù)據被驅動器裝置1115驅動到接收器裝置1170，可能會有終端電阻在系統(tǒng)1110這一側，但在存儲器1160這一側對于接收器沒有終端。
[0065]在一些實施例中，若存儲器1160為輔助設備，則系統(tǒng)1110與存儲器1160之間的鏈路的參數(shù)信息(諸如有關終端、均衡及反射能力的數(shù)據)可被存儲在存儲器1160的芯片上寄存器1175中。舉例而言，系統(tǒng)可包括控制器1125，而存儲器不包括控制器。在一些實施例中，參數(shù)信息被存儲在芯片上寄存器1175中以供存儲器1160訪問。
[0066]圖12是例示利用多維驅動器裝置將數(shù)據從第一設備驅動到第二設備的過程的實施例的流程圖。在一些實施例中，在第一設備與第二設備之間的通信接口(1200)中，第一設備包括可配置多維驅動器裝置，而第二設備包括接收器裝置。在一些實施例中，接收器裝置也可以是可配置的，包括可配置終端電阻。在一些實施例中，可建構校準相位以確定電路參數(shù)，其可包括以低頻傳送信號(1202)。在一些實施例中，在校準與操作中，基于時鐘信號與來自接收器裝置的反饋產生用于信號樣本輸入的經延遲信號時鐘以及用于接收裝置的時鐘(1204)，如以上圖9所述的。在一些實施例中，確定第一設備的驅動器裝置及第二設備的接收裝置的必要參數(shù)(1206)。在一些實施例中，也確定第二設備的驅動器裝置與第一設備的接收裝置的反向連接的參數(shù)。在一些實施例中，接口的參數(shù)可存儲在設備(諸如不包括控制器的存儲器設備)的一個或多個寄存器中。
[0067]在一些實施例中，可藉由啟用多達N個電路片段來配置驅動器裝置的終端電阻(1208)。在一些實施例中，也可配置接收器裝置的終端電阻。
[0068]在一些實施例中，藉由將特定信號樣本提供給每一電路片段的M個(M為一個或更多個)電路單元來配置驅動器裝置的信號均衡(1210)。在一些實施例中，針對通信接口配置信號反射消去(1212)。在一些實施例中，信號反射消去的配置包括藉由延遲去往每一電路單元的L個電路子單元的信號樣本來配置驅動器裝置，如圖9所例示的。在一些實施例中，信號反射消去的配置包括藉由調整觸發(fā)器設備的時鐘控制來配置接收器裝置，該觸發(fā)器設備耦合于接收器，如圖10所例示的。
[0069]在一些實施例中，系統(tǒng)是利用驅動器裝置而操作的，該驅動器裝置被配置成將信號從第一設備驅動到第二設備(1214)。
[0070]在以上描述中，出于說明目的闡述了眾多具體細節(jié)以便提供對本發(fā)明的全面理解。然而，對本領域技術人員將顯而易見的是，沒有這些具體細節(jié)中的一些也可實踐本發(fā)明。在其他情況下，公知結構和設備以框圖的形式示出。在所示部件之間可以存在中間結構。本文中所描述或示出的部件可以具有未示出或未描述的附加輸入或輸出。所示元件或組件還能以不同的排列或次序來安排，包括對任何字段重新排序或修改字段大小。
[0071]本發(fā)明可包括各種過程。本發(fā)明的過程可由硬件組件來執(zhí)行或可以用計算機可執(zhí)行指令來包含，這可被用于使得用這些指令編程的通用或專用處理器或邏輯電路執(zhí)行這些過程?；蛘?，這些過程可由硬件和軟件的組合來執(zhí)行。
[0072]本發(fā)明的各部分可以作為計算機程序產品來提供，計算機程序產品可包括其上存儲有計算機程序指令的計算機可讀存儲介質，計算機程序指令可被用來對計算機(或其他電子設備)進行編程來執(zhí)行根據本發(fā)明的過程。機器可讀介質可包括，但不限于，軟盤、光盤、CD-ROM (壓縮盤只讀存儲器)、以及磁光盤、ROM (只讀存儲器)、RAM(隨機存取存儲器)、EPROM(可擦除可編程只讀存儲器)、EEPR0M(電可擦除可編程只讀存儲器)、磁卡或光卡、閃存、或適于存儲電子指令的其它類型的介質/機器可讀介質。此外，本發(fā)明還可作為計算機程序產品來下載，其中該程序可以從遠程計算機傳送到作出請求的計算機。
[0073]許多方法是以其最基本的形式來描述的，但可以向這些方法中的任一個添加或從中刪除過程，并且可以向所描述的消息中的任一個添加或從中減去信息，而不背離本發(fā)明的基本范圍。對本領域技術人員而言顯而易見的是，還可以作出許多修改和改編。各具體實施例不是為了限制本發(fā)明而是為了說明本發(fā)明來提供的。
[0074]如果說要素“A”耦合至或耦合于要素“B”，則要素A可直接耦合于要素B或例如通過要素C間接耦合。當說明書和權利要求書聲稱某一組件、特征、結構、過程或特性A“致使”某一組件、特征、結構、過程或特性B，這表示“A”是“B”的至少部分成因但也可以有至少一個其它組件、特征、結構、過程或特性幫助致使“B”。如果說明書指出“可”、“可以”或“可能”包含某一組件、特征、結構、過程或特性，則不是必須包括該具體組件、特征、結構、過程或特性。如果說明書或權利要求書提到“一”或“一個”要素，這不表示所描述要素只有一個。如果說明書述及“一個(a，英文中的不定冠詞)”或“一個(an，英文中的不定冠詞)元件，則這不意味著僅有單個所描述的元件?！?br> [0075]實施例是本發(fā)明的實現(xiàn)或示例。說明書中對“實施例”、“一個實施例”、“某些實施例”或“其它實施例”的引用表示結合實施例所描述的特定特征、結構或特性包括在至少某些實施例中，但不一定包括在所有實施例中?！皩嵤├薄ⅰ耙粋€實施例”或“某些實施例”的多次出現(xiàn)不一定都指示同樣的實施例。應當理解，在對本發(fā)明的示例性實施例的以上描述中，出于流水線化本發(fā)明以及幫助理解各發(fā)明性方面中的一個或多個的目的，本發(fā)明的各個特征有時被一起分組在單個實施例、附圖、或對實施例或附圖的描述中。
【權利要求】
1.一種驅動器電路裝置，包括: 預驅動器，用以提供數(shù)據信號； 多個電路，用以從所述預驅動器接收與驅動所述數(shù)據信號， 其中: 所述多個電路是針對所述驅動器電路裝置的終端電阻而可配置的； 所述多個電路中的每一個 由一個或多個電路單元組成，所述一個或多個電路單元是針對所述驅動器裝置的均衡控制而可配置的，以及 所述一個或多個電路單元中的每一個由多個電路子單元組成，所述電路子單元是針對所述驅動器裝置的信號反射控制而可配置的；以及 具有通信通道的接口，所述多個電路耦合于所述通信通道。
2.如權利要求1所述的驅動器電路裝置，其特征在于，所述多個電路自單元中的每一個包括第一電阻器及第二電阻器，其中: 所述第一電阻器的第一端耦合于所述通信通道，并且所述第一電阻器的第二端耦合于第一晶體管的第一端子； 所述第二電阻器的第一端耦合于所述通信通道，并且所述第二電阻器的第二端耦合于第二晶體管的第一端子；以及 所述第一晶體管的第二端子耦合于電源電壓，并且所述第二晶體管的第二端子接地。
3.如權利要求1所述的驅動器電路裝置，其特征在于，輸入信號的一系列信號樣本中的信號樣本被提供給每一電路單元，且其中信號樣本的一系列被延遲版本中的一個被提供給每一電路單元。
4.如權利要求3所述的驅動器電路裝置，其特征在于，所述多個電路通過在所述一個或多個電路單元中提供多個信號樣本以產生對所述驅動器電路裝置加權的所需信號而可配置用于均衡控制。
5.如權利要求3所述的驅動器電路裝置，其特征在于，每一電路的所述多個電路子單元通過對所述信號樣本提供多個延遲以提供對所述驅動器電路裝置與同所述通信通道耦合的接收器電路裝置之間的信號反射的控制，而可配置用于信號反射控制。
6.如權利要求5所述的驅動器電路裝置，其特征在于，所述信號樣本的延遲的延遲時段不是時鐘周期的整數(shù)倍。
7.如權利要求1所述的驅動器電路裝置，其特征在于，所述驅動器裝置包括N個電路，其中每一電路包括M個電路單元，且其中每一電路單元包括L個電路子單元。
8.如權利要求7所述的驅動器電路裝置，其特征在于，電路子單元包括電阻為R歐姆的第一電阻器，且其中所述驅動器電路裝置的第一電阻的值為RXNXMXL歐姆。
9.如權利要求7所述的驅動器電路裝置，其特征在于，電路子單元包括第一晶體管，所述第一晶體管具有柵極寬度W，且其中所述驅動器電路裝置的等效柵極寬度值為W/(NXMXL)。
10.一種通信系統(tǒng)，包括: 通信通道； 耦合于所述通信通道的第一設備，所述第一設備包括用以在所述通信通道上驅動數(shù)據信號的驅動器裝置，所述驅動器裝置包括用以接收與驅動所述數(shù)據信號的多個電路，其中: 所述電路就所述驅動器電路裝置的終端電阻為可配置的，以及 所述電路中的每一個由一個或多個電路單元組成，所述多個電路單元是針對所述驅動器裝置的均衡控制而可配置的；以及 耦合于所述通信通道的第二設備，所述第二設備包括用以從所述通信通道接收數(shù)據信號作為輸入的接收器； 其中所述第一設備或所述第二設備中的任一者包括用以提供對所述系統(tǒng)的信號反射控制的多個可配置電路元件。
11.如權利要求10所述的系統(tǒng)，其特征在于，所述第一設備包括所述可配置電路元件，所述一個或多個電路單元由多個電路子單元組成，所述電路子單元是針對所述驅動器裝置的信號反射控制而可配置的。
12.如權利要求11所述的系統(tǒng)，其特征在于，所述第二設備還包括參考電壓選擇塊，所述參考電壓選擇塊提供多個參考電壓中的一個作為所述接收器的第二輸入。
13.如權利要求11所述的系統(tǒng)，其特征在于，所述第一設備還包括校準邏輯塊，用以接收所述接收器的輸出并產生相位編碼。
14.如權利要求13所述的系統(tǒng)，其特征在于，所述第一設備還包括耦合于所述校準邏輯塊的相位內插器電路塊，用以從所述校準邏輯塊接收所述相位編碼以及從延遲鎖定環(huán)路接收時鐘信號，以產生用于被提供至所述電路子單元的經延遲信號樣本的時鐘信號。
15.如權利要求10所述的系統(tǒng)，其特征在于，所述第二設備包括所述可配置電路元件。
16.如權利要求15所述的系統(tǒng)，其特征在于，所述第二設備包括求和元件，所述求和元件接收與所述接收器的輸出串聯(lián)耦合的第一多個觸發(fā)器的輸出以及與所述接收器的所述輸出串聯(lián)耦合的第二多個觸發(fā)器的輸出，第一多個觸發(fā)器中的每一個由公共第一時鐘信號來時鐘控制，第二多個觸發(fā)器中的每一個由相應的經延遲時鐘信號來時鐘控制。
17.如權利要求16所述的系統(tǒng)，其特征在于，所述求和元件產生的總和被提供作為所述接收器的第二輸入。
18.如權利要求15所述的系統(tǒng)，其特征在于，所述第二設備還包括眼部監(jiān)視器，用以監(jiān)視來自所述接收器的所述輸出的數(shù)據信號的眼部圖案。
19.一種用于信號通信的系統(tǒng)，包括: 第一設備，所述第一設備包括具有多個電路的多維驅動器裝置，所述驅動器裝置包括: 可配置終端電阻，其中所述終端電阻的配置通過啟用所述多個電路中的一個或多個來提供， 可配置信號加強，其中所述信號加強的配置通過被提供至每一電路的一個或多個電路單元中的每一個的信號樣本來提供， 可配置反射消去，其中所述反射消去的配置通過用于被提供至一個或多個電路單元中的每一個的多個電路子單元里的每一個的所述信號樣本的時鐘控制的經延遲時鐘來提供；以及 經由通信通道耦合于所述第一設備的第二設備，所述第二設備包括接收器裝置，用以從所述通信通道接收數(shù)據信號。
20.如權利要求19所述的系統(tǒng)，其特征在于，所述第一設備還包括接收器裝置，而所述第二設備還包括驅動器裝置。
21.如權利要求20所述的系統(tǒng)，其特征在于，所述第一設備的所述驅動器裝置的所述終端電阻與所述第二設備的所述驅動器裝置的終端電阻可配置成彼此不同。
22.如權利要求19所述的系統(tǒng)，其特征在于，所述第一設備的所述接收器裝置的終端電阻與所述第二設備的所述接收器裝置的終端電阻可配置成彼此不同。
23.如權利要求22所述的系統(tǒng)，其特征在于，所述第一設備的所述接收器裝置或所述第二設備的所述接收器裝置可配置成不具有終端電阻。
24.如權利要求19所述的系統(tǒng)，其特征在于，所述第一設備為芯片上系統(tǒng)(SOC)，而所述第二設備為動態(tài)隨機存取存儲器(DRAM)。
25.如權利要求19所述的系統(tǒng)，其特征在于，所述經延遲時鐘的延遲時段不是時鐘周期的整數(shù)倍。
26.一種用于配置通信接口的方法，包括: 確定第一設備與第二設備之間的接口的參數(shù)，所述第一設備包括可配置驅動器裝置，而所述第二設備包括接收裝置； 通過啟用多個電路中的一個或多個來配置所述第一設備的所述驅動器裝置的終端電阻； 通過提供多個特定信號樣本至多個電路中的每一個的一個或多個電路單元來配置所述驅動器裝置的信號均衡；以及 配置所述通信接口的信號反射消去。
27.如權利要求26所述的方法，其特征在于，還包括對所述通信接口實施校準階段，以確定所述接口的所述參數(shù)。
28.如權利要求27所述的方法，其特征在于，所述校準階段包括以降低的時鐘速度對所述第一設備與所述第二設備進行時鐘控制。
29.如權利要求26所述的方法，其特征在于，建置信號反射消去包括所述驅動器裝置向多個電路中的每一個的多個電路單元中的每一個的多個電路子單元的信號樣本的輸入提供特定定時延遲。
30.如權利要求26所述的方法，還包括提供所述接收器裝置的接收器的輸出至第一多個觸發(fā)器以及第二多個觸發(fā)器，并且對所述第一多個觸發(fā)器以及所述第二多個觸發(fā)器的輸出進行求和，并且其中配置信號反射消去包括所述接收器裝置提供用于所述第二多個觸發(fā)器的多個定時延遲。
31.一種反射消去裝置，包括: 時間調整單元，用以產生多個時鐘信號； 預驅動器，包括多個元件，所述多個元件中的每一個用以接收所述多個時鐘信號中的一個，所述多個預驅動器元件中的每一個用以提供被延遲達所述相應時鐘信號所確定的時間的數(shù)據樣本；以及 耦合于第一節(jié)點的多個電路單元，，每一電路單元包括: 第一晶體管，所述第一晶體管的第一端子耦合于電源電壓； 第一電阻器，所述第一電阻器的第一端耦合于所述第一晶體管的第二端子，所述第一電阻器的第二端耦合于所述第一節(jié)點； 第二晶體管，所述第二晶體管的第一端子接地；以及 第二電阻器，所述第二電阻器的第一端耦合于所述第二晶體管的第二端子，并且所述第二電阻器的第二端耦合于所述第一節(jié)點； 其中，所述多個電路單元中的每一個用以從所述預驅動器元件中相應的一個接收數(shù)據信號樣本，所述多個電路單元基于所述時間調整單元對所述多個時鐘信號的定時調整而可配置用于信號反射消去。
32.如權利要求31所述的裝置，其特征在于，所述時間調整單元包括: 經延遲鎖定環(huán)路元件，用以接收時鐘信號；以及 耦合于所述經延遲鎖定環(huán)路元件的相位內插器元件，所述相位內插器元件用以從校準邏輯接收數(shù)據信號相位編碼。
【文檔編號】G06F1/00GK103547978SQ201280024945
【公開日】2014年1月29日 申請日期:2012年6月22日 優(yōu)先權日:2011年6月30日
【發(fā)明者】S·岡德, R·伊薩克 申請人:晶像股份有限公司