專利名稱：多功能隔離式數(shù)據(jù)采集卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)采集技術(shù)，尤其涉及一種多多功能隔離式數(shù)據(jù)采集卡。
背景技術(shù)：
數(shù)據(jù)采集卡用于對(duì)各種類型的數(shù)據(jù)進(jìn)行采集，隨著現(xiàn)代設(shè)備朝向數(shù)字化、信息化的高速發(fā)展，數(shù)據(jù)采集卡在各個(gè)領(lǐng)域得到越來(lái)越廣泛的應(yīng)用。數(shù)據(jù)采集卡在使用過(guò)程中一端連接被測(cè)量系統(tǒng)，另一端連接采集系統(tǒng)進(jìn)行數(shù)據(jù)采集。由于常見(jiàn)的數(shù)據(jù)采集卡不具備電氣隔離的能力，可能引入被測(cè)量系統(tǒng)的共模電壓等干擾，從而對(duì)采集系統(tǒng)造成損壞；此外，常見(jiàn)的數(shù)據(jù)采集卡只能采集一種類型的數(shù)據(jù)，當(dāng)需要采集不同類型的數(shù)據(jù)時(shí)，現(xiàn)有技術(shù)通常需要配置多款數(shù)據(jù)采集卡，由此增加了成本。

發(fā)明內(nèi)容
在下文中給出關(guān)于本發(fā)明的簡(jiǎn)要概述，以便提供關(guān)于本發(fā)明的某些方面的基本理解。應(yīng)當(dāng)理解，這個(gè)概述并不是關(guān)于本發(fā)明的窮舉性概述。它并不是意圖確定本發(fā)明的關(guān)鍵或重要部分，也不是意圖限定本發(fā)明的范圍。其目的僅僅是以簡(jiǎn)化的形式給出某些概念，以此作為稍后論述的更詳細(xì)描述的前序。本發(fā)明提供一種多功能隔離式數(shù)據(jù)采集卡，用以在單個(gè)數(shù)據(jù)采集卡上實(shí)現(xiàn)多種類型數(shù)據(jù)的隔離式采集，降低成本。本發(fā)明提供的多功能隔離式數(shù)據(jù)采集卡，包括多個(gè)數(shù)據(jù)采集模塊，分別用于對(duì)待測(cè)量系統(tǒng)進(jìn)行不同類型的數(shù)據(jù)采集和/或輸出；與各所述數(shù)據(jù)采集模塊連接、用于對(duì)各所述數(shù)據(jù)采集模塊進(jìn)行邏輯控制的從邏輯控制1吳塊；用于與所述從邏輯控制模塊以及位于主機(jī)側(cè)的上位機(jī)總線進(jìn)行通信的主邏輯控制豐旲塊;所述從邏輯控制模塊和所述主邏輯控制模塊之間連接有用于進(jìn)行電氣隔離的隔離模塊；所述主邏輯控制模塊還連接有總線橋模塊，所述總線橋模塊用于實(shí)現(xiàn)所述主邏輯控制模塊與所述上位機(jī)總線之間的通信。本實(shí)施例提供的多功能隔離式數(shù)據(jù)采集卡，設(shè)置有用于采集不同類型數(shù)據(jù)的多個(gè)數(shù)據(jù)采集模塊，并設(shè)置有主、從邏輯控制模塊對(duì)各數(shù)據(jù)采集模塊進(jìn)行邏輯控制，由此在單個(gè)數(shù)據(jù)采集卡上實(shí)現(xiàn)不同類型數(shù)據(jù)采集的多種功能，既減少了相關(guān)測(cè)量系統(tǒng)應(yīng)用的設(shè)備數(shù)，也節(jié)省了測(cè)量系統(tǒng)的插槽空間，降低了成本。此外，從、主邏輯控制模塊之間傳輸?shù)臄?shù)據(jù)為數(shù)字信號(hào)，隔離模塊設(shè)置于數(shù)據(jù)采集卡傳輸數(shù)字信號(hào)的部分即信號(hào)隔離環(huán)節(jié)設(shè)置于信號(hào)的數(shù)字部分，不僅避免了引入被測(cè)量系統(tǒng)的共模電壓等干擾，而且避免了對(duì)模擬信號(hào)進(jìn)行隔離造成的信號(hào)損失，以較低成本實(shí)現(xiàn)了數(shù)據(jù)的隔離式采集。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本發(fā)明實(shí)施例一提供的多功能隔離式數(shù)據(jù)采集卡的結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例二提供的多功能隔離式數(shù)據(jù)采集卡的結(jié)構(gòu)示意圖；圖3為本發(fā)明實(shí)施例三提供的多功能隔離式數(shù)據(jù)采集卡的結(jié)構(gòu)示意圖。附圖標(biāo)記11-數(shù)據(jù)采集模塊；12_從邏輯控制模塊；13_主邏輯控制模塊；14-隔離模塊；15_總線橋模塊；111-數(shù)字輸入/輸出模塊；112-數(shù)模轉(zhuǎn)換模塊；113-模數(shù)轉(zhuǎn)換模塊；1131_輸入選擇單元；1132-PGA單元；1133-模數(shù)轉(zhuǎn)換單元；121-從數(shù)據(jù)封裝模塊；122-從數(shù)據(jù)解封裝模塊；131-主數(shù)據(jù)解封裝模塊；132-主數(shù)據(jù)封裝模塊；133-第一存儲(chǔ)控制器；134-第一存儲(chǔ)器；135-第二存儲(chǔ)控制器；136-第二存儲(chǔ)器；137-第一緩存器；1301-第一處理器；1302-第二處理器；138-第二緩存器；141-電源隔離模塊；142-信號(hào)隔離模塊；2_觸發(fā)器。
具體實(shí)施例方式為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。在本發(fā)明的一個(gè)附圖或一種實(shí)施方式中描述的元素和特征可以與一個(gè)或更多個(gè)其它附圖或?qū)嵤┓绞街惺境龅脑睾吞卣飨嘟Y(jié)合。應(yīng)當(dāng)注意，為了清楚的目的，附圖和說(shuō)明中省略了與本發(fā)明無(wú)關(guān)的、本領(lǐng)域普通技術(shù)人員已知的部件和處理的表示和描述?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有付出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。為便于描述，本發(fā)明實(shí)施例中將多功能隔離式數(shù)據(jù)采集卡中靠近待測(cè)量系統(tǒng)側(cè)的邏輯控制模塊稱為“從邏輯控制模塊”，而靠近上位機(jī)側(cè)的邏輯控制模塊稱為“主邏輯控制模塊”;將從待測(cè)量系統(tǒng)側(cè)向上位機(jī)側(cè)方向傳輸?shù)臄?shù)據(jù)、指令等信息稱為“第一數(shù)據(jù)”，而將從上位機(jī)側(cè)方向向待測(cè)量系統(tǒng)側(cè)方向傳輸?shù)臄?shù)據(jù)、指令等信息稱為“第二數(shù)據(jù)”;將用于觸發(fā)第一數(shù)據(jù)相關(guān)處理的信號(hào)稱為“第一觸發(fā)信號(hào)”，而將用于觸發(fā)第二數(shù)據(jù)相關(guān)處理的信號(hào)稱為“第二觸發(fā)信號(hào)”。需要說(shuō)明的是，上述名稱僅便于描述而進(jìn)行的區(qū)分命名，不應(yīng)理解為對(duì)本發(fā)明實(shí)施例技術(shù)方案實(shí)質(zhì)的限制。圖1為本發(fā)明實(shí)施例一提供的多功能隔離式數(shù)據(jù)采集卡的結(jié)構(gòu)示意圖。如圖1所示，本實(shí)施例提供的多功能隔離式數(shù)據(jù)采集卡包括多個(gè)數(shù)據(jù)采集模塊11、從邏輯控制模塊12、主邏輯控制模塊13、隔離模塊14和總線橋模塊15。各數(shù)據(jù)采集模塊11分別用于對(duì)待測(cè)量系統(tǒng)進(jìn)行不同類型的數(shù)據(jù)采集和/或輸出。例如數(shù)據(jù)采集模塊可進(jìn)行數(shù)字信號(hào)采集，或者進(jìn)行模擬信號(hào)采集并將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)輸入到從邏輯控制模塊。不同數(shù)據(jù)采集模塊可用于采集和/或輸出待測(cè)量系統(tǒng)不同類型的信號(hào)，例如數(shù)據(jù)采集模塊A可用于采集和/或輸出A類數(shù)據(jù)，數(shù)據(jù)采集模塊B可用于采集和/或輸出B類數(shù)據(jù)等。從邏輯控制模塊12與各數(shù)據(jù)采集模塊11連接、用于對(duì)各數(shù)據(jù)采集模塊進(jìn)行邏輯控制。主邏輯控制模塊13用于與從邏輯控制模塊以及位于主機(jī)側(cè)的上位機(jī)總線進(jìn)行通信。隔離模塊14設(shè)置于從邏輯控制模塊12和主邏輯控制模塊13之間連接，用于進(jìn)行電氣隔離，如在待測(cè)量系統(tǒng)側(cè)和主機(jī)側(cè)之間進(jìn)行電氣隔離開(kāi)。主邏輯控制模塊13還連接有總線橋模塊15，總線橋模塊15用于實(shí)現(xiàn)主邏輯控制模塊13與上位機(jī)總線之間的通信。例如從邏輯控制模塊可對(duì)數(shù)據(jù)采集模塊進(jìn)行但不限于以下邏輯控制采集邏輯控制、數(shù)據(jù)輸出邏輯控制等；或者，從邏輯控制模塊配合主邏輯控制模塊對(duì)數(shù)據(jù)采集模塊進(jìn)行但不限于上述邏輯控制。主邏輯控制模塊和從邏輯控制模塊之間的數(shù)據(jù)經(jīng)隔離模塊進(jìn)行傳輸，主邏輯控制模塊經(jīng)隔離模塊接收從邏輯控制模塊輸出的第一數(shù)據(jù)并發(fā)送到上位機(jī)總線、以及將經(jīng)上位機(jī)總線接收的第二數(shù)據(jù)經(jīng)隔離模塊發(fā)送給從邏輯控制模塊。本實(shí)施例提供的多功能隔離式數(shù)據(jù)采集卡，設(shè)置有用于采集不同類型數(shù)據(jù)的多個(gè)數(shù)據(jù)采集模塊，并設(shè)置有主、從邏輯控制模塊對(duì)各數(shù)據(jù)采集模塊進(jìn)行邏輯控制，由此在單個(gè)數(shù)據(jù)采集卡上實(shí)現(xiàn)不同類型數(shù)據(jù)采集的多種功能，既減少了相關(guān)測(cè)量系統(tǒng)應(yīng)用的設(shè)備數(shù)，也節(jié)省了測(cè)量系統(tǒng)的插槽空間，降低了成本。此外，從、主邏輯控制模塊之間傳輸?shù)臄?shù)據(jù)為數(shù)字信號(hào)，隔離模塊設(shè)置于數(shù)據(jù)采集卡傳輸數(shù)字信號(hào)的部分即信號(hào)隔離環(huán)節(jié)設(shè)置于信號(hào)的數(shù)字部分，不僅避免了引入被測(cè)量系統(tǒng)的共模電壓等干擾，而且避免了對(duì)模擬信號(hào)進(jìn)行隔離造成的信號(hào)損失，以較低成本實(shí)現(xiàn)了數(shù)據(jù)的隔離式采集。圖2為本發(fā)明實(shí)施例二提供的多功能隔離式數(shù)據(jù)采集卡的結(jié)構(gòu)示意圖。本實(shí)施例提供的多功能隔離式數(shù)據(jù)采集卡在上述實(shí)施例提供的技術(shù)方案的基礎(chǔ)上，引入觸發(fā)邏輯控制機(jī)制，以便于對(duì)各數(shù)據(jù)采集模塊進(jìn)行靈活控制。具體的，如圖2所示，本實(shí)施例提供的多功能隔離式數(shù)據(jù)采集卡中，主邏輯控制模塊13包括第一處理器1301和第二處理器1302。第一處理器1301分別與隔離模塊14和總線橋模塊15連接，用于獲取第一觸發(fā)信號(hào)，將與第一觸發(fā)信號(hào)對(duì)應(yīng)的數(shù)據(jù)采集模塊采集的第一數(shù)據(jù)經(jīng)總線橋模塊發(fā)送至上位機(jī)總線。第二處理器1302分別與總線橋模塊15和隔離模塊14連接，用于獲取第二觸發(fā)信號(hào)，將經(jīng)總線橋模塊15接收來(lái)自上位機(jī)總線的第二數(shù)據(jù)，經(jīng)隔離模塊14發(fā)送給從邏輯控制模塊12。為了便于第一處理器和第二處理器對(duì)各數(shù)據(jù)采集模塊進(jìn)行靈活控制，可選的，本實(shí)施例提供的多功能隔離式數(shù)據(jù)采集卡還可設(shè)置觸發(fā)器2。觸發(fā)器2用于生成第一觸發(fā)信號(hào)和/或第二觸發(fā)信號(hào)。第一觸發(fā)信號(hào)、第二觸發(fā)信號(hào)的信號(hào)表現(xiàn)形式不受限制，例如可為模擬觸發(fā)信號(hào)、或者數(shù)字觸發(fā)信號(hào)等。第一觸發(fā)信號(hào)、第二觸發(fā)信號(hào)的信號(hào)來(lái)源方式不受限制，例如可通過(guò)外設(shè)輸入，或者可通過(guò)軟件編程以進(jìn)行軟件觸發(fā)。觸發(fā)器的設(shè)備表現(xiàn)形態(tài)也不受限制，例如觸發(fā)器可包括以下一種或幾種數(shù)字觸發(fā)器、模擬觸發(fā)器、計(jì)數(shù)(Counter)觸發(fā)器等。觸發(fā)器2的設(shè)置位置非常靈活。例如觸發(fā)器2可設(shè)置于從邏輯控制模塊12，用于經(jīng)隔離模塊14向第一處理器1301和第二處理器1302發(fā)送相應(yīng)的觸發(fā)信號(hào)?；蛘?，例如如圖2所示，觸發(fā)器2可設(shè)置于主邏輯控制模塊13，且觸發(fā)器2分別與第一處理器1301和第二處理器1302連接，觸發(fā)器2經(jīng)隔離模塊14向從邏輯控制模塊12發(fā)送相應(yīng)觸發(fā)信號(hào)。一種可選的實(shí)現(xiàn)方式例如在第一處理器中預(yù)先存儲(chǔ)觸發(fā)信號(hào)類型和數(shù)據(jù)采集模塊之間的映射關(guān)系，當(dāng)?shù)谝惶幚砥鹘邮盏接|發(fā)器發(fā)送的第一觸發(fā)信號(hào)時(shí)，可根據(jù)上述映射關(guān)系確定需要控制的數(shù)據(jù)采集模塊，并對(duì)確定的數(shù)據(jù)采集模塊進(jìn)行諸如開(kāi)始采集、停止采集、采集何種類型數(shù)據(jù)等采集控制。和/或，在第二處理器中預(yù)先存儲(chǔ)觸發(fā)信號(hào)類型和數(shù)據(jù)采集模塊之間的映射關(guān)系，當(dāng)?shù)诙幚砥鹘邮盏接|發(fā)器發(fā)送的第二觸發(fā)信號(hào)時(shí)，可根據(jù)上述映射關(guān)系確定需要控制的數(shù)據(jù)采集模塊，并對(duì)確定的數(shù)據(jù)采集模塊進(jìn)行諸如開(kāi)始輸出、停止輸出等數(shù)據(jù)輸出控制。上述技術(shù)方案通過(guò)設(shè)置觸發(fā)器和相應(yīng)處理器，使得相應(yīng)處理器可根據(jù)觸發(fā)信號(hào)對(duì)各數(shù)據(jù)采集模塊進(jìn)行靈活的數(shù)據(jù)采集和/或數(shù)據(jù)輸出控制。在該多功能隔離式數(shù)據(jù)采集卡中，不同數(shù)據(jù)采集卡可以同時(shí)工作或分時(shí)工作，實(shí)現(xiàn)方式靈活，可更好的滿足工業(yè)測(cè)試的實(shí)際應(yīng)用需求，并降低了成本。在上述技術(shù)方案的基礎(chǔ)上，可選的，多功能隔離式數(shù)據(jù)采集卡還可包括面板接口模塊。面板接口模塊與觸發(fā)器2連接，用于向觸發(fā)器2輸入所述第一觸發(fā)信號(hào)和/或第二觸發(fā)信號(hào)。如此設(shè)計(jì)可提高數(shù)據(jù)采集卡觸發(fā)源接入的靈活性，提高多功能數(shù)據(jù)卡的可擴(kuò)展性。例如外部觸發(fā)源可通過(guò)面板接口模塊與多功能采集卡連接，向多功能隔離式數(shù)據(jù)采集卡提供上述觸發(fā)信號(hào)，以指示相應(yīng)處理器對(duì)數(shù)據(jù)采集模塊進(jìn)行邏輯控制?？蛇x的，本實(shí)施例提供的多功能隔離式數(shù)據(jù)采集卡中，從邏輯控制模塊12包括從數(shù)據(jù)封裝模塊121，主邏輯控制模塊13包括主數(shù)據(jù)解封裝模塊131。從數(shù)據(jù)封裝模塊121分別與各數(shù)據(jù)采集模塊11和隔離模塊14連接，用于對(duì)各數(shù)據(jù)采集模塊11采集的第一數(shù)據(jù)進(jìn)行封裝并經(jīng)隔離模塊14傳輸給主邏輯控制模塊13，如傳輸給主數(shù)據(jù)解封裝模塊131。主數(shù)據(jù)解封裝模塊131分別與隔離模塊14和第一處理器1301連接，用于對(duì)經(jīng)隔離模塊14接收的第一數(shù)據(jù)進(jìn)行解封裝處理并發(fā)送給第一處理器1301，第一處理器1301根據(jù)第一觸發(fā)信號(hào)進(jìn)行相應(yīng)處理后經(jīng)總線橋模塊15發(fā)送給上位機(jī)總線。從數(shù)據(jù)封裝模塊對(duì)多個(gè)數(shù)據(jù)采集模塊輸出的第一數(shù)據(jù)進(jìn)行封裝處理的實(shí)現(xiàn)方式不受限制，例如從數(shù)據(jù)封裝模塊可對(duì)不同數(shù)據(jù)采集模塊輸出的第一數(shù)據(jù)，分別進(jìn)行打包封裝或者進(jìn)行混合打包封裝，對(duì)不同數(shù)據(jù)采集模塊對(duì)應(yīng)的第一數(shù)據(jù)可采用但不限于增加數(shù)據(jù)采集模塊標(biāo)識(shí)或增加數(shù)據(jù)采集模塊對(duì)應(yīng)的插接口標(biāo)識(shí)的方式進(jìn)行區(qū)分，對(duì)同一數(shù)據(jù)采集模塊對(duì)應(yīng)的第一數(shù)據(jù)可采用但不限于增加時(shí)間戳等方式進(jìn)行區(qū)分。主解封裝模塊采用從數(shù)據(jù)封裝模塊處理的逆過(guò)程對(duì)第一數(shù)據(jù)進(jìn)行解封裝處理，并將處理后的第一數(shù)據(jù)發(fā)送給第一處理器。由此可見(jiàn)，本實(shí)施例在從邏輯控制模塊和主邏輯控制模塊之間傳輸?shù)谝粩?shù)據(jù)的過(guò)程中引入了數(shù)據(jù)封裝(或稱為數(shù)據(jù)打包)機(jī)制，即通過(guò)從數(shù)據(jù)封裝模塊對(duì)第一數(shù)據(jù)進(jìn)行封裝處理、主數(shù)據(jù)解封裝模塊對(duì)經(jīng)隔離模塊傳輸?shù)牡谝粩?shù)據(jù)進(jìn)行解封裝處理，以提高了從主邏輯控制模塊之間經(jīng)隔離模塊傳輸?shù)谝粩?shù)據(jù)的方便性、并降低經(jīng)隔離模塊傳輸?shù)谝粩?shù)據(jù)的出錯(cuò)概率?？蛇x的，上述技術(shù)方案提供的各多功能隔離式數(shù)據(jù)采集卡中，從邏輯控制模塊12可包括從數(shù)據(jù)解封裝模塊122，主邏輯控制模塊13可包括主數(shù)據(jù)封裝模塊132。從數(shù)據(jù)解封裝模塊122與隔離模塊14連接，用于對(duì)經(jīng)隔離模塊14接收的第二數(shù)據(jù)進(jìn)行解封裝處理并向待測(cè)量系統(tǒng)側(cè)(如數(shù)據(jù)采集模塊11等)輸出。主數(shù)據(jù)封裝模塊132分別與第二處理器1302和隔離模塊14連接，用于對(duì)第二處理器1302輸出的第二數(shù)據(jù)進(jìn)行封裝處理、并經(jīng)隔離模塊14發(fā)送給從邏輯控制模塊(如發(fā)送給從數(shù)據(jù)解封裝模塊122)。主數(shù)據(jù)封裝模塊對(duì)第二處理器輸出的第二數(shù)據(jù)進(jìn)行封裝處理的實(shí)現(xiàn)方式不受限制，例如主數(shù)據(jù)封裝模塊可對(duì)第二處理器輸出的對(duì)應(yīng)控制不同數(shù)據(jù)采集模塊的第二數(shù)據(jù)，分別進(jìn)行打包封裝或者進(jìn)行混合打包封裝，對(duì)相應(yīng)不同數(shù)據(jù)采集模塊的第二數(shù)據(jù)可采用但不限于增加數(shù)據(jù)采集模塊標(biāo)識(shí)或增加數(shù)據(jù)采集模塊對(duì)應(yīng)的插接口標(biāo)識(shí)等方式進(jìn)行區(qū)分，對(duì)同一數(shù)據(jù)采集模塊對(duì)應(yīng)的第一數(shù)據(jù)可采用但不限于增加時(shí)間戳等方式進(jìn)行區(qū)分。主解封裝模塊采用從數(shù)據(jù)封裝模塊處理的逆過(guò)程對(duì)第一數(shù)據(jù)進(jìn)行解封裝處理，并將處理后的第一數(shù)據(jù)發(fā)送給第一處理器。由此可見(jiàn)，本實(shí)施例可在主邏輯控制模塊和從邏輯控制模塊之間傳輸?shù)诙?shù)據(jù)的過(guò)程中引入了數(shù)據(jù)封裝(或稱為數(shù)據(jù)打包)機(jī)制，即通過(guò)主數(shù)據(jù)封裝模塊對(duì)第二數(shù)據(jù)進(jìn)行封裝處理、從數(shù)據(jù)解封裝模塊對(duì)經(jīng)隔離模塊傳輸?shù)牡诙?shù)據(jù)進(jìn)行解封裝處理，以提高了主從邏輯控制模塊之間經(jīng)隔離模塊傳輸?shù)诙?shù)據(jù)的方便性、并降低經(jīng)隔離模塊傳輸?shù)诙?shù)據(jù)的出錯(cuò)概率。在上述技術(shù)方案的基礎(chǔ)上，可選的，主邏輯控制模塊13還可包括第一存儲(chǔ)控制器133和第一存儲(chǔ)器134。第一存儲(chǔ)控制器133分別與第一處理器1301、第一存儲(chǔ)器134和總線橋模塊15連接,用于將第一處理器輸出的第一數(shù)據(jù)存儲(chǔ)至第一存儲(chǔ)器、并將第一存儲(chǔ)器存儲(chǔ)的第一數(shù)據(jù)經(jīng)總線橋模塊分次批量發(fā)送至上位機(jī)總線。第一存儲(chǔ)器可為但不限于同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Synchronous Dynamic Random Access Memory,簡(jiǎn)稱SDRAM)。一種可選的工作方式例如第一存儲(chǔ)控制器將第一數(shù)據(jù)存儲(chǔ)至第一存儲(chǔ)器，并監(jiān)測(cè)第一存儲(chǔ)器當(dāng)前的數(shù)據(jù)存儲(chǔ)情況，在第一存儲(chǔ)器當(dāng)前存儲(chǔ)的數(shù)據(jù)量達(dá)到預(yù)設(shè)存儲(chǔ)深度(或數(shù)據(jù)量閾值)，則第一存儲(chǔ)控制器將第一存儲(chǔ)器當(dāng)前存儲(chǔ)的數(shù)據(jù)批量經(jīng)總線橋模塊發(fā)送至上位機(jī)總線。如此設(shè)計(jì)，可避免在獲取第一數(shù)據(jù)的過(guò)程中第一處理器和總線橋模塊之間的頻繁交互，有利于提高第一數(shù)據(jù)存儲(chǔ)速度?？蛇x的，主邏輯控制模塊13還可包括第二存儲(chǔ)控制器135和第二存儲(chǔ)器136。第二存儲(chǔ)控制器135分別與第二處理器1302、第二存儲(chǔ)器136和總線橋模塊15連接，用于將經(jīng)總線橋模塊15接收的第二數(shù)據(jù)存儲(chǔ)至第二存儲(chǔ)器136、并將第二存儲(chǔ)器136存儲(chǔ)的第二數(shù)據(jù)分次批量發(fā)送至第二處理器1302。第二存儲(chǔ)器可為但不限于SDRAM。一種可選的工作方式例如第二存儲(chǔ)控制器將第二數(shù)據(jù)存儲(chǔ)至第二存儲(chǔ)器，并監(jiān)測(cè)第二存儲(chǔ)器當(dāng)前的數(shù)據(jù)存儲(chǔ)情況，在第二存儲(chǔ)器當(dāng)前存儲(chǔ)的數(shù)據(jù)量達(dá)到預(yù)設(shè)存儲(chǔ)深度(或數(shù)據(jù)量閾值)，則第二存儲(chǔ)控制器將第二存儲(chǔ)器當(dāng)前存儲(chǔ)的第二數(shù)據(jù)批量發(fā)送至主第二處理器。如此設(shè)計(jì)，可避免在獲取第二數(shù)據(jù)的過(guò)程中第二處理器和總線橋模塊之間的頻繁交互，有利于提高第二數(shù)據(jù)存儲(chǔ)速度?？蛇x的，主邏輯控制模塊還可包括與第一存儲(chǔ)控制器133連接的第一緩存器
137。第一緩存器137用于在第一存儲(chǔ)控制器133的控制下緩存第一處理器1301輸出的第一數(shù)據(jù)、并將第一緩存器137緩存的第一數(shù)據(jù)經(jīng)第一存儲(chǔ)控制器133分次批量發(fā)送至第一存儲(chǔ)器134。一種可選的工作方式例如第一存儲(chǔ)控制器將第一數(shù)據(jù)緩存至第一緩存器，并監(jiān)測(cè)第一緩存器當(dāng)前的數(shù)據(jù)存儲(chǔ)情況，在第一緩存器當(dāng)前存儲(chǔ)的數(shù)據(jù)量達(dá)到預(yù)設(shè)存儲(chǔ)深度(或數(shù)據(jù)量閾值)，則第一存儲(chǔ)控制器將第一緩存器當(dāng)前存儲(chǔ)的數(shù)據(jù)批量發(fā)送至第一存儲(chǔ)器。如此設(shè)計(jì)，可避免在存儲(chǔ)第一數(shù)據(jù)的過(guò)程中第一處理器和第一存儲(chǔ)器之間、以及第一存儲(chǔ)器與總線橋模塊之間的頻繁交互，有利于進(jìn)一步提高第一數(shù)據(jù)存儲(chǔ)速度?？蛇x的，主邏輯控制模塊還可包括與第二存儲(chǔ)控制器135連接的第二緩存器138。第二緩存器138用于在第二存儲(chǔ)控制器135的控制下緩存自所述總線橋模塊接收的第二數(shù)據(jù)、并將其緩存的第二數(shù)據(jù)經(jīng)所述第二存儲(chǔ)控制器分次批量發(fā)送至所述第二存儲(chǔ)器136。一種可選的工作方式例如第二存儲(chǔ)控制器將第二數(shù)據(jù)緩存至第二緩存器，并監(jiān)測(cè)第二緩存器當(dāng)前的數(shù)據(jù)存儲(chǔ)情況，在第二緩存器當(dāng)前存儲(chǔ)的數(shù)據(jù)量達(dá)到預(yù)設(shè)存儲(chǔ)深度(或數(shù)據(jù)量閾值)，則第二存儲(chǔ)控制器將第二緩存器當(dāng)前存儲(chǔ)的數(shù)據(jù)批量發(fā)送至第二存儲(chǔ)器。如此設(shè)計(jì)，可避免在存儲(chǔ)第二數(shù)據(jù)的過(guò)程中第二存儲(chǔ)控制器和第二存儲(chǔ)器之間、以及第二存儲(chǔ)器與總線橋模塊之間的頻繁交互，有利于進(jìn)一步提高第二數(shù)據(jù)存儲(chǔ)速度?？梢岳斫猓鲜黾夹g(shù)方案中，第一存儲(chǔ)控制器和第二存儲(chǔ)控制器、或者，第一存儲(chǔ)器和第二存儲(chǔ)器，或者第一緩存器和第二緩存器，或者第一處理器和第二處理器等模塊，可根據(jù)實(shí)際需要單獨(dú)設(shè)置或者集成設(shè)置。本發(fā)明實(shí)施例文字及其附圖提供的實(shí)現(xiàn)方式僅為示意性描述，不應(yīng)理解為對(duì)本發(fā)明技術(shù)方案實(shí)質(zhì)的限制。圖3為本發(fā)明實(shí)施例三提供的多功能隔離式數(shù)據(jù)采集卡的結(jié)構(gòu)示意圖。如圖3所示，本實(shí)施例在上述實(shí)施例技術(shù)方案的基礎(chǔ)上，為滿足多樣化的測(cè)量需求，可選的，數(shù)據(jù)采集模塊可包括但不限于以下一種或幾種數(shù)字輸入/輸出(Digital Input/Output,簡(jiǎn)稱DIO)模塊 111、數(shù)模轉(zhuǎn)換(Digital-to-Analog Converter，簡(jiǎn)稱 DAC)模塊 112、模數(shù)轉(zhuǎn)換(Analog to Digital Converter,簡(jiǎn)稱ADC)模塊113。在以下各可選的實(shí)現(xiàn)方式中，為提高測(cè)量的方便性數(shù)字輸入/輸出模塊可包括多路(如16路等)數(shù)字輸入通道和多路(如16路等)數(shù)字輸出通道；和/或，數(shù)模轉(zhuǎn)換模塊可包括多路(如4路)同步模擬輸出通道；和/或，所述模數(shù)轉(zhuǎn)換模塊的位數(shù)為24比特，采樣率為每秒4百萬(wàn)次采樣，以滿足高速海量的數(shù)據(jù)采集需求，實(shí)現(xiàn)高速、高精度的數(shù)據(jù)采集。例如，在一種可選的實(shí)現(xiàn)方式中數(shù)字輸入/輸出模塊111可配置為16入/16出或者8入/8出，數(shù)字輸入可兼容5V和3. 3V TTL (Transistor-Transistor Logic)電平，數(shù)字輸出電平為5V TTL電平，最大速率為5MHz，單通道電流驅(qū)動(dòng)能力為50mA ;和/或，數(shù)模轉(zhuǎn)換模塊112可包括4路同步模擬輸出通道，位數(shù)為16bit (比特)，刷新率最大為250KSPS(每秒千次采樣)，輸出量程為土 10V，單通道電流驅(qū)動(dòng)能力為30mA，最大輸出電流為50mA，可以直接驅(qū)動(dòng)小型的繼電器設(shè)備?？蛇x的，模數(shù)轉(zhuǎn)換模塊具有多路(如16路等)模擬信號(hào)輸入通道，模數(shù)轉(zhuǎn)換模塊113可包括輸入選擇單元1131、可編程增益放大器(Programmable Gain Amplifier,簡(jiǎn)稱PGA)單元1132及模數(shù)轉(zhuǎn)換單元1133。輸入選擇單元1131用于對(duì)多路模擬信號(hào)輸入通道進(jìn)行選通控制，可編程增益放大器單元1132用于放大由所述多模擬信號(hào)輸入通道輸入的模擬信號(hào)，模數(shù)轉(zhuǎn)換單元1133用于將放大后的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)進(jìn)行輸出。如此設(shè)計(jì)可提高數(shù)據(jù)采集的方便性?？蛇x的，還可建立將數(shù)字輸入/輸出模塊、數(shù)模轉(zhuǎn)換模塊和模數(shù)轉(zhuǎn)換模塊(如輸入選擇模塊)之間依次的通信連接，三者通信連接的建立方式不受限制，例如可采用但不限于外部連線等方式建立上述三者之間依次的通信連接，如此設(shè)計(jì)可通過(guò)上述數(shù)字輸入/輸出模塊和/或數(shù)模轉(zhuǎn)換模塊向主機(jī)側(cè)輸入信號(hào)，該信號(hào)可作為但不限于數(shù)據(jù)采集卡自校準(zhǔn)測(cè)試信號(hào)使用，由此提高了數(shù)據(jù)采集卡應(yīng)用的靈活性。上述技術(shù)方案中，電氣隔離的具體實(shí)現(xiàn)方式不受限制。為了便于實(shí)現(xiàn)待測(cè)量系統(tǒng)偵_主機(jī)側(cè)的電源隔離和信號(hào)隔離，可選的，隔離模塊14包括電源隔離模塊141和信號(hào)隔離模塊142。電源隔離模塊141分別與從邏輯控制模塊和主邏輯控制模塊連接、用于進(jìn)行電源隔離，如用于在待測(cè)量系統(tǒng)側(cè)和主機(jī)側(cè)之間進(jìn)行電源隔離。信號(hào)隔離模塊142分別與所述從邏輯控制模塊和所述主邏輯控制模塊連接、用于進(jìn)行信號(hào)隔離，如用于在待測(cè)量系統(tǒng)側(cè)和主機(jī)側(cè)之間進(jìn)行信號(hào)隔離，以避免引入如待測(cè)量系統(tǒng)的共模電壓等干擾。上述信號(hào)隔離的方式可基于但不限于磁隔離、光耦隔離、光電隔離等手段進(jìn)行，例如信號(hào)隔離模塊可為但不限于隔離芯片、磁隔離器、光耦隔離器或者光電隔離器?？蛇x的，上述從邏輯控制模塊和主邏輯控制模塊可基于現(xiàn)場(chǎng)可編輯邏輯門陣列(Field — Programmable Gate Array, FPGA)實(shí)現(xiàn),如從邏輯控制模塊可為從FPGA模塊,主邏輯控制模塊可為主FPGA模塊，由此降低邏輯控制實(shí)現(xiàn)的成本。可選的，所述總線橋模塊可為但不限于外設(shè)部件互連標(biāo)準(zhǔn)(PeripheralComponent Interconnect,簡(jiǎn)稱PCI)橋芯片，上位機(jī)總線可為但不限于外圍設(shè)備互連總線在儀器領(lǐng)域的功能擴(kuò)充(PCIextension for instrument,簡(jiǎn)稱PXI)總線，以實(shí)現(xiàn)隔離式數(shù)據(jù)采集卡與PXI主機(jī)之間的通信，滿足航空、航天等工業(yè)測(cè)試的應(yīng)用需求。在本發(fā)明上述各實(shí)施例中，實(shí)施例的序號(hào)僅僅便于描述，不代表實(shí)施例的優(yōu)劣。對(duì)各個(gè)實(shí)施例的描述都各有側(cè)重，某個(gè)實(shí)施例中沒(méi)有詳述的部分，可以參見(jiàn)其他實(shí)施例的相關(guān)描述。本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過(guò)程序指令相關(guān)的硬件來(lái)完成，前述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括只讀存儲(chǔ)器(Read-Only Memory,簡(jiǎn)稱 ROM)、隨機(jī)存取存儲(chǔ)器(Random Access Memory,簡(jiǎn)稱 RAM)、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。在本發(fā)明的裝置和方法等實(shí)施例中，顯然，各部件或各步驟是可以分解、組合和/或分解后重新組合的。這些分解和/或重新組合應(yīng)視為本發(fā)明的等效方案。同時(shí)，在上面對(duì)本發(fā)明具體實(shí)施例的描述中，針對(duì)一種實(shí)施方式描述和/或示出的特征可以以相同或類似的方式在一個(gè)或更多個(gè)其它實(shí)施方式中使用，與其它實(shí)施方式中的特征相組合，或替代其它實(shí)施方式中的特征。應(yīng)該強(qiáng)調(diào)，術(shù)語(yǔ)“包括/包含”在本文使用時(shí)指特征、要素、步驟或組件的存在，但并不排除一個(gè)或更多個(gè)其它特征、要素、步驟或組件的存在或附加。最后應(yīng)說(shuō)明的是雖然以上已經(jīng)詳細(xì)說(shuō)明了本發(fā)明及其優(yōu)點(diǎn)，但是應(yīng)當(dāng)理解在不超出由所附的權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下可以進(jìn)行各種改變、替代和變換。而且，本發(fā)明的范圍不僅限于說(shuō)明書所描述的過(guò)程、設(shè)備、手段、方法和步驟的具體實(shí)施例。本領(lǐng)域內(nèi)的普通技術(shù)人員從本發(fā)明的公開(kāi)內(nèi)容將容易理解，根據(jù)本發(fā)明可以使用執(zhí)行與在此所述的相應(yīng)實(shí)施例基本相同的功能或者獲得與其基本相同的結(jié)果的、現(xiàn)有和將來(lái)要被開(kāi)發(fā)的過(guò)程、設(shè)備、手段、方法或者步驟。因此，所附的權(quán)利要求旨在在它們的范圍內(nèi)包括這樣的過(guò)程、設(shè)備、手段、方法或者步驟。
權(quán)利要求
1.一種多功能隔離式數(shù)據(jù)采集卡，其特征在于，包括多個(gè)數(shù)據(jù)采集模塊，分別用于對(duì)待測(cè)量系統(tǒng)進(jìn)行不同類型的數(shù)據(jù)采集和/或輸出； 與各所述數(shù)據(jù)采集模塊連接、用于對(duì)各所述數(shù)據(jù)采集模塊進(jìn)行邏輯控制的從邏輯控制模塊；用于與所述從邏輯控制模塊以及位于主機(jī)側(cè)的上位機(jī)總線進(jìn)行通信的主邏輯控制模塊；所述從邏輯控制模塊和所述主邏輯控制模塊之間連接有用于進(jìn)行電氣隔離的隔離模塊；所述主邏輯控制模塊還連接有總線橋模塊，所述總線橋模塊用于實(shí)現(xiàn)所述主邏輯控制模塊與所述上位機(jī)總線之間的通信。
2.根據(jù)權(quán)利要求1所述的多功能隔離式數(shù)據(jù)采集卡，其特征在于，所述主邏輯控制模塊包括第一處理器，分別與所述隔離模塊和所述總線橋模塊連接，用于獲取第一觸發(fā)信號(hào)，將與所述第一觸發(fā)信號(hào)對(duì)應(yīng)的數(shù)據(jù)采集模塊采集的第一數(shù)據(jù)經(jīng)所述總線橋模塊發(fā)送至所述上位機(jī)總線；第二處理器，分別與所述總線橋模塊和所述隔離模塊連接，用于獲取第二觸發(fā)信號(hào)，將經(jīng)所述總線橋模塊接收來(lái)自所述上位機(jī)總線的第二數(shù)據(jù)，經(jīng)所述隔離模塊發(fā)送給所述從邏輯控制模塊。
3.根據(jù)權(quán)利要求2所述的多功能隔離式數(shù)據(jù)采集卡，其特征在于，還包括用于生成所述第一觸發(fā)信號(hào)和/或所述第二觸發(fā)信號(hào)的觸發(fā)器；所述觸發(fā)器設(shè)置于所述從邏輯控制模塊，用于經(jīng)所述隔離模塊向所述第一處理器和所述第二處理器發(fā)送相應(yīng)的觸發(fā)信號(hào)；或者，所述觸發(fā)器設(shè)置于所述主邏輯控制模塊，且所述觸發(fā)器分別與所述第一處理器和所述第二處理器連接。
4.根據(jù)權(quán)利要求2或3所述的多功能隔離式數(shù)據(jù)采集卡，其特征在于，所述從邏輯控制模塊包括從數(shù)據(jù)封裝模塊，分別與各所述數(shù)據(jù)采集模塊和所述隔離模塊連接，用于對(duì)各所述數(shù)據(jù)采集模塊采集的第一數(shù)據(jù)進(jìn)行封裝并經(jīng)所述隔離模塊傳輸給所述主邏輯控制模塊；所述主邏輯控制模塊包括主數(shù)據(jù)解封裝模塊，分別與所述隔離模塊和所述第一處理器連接，用于對(duì)經(jīng)所述隔離模塊接收的第一數(shù)據(jù)進(jìn)行解封裝處理并發(fā)送給所述第一處理器；和/或，所述從邏輯控制模塊包括從數(shù)據(jù)解封裝模塊，與所述隔離模塊連接，用于對(duì)經(jīng)所述隔離模塊接收的所述主邏輯控制模塊的第二數(shù)據(jù)進(jìn)行解封裝處理并向數(shù)據(jù)采集模塊輸出；所述主邏輯控制模塊包括主數(shù)據(jù)封裝模塊，分別與所述第二處理器和隔離模塊連接，用于對(duì)所述第二處理器輸出的第二數(shù)據(jù)進(jìn)行封裝處理、并經(jīng)所述隔離模塊發(fā)送給所述從邏輯控制模塊。
5.根據(jù)權(quán)利要求2或3所述的多功能隔離式數(shù)據(jù)采集卡，其特征在于，所述主邏輯控制模塊還包括第一存儲(chǔ)控制器和第一存儲(chǔ)器；所述第一存儲(chǔ)控制器分別與所述第一處理器、所述第一存儲(chǔ)器和所述總線橋模塊連接，用于將所述第一處理器輸出的第一數(shù)據(jù)存儲(chǔ)至所述第一存儲(chǔ)器、并將所述第一存儲(chǔ)器存儲(chǔ)的第一數(shù)據(jù)經(jīng)所述總線橋模塊分次批量發(fā)送至所述上位機(jī)總線；和/或，第二存儲(chǔ)控制器和第二存儲(chǔ)器；所述第二存儲(chǔ)控制器分別與所述第二處理器、所述第二存儲(chǔ)器和所述總線橋模塊連接，用于將經(jīng)所述總線橋模塊接收的第二數(shù)據(jù)存儲(chǔ)至所述第二存儲(chǔ)器、并將所述第二存儲(chǔ)器存儲(chǔ)的第二數(shù)據(jù)分次批量發(fā)送至所述第一處理器。
6.根據(jù)權(quán)利要求5所述的多功能隔離式數(shù)據(jù)采集卡，其特征在于，所述主邏輯控制模塊還包括與所述第一存儲(chǔ)控制器連接的第一緩存器，所述第一緩存器用于在所述第一存儲(chǔ)控制器的控制下緩存所述第一處理器輸出的第一數(shù)據(jù)、并將緩存的第一數(shù)據(jù)經(jīng)所述第一存儲(chǔ)控制器分次批量發(fā)送至所述第一存儲(chǔ)器；和/或，與所述第二存儲(chǔ)控制器連接的第二緩存器，所述第二緩存器用于在所述第二存儲(chǔ)控制器的控制下緩存自所述總線橋模塊接收的第二數(shù)據(jù)、并將其緩存的第二數(shù)據(jù)經(jīng)所述第二存儲(chǔ)控制器分次批量發(fā)送至所述第二存儲(chǔ)器。
7.根據(jù)權(quán)利要求3所述的多功能隔離式數(shù)據(jù)采集卡，其特征在于，所述多功能隔離式數(shù)據(jù)采集卡還包括面板接口模塊，與所述觸發(fā)器連接，用于向所述觸發(fā)器提供用于生成所述第一觸發(fā)信號(hào)和/或第二觸發(fā)信號(hào)的觸發(fā)源。
8.根據(jù)權(quán)利要求3或7所述的多功能隔離式數(shù)據(jù)采集卡，其特征在于，所述觸發(fā)器包括以下一種或幾種數(shù)字觸發(fā)器、模擬觸發(fā)器、計(jì)數(shù)觸發(fā)器。
9.根據(jù)權(quán)利要求1-3任一所述的多功能隔離式數(shù)據(jù)采集卡，其特征在于，所述從邏輯控制模塊為從FPGA模塊，所述主邏輯控制模塊為主FPGA模塊；和/或，所述隔離模塊包括分別與所述從邏輯控制模塊和所述主邏輯控制模塊連接、用于進(jìn)行電源隔離的電源隔離模塊；分別與所述從邏輯控制模塊和所述主邏輯控制模塊連接、用于進(jìn)行信號(hào)隔離的信號(hào)隔離模塊；和/或，所述總線橋模塊為PCI橋芯片；和/或，所述多個(gè)數(shù)據(jù)采集模塊包括以下至少兩個(gè)模塊數(shù)字輸入/輸出模塊，數(shù)模轉(zhuǎn)換模塊， 模數(shù)轉(zhuǎn)換模塊，計(jì)數(shù)功能模塊。
10.根據(jù)權(quán)利要求9所述的多功能隔離式數(shù)據(jù)采集卡，其特征在于，所述信號(hào)隔離模塊為隔離芯片、磁隔離器、光耦隔離器或者光電隔離器；和/或，所述數(shù)字輸入/輸出模塊包括多路數(shù)字輸入通道和多路數(shù)字輸出通道；和/或，所述數(shù)模轉(zhuǎn)換模塊包括多路同步模擬輸出通道；和/或，所述模數(shù)轉(zhuǎn)換模塊的位數(shù)為24比特，采樣率為每秒4百萬(wàn)次采樣；或者，所述模數(shù)轉(zhuǎn)換模塊具有多路模擬信號(hào)輸入通道，所述模數(shù)轉(zhuǎn)換模塊包括輸入選擇單元、可編 程增益放大器單元、及模數(shù)轉(zhuǎn)換單元，所述輸入選擇單元用于對(duì)所述多路模擬信號(hào)輸入通道進(jìn)行選通控制，所述可編程增益放大器單元用于放大由所述多路模擬信號(hào)輸入通道輸入的模擬信號(hào)，所述模數(shù)轉(zhuǎn)換單元用于將放大后的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)進(jìn)行輸出；和/或，所述數(shù)字輸入/輸出模塊、所述數(shù)模轉(zhuǎn)換模塊和所述模數(shù)轉(zhuǎn)換模塊依次通信連接。
全文摘要
本發(fā)明提供了一種多功能隔離式數(shù)據(jù)采集卡，包括多個(gè)數(shù)據(jù)采集模塊，分別用于對(duì)待測(cè)量系統(tǒng)進(jìn)行不同類型的數(shù)據(jù)采集和/或輸出；與各所述數(shù)據(jù)采集模塊連接、用于對(duì)各所述數(shù)據(jù)采集模塊進(jìn)行邏輯控制的從邏輯控制模塊；用于與所述從邏輯控制模塊以及位于主機(jī)側(cè)的上位機(jī)總線進(jìn)行通信的主邏輯控制模塊；所述從邏輯控制模塊和所述主邏輯控制模塊之間連接有用于進(jìn)行電氣隔離的隔離模塊；所述主邏輯控制模塊還連接有總線橋模塊，所述總線橋模塊用于實(shí)現(xiàn)所述主邏輯控制模塊與所述上位機(jī)總線之間的通信。本發(fā)明在單個(gè)數(shù)據(jù)采集卡上實(shí)現(xiàn)多種類型數(shù)據(jù)的隔離式采集，降低了成本。
文檔編號(hào)G06F17/40GK102999644SQ20121048038
公開(kāi)日2013年3月27日 申請(qǐng)日期2012年11月22日 優(yōu)先權(quán)日2011年11月22日
發(fā)明者馬恩云, 趙永杰, 張斌, 朱良, 孫嫻, 許文靚, 段偉亮 申請(qǐng)人:北京泛華恒興科技有限公司