專利名稱：多功能數(shù)據(jù)采集卡的制作方法
技術(shù)領(lǐng)域：
本申請涉及數(shù)據(jù)采集卡，尤其涉及一種多功能數(shù)據(jù)采集卡。
背景技術(shù)：
常見的多功能數(shù)據(jù)采集卡由于增添了許多諸如數(shù)模轉(zhuǎn)換、數(shù)字輸入輸出等其他功能，而無法保證模擬通道采集的精度，同時在低成本的前提下也不具備電氣隔離的能力，可能引入被測量系統(tǒng)的工模電壓，對采集系統(tǒng)造成損壞。

實用新型內(nèi)容在下文中給出關(guān)于本實用新型的簡要概述，以便提供關(guān)于本實用新型的某些方面的基本理解。應(yīng)當理解，這個概述并不是關(guān)于本實用新型的窮舉性概述。它并不是意圖確定本實用新型的關(guān)鍵或重要部分，也不是意圖限定本實用新型的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍后論述的更詳細描述的前序。本實用新型的一個主要目的在于提供一種低成本且具有較好的電氣隔離能力的多功能數(shù)據(jù)采集卡。為實現(xiàn)上述目的，本實用新型提供了一種多功能數(shù)據(jù)采集卡，包括從邏輯控制模塊、主邏輯控制模塊、數(shù)字輸入/輸出模塊、數(shù)模轉(zhuǎn)換模塊、模數(shù)轉(zhuǎn)換模塊、總線橋模塊、電源隔離模塊及信號隔離模塊，從邏輯控制模塊用于對數(shù)字輸入/輸出模塊、數(shù)模轉(zhuǎn)換模塊及模數(shù)轉(zhuǎn)換模塊進行邏輯控制，主邏輯控制模塊用于與從邏輯控制模塊進行通信，總線橋模塊用于實現(xiàn)主邏輯控制模塊與上位機總線之間的通信，電源隔離模塊，用于對從邏輯控制模塊、主邏輯控制模塊、數(shù)字輸入/輸出模塊、數(shù)模轉(zhuǎn)換模塊、模數(shù)轉(zhuǎn)換模塊及總線橋模塊進行電源隔離，信號隔離模塊連接在主邏輯控制模塊和從邏輯控制模塊之間進行數(shù)字信號隔離。根據(jù)本實用新型的一個方面，信號隔離模塊為高速磁隔離器件。根據(jù)本實用新型的一個方面，從邏輯控制模塊和主邏輯控制模塊均為現(xiàn)場可編輯邏輯門陣列器件。根據(jù)本實用新型的一個方面，總線橋模塊為PCI橋芯片。根據(jù)本實用新型的一個方面，數(shù)字輸入/輸出模塊包括16路數(shù)字輸入通道和16 路數(shù)字輸出通道。根據(jù)本實用新型的一個方面，數(shù)模轉(zhuǎn)換模塊包括4路同步模擬輸出通道。根據(jù)本實用新型的一個方面，模數(shù)轉(zhuǎn)換模塊的位數(shù)為24比特，采樣率為每秒4 百萬次采樣。根據(jù)本實用新型的一個方面，模數(shù)轉(zhuǎn)換模塊具有16路模擬信號輸入通道，模數(shù)轉(zhuǎn)換模塊包括輸入選擇單元、可編程增益放大器單元、及模數(shù)轉(zhuǎn)換單元，輸入選擇單元用于選通所述16路模擬信號輸入通道，可編程增益放大器單元用于放大由16路模擬信號輸入通道輸入的模擬信號，模數(shù)轉(zhuǎn)換單元用于將放大后的模擬信號轉(zhuǎn)換為數(shù)字信號進行輸出。
3[0013]本實用新型的有益效果為本實用新型的多功能數(shù)據(jù)采集卡不僅具備數(shù)字輸出、 模擬輸出、數(shù)字輸入/輸出等多種功能，通過在主控側(cè)電路設(shè)置主邏輯控制模塊，在從控側(cè)電路設(shè)置從邏輯控制模塊，并將信號隔離環(huán)節(jié)設(shè)置于信號的數(shù)字部分，不僅避免了引入被測量系統(tǒng)的共模電壓，而且避免了對模擬信號進行隔離造成的信號損失，同時成本較低。

參照
以下結(jié)合附圖對本實用新型實施例的說明，會更加容易地理解本實用新型的以上和其它目的、特點和優(yōu)點。附圖中的部件只是為了示出本實用新型的原理。在附圖中， 相同的或類似的技術(shù)特征或部件將采用相同或類似的附圖標記來表示。圖1為本實用新型多功能數(shù)據(jù)采集卡的一種實施方式的結(jié)構(gòu)示意圖。
具體實施方式
下面參照附圖來說明本實用新型的實施例。在本實用新型的一個附圖或一種實施方式中描述的元素和特征可以與一個或更多個其它附圖或?qū)嵤┓绞街惺境龅脑睾吞卣飨嘟Y(jié)合。應(yīng)當注意，為了清楚的目的，附圖和說明中省略了與本實用新型無關(guān)的、本領(lǐng)域普通技術(shù)人員已知的部件和處理的表示和描述。參考圖1，本實用新型的多功能數(shù)據(jù)采集卡包括從邏輯控制模塊10、主邏輯控制模塊20、DI0 (數(shù)字輸入/輸出)模塊30、DAC (數(shù)模轉(zhuǎn)換)模塊40、ADC (模數(shù)轉(zhuǎn)換)模塊
50、總線橋模塊60、信號隔離模塊70及電源隔離模塊80，從邏輯控制模塊10用于對DI0模塊30、DAC模塊40及ADC模塊50進行邏輯控制，主邏輯控制模塊20用于與從邏輯控制模塊10進行通信，以實現(xiàn)整個多功能數(shù)據(jù)采集卡的邏輯控制，總線橋模塊60用于實現(xiàn)主邏輯控制模塊20與上位機總線之間的通信。電源隔離模塊80用于對從邏輯控制模塊10、主邏輯控制模塊20、DI0模塊30、DAC模塊40、ADC模塊50及總線橋模塊60進行電源隔離。信號隔離模塊70連接在主邏輯控制模塊20和從邏輯控制模塊之間以實現(xiàn)主邏輯控制模塊20 和從邏輯控制模塊10之間信號的電氣隔離。可選地，信號隔離模塊70為高速磁隔離器件?？蛇x地，從邏輯控制模塊10、主邏輯控制模塊20均為現(xiàn)場可編輯邏輯門陣列 (Field-Programmable Gate Array, FPGA)器件?？蛇x地，總線橋模塊60可為PCI橋芯片，通過PCI橋芯片可實現(xiàn)本實用新型的多功能數(shù)據(jù)采集卡與上位機的PXI總線之間的通信?？蛇x地，DI0模塊30包括16路數(shù)字輸入通道和16路數(shù)字輸出通道，可配置為16 入/16 出或者 8 入/8 出，數(shù)字輸入可兼容 5V和 3. 3V TTL(Transistor-Transistor Logic) 電平，數(shù)字輸出電平為5V TTL電平，最大速率為5MHz，單通道電流驅(qū)動能力為50mA?？蛇x地，DAC模塊40包括4路同步模擬輸出通道，位數(shù)為16bit(比特)，刷新率最大為250KSPS(每秒千次采樣)，輸出量程為±10V，單通道電流驅(qū)動能力為30mA，最大輸出電流為50mA，可以直接驅(qū)動小型的繼電器設(shè)備?？蛇x地，ADC模塊的位數(shù)為24bit、采樣率為4MSPS (每秒百萬次采樣)，可實現(xiàn)高速、高精度的數(shù)據(jù)采集?？蛇x地，ADC模塊50具有16路模擬信號輸入通道，ADC模塊50包括輸入選擇單元51、PGA (Programmable Gain Amplifier,可編程增益放大器)單元53、及ADC單元55,輸入選擇單元51用于選通模擬信號輸入通道，PGA單元53用于放大由模擬信號輸入通道輸入的模擬信號，ADC單元55用于將放大后的模擬信號轉(zhuǎn)換為數(shù)字信號進行輸出。本實用新型的多功能數(shù)據(jù)采集卡具備數(shù)字輸出、模擬輸出、數(shù)字輸入/輸出等多種功能，可替代多個單功能采集卡，既減少了相關(guān)測量系統(tǒng)應(yīng)用的設(shè)備數(shù)，也節(jié)省了測量系統(tǒng)的插槽空間，降低了成本。本實用新型采用位數(shù)為24bit，采樣率為4MSPS的ADC模塊，具有較高的采樣速率和精度。通過在主控側(cè)電路設(shè)置主邏輯控制模塊，在從控側(cè)電路設(shè)置從邏輯控制模塊，并將信號隔離環(huán)節(jié)設(shè)置于信號的數(shù)字部分，不僅避免了引入被測量系統(tǒng)的共模電壓，而且避免了對模擬信號進行隔離造成的信號損失，同時成本也較低。在本實用新型的設(shè)備和方法中，顯然，各部件或各步驟是可以分解、組合和/或分解后重新組合的。這些分解和/或重新組合應(yīng)視為本實用新型的等效方案。還需要指出的是，執(zhí)行上述系列處理的步驟可以自然地按照說明的順序按時間順序執(zhí)行，但是并不需要一定按照時間順序執(zhí)行。某些步驟可以并行或彼此獨立地執(zhí)行。同時，在上面對本實用新型具體實施例的描述中，針對一種實施方式描述和/或示出的特征可以以相同或類似的方式在一個或更多個其它實施方式中使用，與其它實施方式中的特征相組合，或替代其它實施方式中的特征。應(yīng)該強調(diào)，術(shù)語“包括/包含”在本文使用時指特征、要素、步驟或組件的存在，但并不排除一個或更多個其它特征、要素、步驟或組件的存在或附加。雖然已經(jīng)詳細說明了本實用新型及其優(yōu)點，但是應(yīng)當理解在不超出由所附的權(quán)利要求所限定的本實用新型的精神和范圍的情況下可以進行各種改變、替代和變換。而且，本申請的范圍不僅限于說明書所描述的過程、設(shè)備、手段、方法和步驟的具體實施例。本領(lǐng)域內(nèi)的普通技術(shù)人員從本實用新型的公開內(nèi)容將容易理解，根據(jù)本實用新型可以使用執(zhí)行與在此所述的相應(yīng)實施例基本相同的功能或者獲得與其基本相同的結(jié)果的、現(xiàn)有和將來要被開發(fā)的過程、設(shè)備、手段、方法或者步驟。因此，所附的權(quán)利要求旨在在它們的范圍內(nèi)包括這樣的過程、設(shè)備、手段、方法或者步驟。
權(quán)利要求1.一種多功能數(shù)據(jù)采集卡，其特征在于，包括從邏輯控制模塊、主邏輯控制模塊、數(shù)字輸入/輸出模塊、數(shù)模轉(zhuǎn)換模塊、模數(shù)轉(zhuǎn)換模塊、總線橋模塊、電源隔離模塊及信號隔離模塊，所述從邏輯控制模塊用于對所述數(shù)字輸入/輸出模塊、數(shù)模轉(zhuǎn)換模塊及模數(shù)轉(zhuǎn)換模塊進行邏輯控制，所述主邏輯控制模塊用于與所述從邏輯控制模塊進行通信，所述總線橋模塊用于實現(xiàn)所述主邏輯控制模塊與上位機總線之間的通信，所述電源隔離模塊用于對所述從邏輯控制模塊、主邏輯控制模塊、數(shù)字輸入/輸出模塊、數(shù)模轉(zhuǎn)換模塊、模數(shù)轉(zhuǎn)換模塊及總線橋模塊進行電源隔離，所述信號隔離模塊連接在所述主邏輯控制模塊和從邏輯控制模塊之間進行數(shù)字信號隔離。
2.如權(quán)利要求1所述的多功能數(shù)據(jù)采集卡，其特征在于所述信號隔離模塊為高速磁隔離器件。
3.如權(quán)利要求1所述的多功能數(shù)據(jù)采集卡，其特征在于所述從邏輯控制模塊和主邏輯控制模塊均為現(xiàn)場可編輯邏輯門陣列器件。
4.如權(quán)利要求1所述的多功能數(shù)據(jù)采集卡，其特征在于所述總線橋模塊為PCI橋芯片。
5.如權(quán)利要求1所述的多功能數(shù)據(jù)采集卡，其特征在于所述數(shù)字輸入/輸出模塊包括16路數(shù)字輸入通道和16路數(shù)字輸出通道。
6.如權(quán)利要求1所述的多功能數(shù)據(jù)采集卡，其特征在于所述數(shù)模轉(zhuǎn)換模塊包括4路同步模擬輸出通道。
7.如權(quán)利要求1所述的多功能數(shù)據(jù)采集卡，其特征在于所述模數(shù)轉(zhuǎn)換模塊的位數(shù)為 24比特，采樣率為每秒4百萬次采樣。
8.如權(quán)利要求1所述的多功能數(shù)據(jù)采集卡，其特征在于所述模數(shù)轉(zhuǎn)換模塊具有16路模擬信號輸入通道，所述模數(shù)轉(zhuǎn)換模塊包括輸入選擇單元、可編程增益放大器單元、及模數(shù)轉(zhuǎn)換單元，所述輸入選擇單元用于選通所述16路模擬信號輸入通道，所述可編程增益放大器單元用于放大由所述16路模擬信號輸入通道輸入的模擬信號，所述模數(shù)轉(zhuǎn)換單元用于將放大后的模擬信號轉(zhuǎn)換為數(shù)字信號進行輸出。
專利摘要本申請涉及一種多功能數(shù)據(jù)采集卡，包括從邏輯控制模塊、主邏輯控制模塊、DIO模塊、DA模塊、AD模塊、總線橋模塊、電源隔離模塊及信號隔離模塊，從邏輯控制模塊用于對DIO模塊、DA模塊、AD模塊進行邏輯控制，主邏輯控制模塊用于與從邏輯控制模塊進行通信，總線橋模塊用于實現(xiàn)主邏輯控制模塊與上位機總線之間的通信，電源隔離模塊用于對從邏輯控制模塊、主邏輯控制模塊、DIO模塊、DA模塊、AD模塊及總線橋模塊進行電源隔離，信號隔離模塊連接在主邏輯控制模塊和從邏輯控制模塊之間進行數(shù)字信號隔離。本申請具有功能多、成本低、采樣速率和采樣精度高、電氣隔離能力強等優(yōu)點。
文檔編號G06F17/40GK202351871SQ201120465839
公開日2012年7月25日 申請日期2011年11月22日 優(yōu)先權(quán)日2011年11月22日
發(fā)明者孫嫻, 張斌, 朱良, 趙永杰, 馬恩云 申請人:北京泛華恒興科技有限公司