專利名稱：零終端機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，特別涉及一種零終端機(jī)。
背景技術(shù)：
傳統(tǒng)的終端機(jī)通常為PC機(jī)、筆記本電腦等設(shè)備。在這些終端機(jī)中，通常都包含有CPU、存儲(chǔ)器和操作系統(tǒng)，其硬件結(jié)構(gòu)復(fù)雜，制作成本昂貴。而且，在這些終端機(jī)中，各種輸入/輸出設(shè)備之間無法直接通信，必須經(jīng)過CPU進(jìn)行處理，因此，需要經(jīng)過一系列復(fù)雜的處理過程，導(dǎo)致速度慢、效率低。另外，終端機(jī)中的所有硬件都由操作系統(tǒng)進(jìn)行統(tǒng)ー管理，而操作系統(tǒng)是由軟件實(shí)現(xiàn)的，按自底向上通?？煞譃椴僮飨到y(tǒng)內(nèi)核、驅(qū)動(dòng)程序、接ロ層和應(yīng)用層。在這種操作系統(tǒng)架構(gòu)中，當(dāng)網(wǎng)卡接收到數(shù)據(jù)幀后，數(shù)據(jù)幀需要經(jīng)過操作系統(tǒng)的層層處理才能提交給對(duì)應(yīng)的應(yīng)用程序，應(yīng)用程序處理完后，又要經(jīng)過層層處理才能提交給對(duì)應(yīng)的子系統(tǒng)，如顯示子系統(tǒng)、音頻子系統(tǒng)等，最后將數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào)傳輸給輸出設(shè)備。在這樣 一段冗長(zhǎng)的數(shù)據(jù)通信過程中，每ー層處理都需要占用CPU處理時(shí)間，因此導(dǎo)致處理速度慢、效率低。同時(shí)，采用這種架構(gòu)的終端機(jī)對(duì)CPU的性能和散熱要求極高，這就會(huì)導(dǎo)致制造成本的大幅上升，平時(shí)維護(hù)時(shí)，又會(huì)面臨操作系統(tǒng)升級(jí)的問題，維護(hù)成本極大。因此，目前亟需ー種無CPU、無操作系統(tǒng)的終端機(jī)來簡(jiǎn)化硬件結(jié)構(gòu)，提升處理速度。

發(fā)明內(nèi)容
本發(fā)明提供了一種零終端機(jī)，用以實(shí)現(xiàn)ー種無CPU、無操作系統(tǒng)的終端機(jī)，從而簡(jiǎn)化硬件結(jié)構(gòu)，提升處理速度。一種零終端機(jī)，包括殼體，所述殼體外部設(shè)置有用干與外部網(wǎng)絡(luò)設(shè)備通信的網(wǎng)絡(luò)接口和用干與外部輸入/輸出設(shè)備通信的輸入/輸出接ロ，所述殼體內(nèi)部設(shè)置有現(xiàn)場(chǎng)可編程門陣列以及分別連接到所述現(xiàn)場(chǎng)可編程門陣列的以太網(wǎng)處理單元、微控制単元、協(xié)議引擎單元和輸入/輸出單元，其中，所述以太網(wǎng)處理単元還分別與所述網(wǎng)絡(luò)接ロ、所述微控制単元相連，用于將來自網(wǎng)絡(luò)接ロ的數(shù)據(jù)進(jìn)行處理后發(fā)送給微控制単元，還用于將來自微控制単元的數(shù)據(jù)進(jìn)行處理后發(fā)送給網(wǎng)絡(luò)接ロ ；所述微控制單元還與所述協(xié)議引擎單元相連，用于對(duì)來自以太網(wǎng)處理単元的數(shù)據(jù)進(jìn)行分析計(jì)算后傳送給協(xié)議引擎單元，還用于將來自協(xié)議引擎単元的數(shù)據(jù)進(jìn)行分析計(jì)算后傳送給以太網(wǎng)處理單元；所述協(xié)議引擎單元還與所述輸入/輸出單元相連，用于對(duì)來自微控制単元的數(shù)據(jù)進(jìn)行分類，并將分類后的數(shù)據(jù)傳送給輸入/輸出單元，還用于將來自輸入/輸出單元的數(shù)據(jù)傳送給微控制単元；所述輸入/輸出單元還與所述輸入/輸出接ロ相連，用于將來自協(xié)議引擎單元的數(shù)據(jù)傳送給輸入/輸出接ロ，還用于將來自輸入/輸出接ロ的數(shù)據(jù)傳送給協(xié)議引擎單元。較佳的，所述輸入/輸出接ロ包括用于接收視頻數(shù)據(jù)的視頻接ロ、用于接收音頻數(shù)據(jù)的音頻接ロ以及用于接收USB數(shù)據(jù)的USB接ロ，所述輸入/輸出單元包括用于處理視頻數(shù)據(jù)的視頻處理單元、用于處理音頻數(shù)據(jù)的音頻處理單元以及用于處理USB數(shù)據(jù)的USB處理單元，所述視頻處理單元、所述音頻處理單元和所述USB處理單元分別與所述協(xié)議引擎單元相連，所述視頻處理單元還與所述視頻接ロ相連，所述音頻處理單元還與所述音頻接ロ相連，所述USB處理單元還與所述USB接ロ相連。較佳的，所述視頻處理單元包括視頻編解碼器和視頻數(shù)模轉(zhuǎn)換器，其中，所述視頻編解碼器分別與所述協(xié)議引擎單元、所述視頻數(shù)模轉(zhuǎn)換器相連，用于對(duì)來自協(xié)議引擎單元的視頻數(shù)據(jù)進(jìn)行編碼或解碼后傳送給視頻數(shù)模轉(zhuǎn)換器；所述視頻數(shù)模轉(zhuǎn)換器還與所述視頻接ロ相連，用于對(duì)來自視頻編解碼器的視頻數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換后傳送給視頻接ロ。較佳的，所述視頻處理單元進(jìn)ー步包括與所述視頻編解碼器相連的視頻時(shí)鐘同步單元，用于對(duì)來自視頻編解碼器的視頻數(shù)據(jù)進(jìn)行同歩。較佳的，所述視頻處理單元進(jìn)ー步包括幀緩沖単元，其分別與所述協(xié)議引擎單元、所述視頻編解碼器相連，用于對(duì)來自協(xié)議引擎單元的視頻數(shù)據(jù)進(jìn)行緩存后傳送給視頻編解碼器。較佳的，所述音頻處理單元包括音頻編解碼器和音頻數(shù)模轉(zhuǎn)換器，其中，所述音 頻編解碼器分別與所述協(xié)議引擎單元、所述音頻數(shù)模轉(zhuǎn)換器相連，用于對(duì)來自協(xié)議引擎單元的音頻數(shù)據(jù)進(jìn)行編碼或解碼后傳送給音頻數(shù)模轉(zhuǎn)換器；所述音頻數(shù)模轉(zhuǎn)換器還與所述音頻接ロ相連，用于對(duì)來自音頻編解碼器的音頻數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換后傳送給音頻接ロ。 較佳的，所述USB處理單元包括USB編解碼器、USB控制器和USB集線器，其中，所述USB編解碼器分別與所述協(xié)議引擎單元、所述USB控制器相連，用于對(duì)USB數(shù)據(jù)進(jìn)行編碼或解碼；所述USB控制器還與所述USB集線器相連，用于對(duì)USB數(shù)據(jù)進(jìn)行控制；所述USB集線器還與所述USB接ロ相連，用于對(duì)USB數(shù)據(jù)進(jìn)行放大。較佳的，所述殼體外部進(jìn)ー步設(shè)置有復(fù)位按鍵，所述殼體內(nèi)部進(jìn)ー步包括連接到現(xiàn)場(chǎng)可編程門陣列的復(fù)位單元，該復(fù)位単元分別與所述協(xié)議引擎單元、所述復(fù)位按鍵相連，用于在所述復(fù)位按鍵按下時(shí)產(chǎn)生復(fù)位信號(hào)，并將所述復(fù)位信號(hào)傳送給協(xié)議引擎單元。較佳的，所述以太網(wǎng)處理単元進(jìn)ー步包括以太網(wǎng)物理層芯片和以太網(wǎng)介質(zhì)訪問控制層芯片，其中，所述以太網(wǎng)物理層芯片分別與所述網(wǎng)絡(luò)接ロ、所述以太網(wǎng)介質(zhì)訪問控制層芯片相連，用于實(shí)現(xiàn)來自網(wǎng)絡(luò)接ロ的網(wǎng)絡(luò)數(shù)據(jù)的傳輸通路；所述以太網(wǎng)介質(zhì)訪問控制層芯片還與微控制単元相連，用于對(duì)來自以太網(wǎng)物理層芯片的網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行處理。較佳的，所述殼體內(nèi)部進(jìn)ー步包括連接到現(xiàn)場(chǎng)可編程門陣列的頻率控制芯片，所述頻率控制芯片與所述輸入/輸出單元相連，用于對(duì)要傳輸?shù)捷斎?輸出單元的數(shù)據(jù)的頻率進(jìn)行控制。本發(fā)明實(shí)施例中，通過FPGA與以太網(wǎng)處理單元、微控制単元、協(xié)議引擎單元和輸入/輸出單元相連，由于FPGA可以通過硬件語(yǔ)言模擬各種硬件的通信時(shí)序，因而可以對(duì)來自網(wǎng)絡(luò)以及輸入/輸出設(shè)備的信息進(jìn)行處理，從而代替了傳統(tǒng)的CPU，簡(jiǎn)化了終端機(jī)的硬件結(jié)構(gòu)。


圖I為本發(fā)明實(shí)施例中的零終端機(jī)的結(jié)構(gòu)示意圖；圖2為本發(fā)明優(yōu)選實(shí)施例中的零終端機(jī)的外部結(jié)構(gòu)示意圖；圖3為本發(fā)明優(yōu)選實(shí)施例中的零終端機(jī)的內(nèi)部結(jié)構(gòu)示意圖。
具體實(shí)施例方式為充分了解本發(fā)明的目的、特征及功效，借由下述具體的實(shí)施方式，對(duì)本發(fā)明做詳細(xì)說明，但本發(fā)明并不僅僅限于此。本發(fā)明實(shí)施例提供了一種零終端機(jī)，用以實(shí)現(xiàn)ー種無CPU、無操作系統(tǒng)的終端機(jī)，從而簡(jiǎn)化硬件結(jié)構(gòu)，提升處理速度。本發(fā)明實(shí)施例中的零終端機(jī)具體是ー個(gè)小盒子，它可以連接鍵盤、鼠標(biāo)、顯示器、音箱、以太網(wǎng)設(shè)備和USB存儲(chǔ)介質(zhì)等外圍設(shè)備。圖I示出了本發(fā)明實(shí)施例中零終端機(jī)的結(jié)構(gòu)示意圖。如圖I所示，零終端機(jī)包括殼體21，殼體21外部設(shè)置有用于連接以太網(wǎng)等網(wǎng)絡(luò)設(shè)備的網(wǎng)絡(luò)接ロ 24，以及用于連接鍵盤、鼠標(biāo)、顯示器、音箱以及USB存儲(chǔ)介質(zhì)等輸入/輸出設(shè)備的輸入/輸出接ロ 20。殼體內(nèi)部設(shè)置有現(xiàn)場(chǎng)可編程門陣列(簡(jiǎn)稱FPGA) I,以及分別連接到FPGAl的以太網(wǎng)處理單元2、微控制単元3 (簡(jiǎn)稱MCU)、協(xié)議引擎單元4和輸入/輸出單元5。其中，以太網(wǎng)處理單元2的一端與網(wǎng)絡(luò)接ロ 24相連，另一端與MCU3相連；MCU3的一端與以太網(wǎng)處理單元2相連，另一端與協(xié)議引擎單元4相連；協(xié)議引擎單元4的一端與 MCU3相連,另一端與輸入/輸出單兀5相連；輸入/輸出單兀5的一端與協(xié)議引擎單兀4相連，另一端與輸入/輸出接ロ 20相連。其中，圖I中的殼體21是通過一條直線示意的，直線上方表不殼體及殼體外部的部分，直線下方表不殼體內(nèi)部的部分，在實(shí)際情況中，殼體21通常是ー個(gè)封閉的四方體形狀。具體地，所述輸入/輸出接ロ包括視頻接ロ、音頻接口和USB接ロ，則輸入/輸出單元包括視頻處理單元、音頻處理單元和USB處理單元。其中，視頻處理單元包括視頻編解碼器和視頻數(shù)模轉(zhuǎn)換器，其中，所述視頻編解碼器的一端與所述協(xié)議引擎單元相連，另一端與視頻數(shù)模轉(zhuǎn)換器相連；所述視頻數(shù)模轉(zhuǎn)換器的一端與所述視頻編解碼器相連，另一端與所述視頻接ロ相連。該視頻處理單元還可以進(jìn)ー步包括與所述視頻編解碼器相連的視頻時(shí)鐘同步單元。而且，所述視頻處理單元還可以進(jìn)一歩包括幀緩沖単元，其一端與所述協(xié)議引擎單元相連，另一端與所述視頻編解碼器相連。音頻處理単元包括音頻編解碼器和音頻數(shù)模轉(zhuǎn)換器，其中，所述音頻編解碼器的一端與所述協(xié)議引擎單元相連，另一端與音頻數(shù)模轉(zhuǎn)換器相連；所述音頻數(shù)模轉(zhuǎn)換器的一端與所述音頻編解碼器相連，另一端與所述音頻接ロ相連。USB處理單元包括USB編解碼器、USB控制器和USB集線器，其中，所述USB編解碼器的一端與所述協(xié)議引擎單元相連，另一端與USB控制器相連；所述USB控制器的一端與所述USB編解碼器相連，另一端與所述USB集線器相連；所述USB集線器的一端與所述USB控制器相連，另一端與所述USB接ロ相連。以太網(wǎng)處理單元可以進(jìn)一歩包括以太網(wǎng)物理層芯片和以太網(wǎng)介質(zhì)訪問控制層芯片，其中，以太網(wǎng)物理層芯片的一端與所述網(wǎng)絡(luò)接ロ相連，另一端與所述以太網(wǎng)介質(zhì)訪問控制層芯片相連；以太網(wǎng)介質(zhì)訪問控制層芯片的一端與以太網(wǎng)物理層芯片相連，另一端與微控制單元相連。另外，殼體外部還可以進(jìn)ー步設(shè)置有復(fù)位按鍵，則所述殼體內(nèi)部進(jìn)ー步包括連接到現(xiàn)場(chǎng)可編程門陣列的復(fù)位單元，該復(fù)位単元的一端與所述協(xié)議引擎單元相連，另一端與所述復(fù)位按鍵相連。而且，殼體內(nèi)部還可以進(jìn)ー步包括連接到現(xiàn)場(chǎng)可編程門陣列的頻率控制芯片，所述頻率控制芯片與所述輸入/輸出單元相連。本發(fā)明實(shí)施例中的零終端機(jī)，通過FPGA與以太網(wǎng)處理單元、微控制單元、協(xié)議引擎單元和輸入/輸出單元相連，由于FPGA可以通過硬件語(yǔ)言模擬各種硬件的通信時(shí)序，因而可以對(duì)來自網(wǎng)絡(luò)以及輸入/輸出設(shè)備的信息進(jìn)行處理，從而代替了傳統(tǒng)的CPU，簡(jiǎn)化了終端機(jī)的硬件結(jié)構(gòu)。下面以ー個(gè)優(yōu)選實(shí)施例詳細(xì)描述ー下本發(fā)明提供的零終端機(jī)的具體結(jié)構(gòu)。圖2示出了本發(fā)明優(yōu)選實(shí)施例中的零終端機(jī)的外部示意圖。從圖2可以看出，零終端機(jī)包括殼體21，殼體21外部設(shè)置有網(wǎng)絡(luò)接ロ 24，例如RJ45千兆以太網(wǎng)絡(luò)接ロ，該網(wǎng)絡(luò)接ロ 24通過網(wǎng)線與外部網(wǎng)絡(luò)設(shè)備相連，用于接收外部網(wǎng)絡(luò)設(shè)備發(fā)送的數(shù)據(jù)，還用于向外部網(wǎng)絡(luò)設(shè)備傳送數(shù)據(jù)。該外部網(wǎng)絡(luò)設(shè)備包括但不限于桌面虛擬機(jī)、控制服務(wù)器。殼體外部還設(shè)置有輸入/輸出接ロ，用于與輸入/輸出設(shè)備相連。具體地，輸入/輸出接ロ包括用于連接顯示設(shè)備的視頻接ロ 23 (例如VGA端ロ)、用于連接音箱等音頻設(shè)備的音頻接ロ(圖中未示出)，以及用于連接鍵盤、鼠標(biāo)和存儲(chǔ)設(shè)備的USB接ロ 25。其中USB接ロ 25的數(shù)量為多 個(gè)。殼體21上還設(shè)置有電源接ロ 22。 圖3示出了本發(fā)明優(yōu)選實(shí)施例中的零終端機(jī)的內(nèi)部結(jié)構(gòu)示意圖。從圖3可以看出，該零終端機(jī)內(nèi)部包括與網(wǎng)絡(luò)接ロ(例如以太網(wǎng)端ロ)相連的以太網(wǎng)物理層芯片，以及與以太網(wǎng)物理層芯片相連的以太網(wǎng)介質(zhì)訪問控制層芯片，以太網(wǎng)物理層芯片和以太網(wǎng)介質(zhì)訪問控制層芯片共同構(gòu)成了以太網(wǎng)處理單元，用于實(shí)現(xiàn)對(duì)來自網(wǎng)絡(luò)接ロ的數(shù)據(jù)的基本處理。其中，以太網(wǎng)物理層芯片用于實(shí)現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)的傳輸通路，以太網(wǎng)介質(zhì)訪問控制層芯片用于對(duì)以太網(wǎng)物理層芯片傳輸?shù)木W(wǎng)絡(luò)數(shù)據(jù)進(jìn)行必要的處理。該零終端機(jī)內(nèi)部還包括用于對(duì)以太網(wǎng)處理単元傳輸?shù)木W(wǎng)絡(luò)數(shù)據(jù)進(jìn)行分析計(jì)算等操作的微控制単元和協(xié)議引擎單元。其中，微控制単元與以太網(wǎng)處理單元中的以太網(wǎng)介質(zhì)訪問控制層芯片相連，用于對(duì)以太網(wǎng)介質(zhì)訪問控制層芯片傳輸?shù)木W(wǎng)絡(luò)數(shù)據(jù)進(jìn)行必要的分析計(jì)算，并將分析計(jì)算后的網(wǎng)絡(luò)數(shù)據(jù)傳輸給協(xié)議引擎單元。協(xié)議引擎單元與微控制単元相連，協(xié)議引擎單元首先對(duì)微控制単元分析計(jì)算后的網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行分類，例如，可以將網(wǎng)絡(luò)數(shù)據(jù)分為視頻流數(shù)據(jù)、音頻流數(shù)據(jù)和USB數(shù)據(jù)等。協(xié)議引擎單元根據(jù)網(wǎng)絡(luò)數(shù)據(jù)的類型，確定相應(yīng)類型的數(shù)據(jù)的處理協(xié)議，處理協(xié)議中規(guī)定了各種類型的數(shù)據(jù)的優(yōu)先級(jí)以及處理算法(關(guān)于具體的處理協(xié)議將在下文進(jìn)行詳細(xì)介紹)，然后，協(xié)議引擎單元對(duì)網(wǎng)絡(luò)數(shù)據(jù)加上相應(yīng)的類型標(biāo)識(shí)后分發(fā)給對(duì)應(yīng)的輸入/輸出設(shè)備。為了實(shí)現(xiàn)協(xié)議引擎與輸入/輸出設(shè)備之間的通信，零終端機(jī)內(nèi)部進(jìn)ー步包括輸入/輸出單元。輸入/輸出單元的一端與協(xié)議引擎單元相連，用于接收協(xié)議引擎單元分發(fā)的網(wǎng)絡(luò)數(shù)據(jù)，另一端與輸入/輸出接ロ相連，用于通過輸入/輸出接ロ將數(shù)據(jù)傳輸給對(duì)應(yīng)的輸入/輸出設(shè)備。具體地，輸入/輸出單元包括用于處理視頻流數(shù)據(jù)的視頻處理単元、用于處理音頻流數(shù)據(jù)的音頻處理單元以及用于處理USB數(shù)據(jù)的USB處理單元。其中，視頻處理單元包括與協(xié)議引擎單元相連的視頻編解碼器，用于對(duì)視頻流數(shù)據(jù)進(jìn)行編碼或解碼；與視頻編解碼器相連的視頻數(shù)模轉(zhuǎn)換器，用于將視頻編解碼器編碼或解碼后的數(shù)字信號(hào)轉(zhuǎn)換為VGA端ロ能夠識(shí)別的模擬信號(hào)，并將轉(zhuǎn)換后的模擬信號(hào)通過VGA端ロ傳輸給對(duì)應(yīng)的顯示設(shè)備。為了實(shí)現(xiàn)視頻信號(hào)的同步，視頻處理單元進(jìn)ー步包括與視頻編解碼器相連的視頻時(shí)鐘同步模塊。另外，為了實(shí)現(xiàn)視頻信號(hào)的緩存，視頻處理單元進(jìn)ー步包括幀緩沖単元，其一端與協(xié)議引擎單元相連，另一端與視頻編解碼器相連，用于在視頻流數(shù)據(jù)量較大，超出視頻編解碼器的處理容量吋，緩存一部分視頻流數(shù)據(jù)到幀緩沖單元，以確保視頻編解碼器的正常運(yùn)行。音頻處理単元包括與協(xié)議引擎單元相連的音頻編解碼器，用于對(duì)音頻流數(shù)據(jù)進(jìn)行編碼或解碼；與音頻編解碼器相連的音頻數(shù)模轉(zhuǎn)換器，用于將音頻編解碼器編碼或解碼后的數(shù)字信號(hào)轉(zhuǎn)換為人耳能夠識(shí)別的模擬信號(hào)，并將轉(zhuǎn)換后的模擬信號(hào)通過音頻接ロ，例如內(nèi)置揚(yáng)聲器接ロ或頭戴式耳機(jī)接ロ傳輸給外部的音頻設(shè)備。USB處理單元包括與協(xié)議引擎單元相連的USB編解碼器，用于對(duì)USB數(shù)據(jù)進(jìn)行編碼或解碼；與USB編解碼器相連的USB控制器，用于對(duì)USB編解碼器編碼或解碼后的數(shù)據(jù)進(jìn)行必要的控制；與USB控制器相連的USB集線器，用于對(duì)USB控制器傳輸過來的數(shù)據(jù)進(jìn)行再生放大等操作后通過USB端ロ傳輸給對(duì)應(yīng)的外部設(shè)備。其中，USB端ロ對(duì)應(yīng)的外部設(shè)備包括鍵盤、鼠標(biāo)和優(yōu)盤等。因此，USB端ロ接收到的數(shù)據(jù)中除了傳輸給優(yōu)盤的USB數(shù)據(jù)外，還包含一部分傳輸給鍵盤或鼠標(biāo)的按鍵數(shù)據(jù)。
為了實(shí)現(xiàn)對(duì)上述的輸入/輸出單元中傳輸?shù)臄?shù)據(jù)流的頻率的控制，零終端機(jī)還包括與各個(gè)輸入/輸出單元分別相連的頻率控制芯片，用以控制視頻流或音頻流的傳輸頻率。另外，為了完成零終端機(jī)的重啟功能，在零終端機(jī)的外売上還設(shè)置有復(fù)位按鍵，相應(yīng)地，在零終端機(jī)的內(nèi)部進(jìn)ー步設(shè)置有與復(fù)位按鍵相連的復(fù)位單元，該復(fù)位單元還與協(xié)議引擎單元相連，用于在用戶按下復(fù)位按鍵時(shí)產(chǎn)生復(fù)位信號(hào)或硬件中斷信號(hào)，并將該復(fù)位信號(hào)或硬件中斷信號(hào)對(duì)應(yīng)的硬件中斷數(shù)據(jù)傳輸給協(xié)議引擎單元進(jìn)行處理。通過上述的描述可以看出，協(xié)議引擎單元主要用于將微控制單元傳送的以太網(wǎng)處理單元的網(wǎng)絡(luò)數(shù)據(jù)處理后分發(fā)給相應(yīng)的輸入/輸出單元，由輸入/輸出單元傳輸給相應(yīng)的輸出/輸出設(shè)備。另外，協(xié)議引擎單元還用于接收輸入/輸出設(shè)備通過輸出/輸出單元傳輸?shù)臄?shù)據(jù)，并通過微控制単元將這些數(shù)據(jù)傳輸給網(wǎng)絡(luò)端ロ連接的網(wǎng)絡(luò)設(shè)備。而且，協(xié)議引擎単元還用于接收來自復(fù)位單元的硬件中斷數(shù)據(jù)。由此可見，協(xié)議引擎單元所處理的數(shù)據(jù)的類型至少包括視頻流數(shù)據(jù)、音頻流數(shù)據(jù)、USB數(shù)據(jù)、以太網(wǎng)數(shù)據(jù)和硬件中斷數(shù)據(jù)。協(xié)議引擎単元確定了數(shù)據(jù)的類型之后，確定相應(yīng)類型數(shù)據(jù)的處理協(xié)議，然后，協(xié)議引擎單元根據(jù)確定的處理協(xié)議對(duì)不同類型的數(shù)據(jù)采用不同的優(yōu)先級(jí)和算法進(jìn)行處理，例如對(duì)于視頻流數(shù)據(jù)，采用去重算法進(jìn)行處理，該去重算法可以是基于哈希的去重算法，會(huì)對(duì)視頻流數(shù)據(jù)進(jìn)行分析，建立多級(jí)索引表，可去除相同的數(shù)據(jù)，只在顯示緩沖區(qū)保留不同的數(shù)據(jù)，這樣就減少了視頻流數(shù)據(jù)的數(shù)據(jù)量，降低了對(duì)網(wǎng)絡(luò)帶寬的占用，提高了視頻流數(shù)據(jù)的傳輸效率；對(duì)于音頻流數(shù)據(jù)，采用哈夫曼算法進(jìn)行處理，該算法有效的減少了音頻流數(shù)據(jù)的數(shù)據(jù)量，降低了對(duì)網(wǎng)絡(luò)帶寬的占用，提高了音頻流數(shù)據(jù)的傳輸效率；對(duì)于USB數(shù)據(jù)，采用紅黑樹平衡算法進(jìn)行處理，該算法將USB數(shù)據(jù)根據(jù)優(yōu)先級(jí)生成ー棵紅黑樹，樹的每ー個(gè)節(jié)點(diǎn)為ー個(gè)數(shù)據(jù)，以使數(shù)據(jù)可以被快速地檢索到，最終提高了 USB數(shù)據(jù)的傳輸效率。對(duì)于硬件中斷數(shù)據(jù)，采用最高優(yōu)先級(jí)算法進(jìn)行處理，接收到硬件中斷數(shù)據(jù)后，立即將該數(shù)據(jù)置為最高優(yōu)先級(jí)，使其能立刻被處理，從而提高了整個(gè)系統(tǒng)的響應(yīng)速度，使用戶與機(jī)器的人機(jī)交互感受得到提升。對(duì)于以太網(wǎng)數(shù)據(jù)，可以采用現(xiàn)有技術(shù)中的常用算法進(jìn)行處理，在此不再贅述。由于本實(shí)施例中的零終端機(jī)主要是由FPGA (圖3未示出)來模擬各個(gè)硬件的通信時(shí)序的，因此，上面提到的每ー個(gè)単元，例如以太網(wǎng)處理單元、微控制単元、協(xié)議引擎單元、輸入/輸出單元以及復(fù)位単元都要連接到FPGA上，每ー個(gè)単元接收到數(shù)據(jù)后，都要先發(fā)送給FPGA，由FPGA進(jìn)行必要的處理后再發(fā)送給后續(xù)的單元進(jìn)行處理。具體地，F(xiàn)PGA是通過硬件描述語(yǔ)言VerilogHDL來實(shí)現(xiàn)的，只要由編程人員根據(jù)需要編寫出具備特定功能的硬件描述語(yǔ)言，然后對(duì)零終端設(shè)備進(jìn)行上電，F(xiàn)PGA就會(huì)初始化，在初始化過程中，具備特定功能的硬件描述語(yǔ)言所表達(dá)的通信協(xié)議將被灌入FPGA中，使得FPGA成為具有專有功能的集成電路。具體地，可以在零終端機(jī)內(nèi)部設(shè)置ー個(gè)燒錄軟體芯片，專門用來實(shí)現(xiàn)零終端機(jī)上電時(shí)的初始化過程。 本實(shí)施例中的零終端機(jī)直接由FPGA實(shí)現(xiàn)與網(wǎng)卡和各種輸入/輸出設(shè)備之間的通信，易于定制。而且，由于通信過程完全由硬件完成，不必經(jīng)過操作系統(tǒng)中的軟件的層層處理，使得數(shù)據(jù)包經(jīng)過的路由大大減少，因而使得通信過程更加便捷、高效、可靠。而且，由于FPGA的高集成性，還大大減少了 PCB上的硬件電路，使得PCB的布線難度也隨之下降，這樣不僅降低了功耗，還減少了制造成本，降低了出錯(cuò)率。而且，由于沒有操作系統(tǒng)，所以也沒有固件升級(jí)的維護(hù)成本。
另外，本實(shí)施例中的零終端機(jī)，由FPGA直接和以太網(wǎng)處理單元以及輸入/輸出單元相連，使得零終端機(jī)啟動(dòng)時(shí)可以由FPGA直接提取啟動(dòng)信息，從而節(jié)約啟動(dòng)時(shí)間。另外，零終端機(jī)在數(shù)據(jù)傳輸時(shí)直接由FPGA和其他単元進(jìn)行溝通，不必像傳統(tǒng)的PC機(jī)那樣通過總線去處理數(shù)據(jù)，這樣就提高了工作效率，使整個(gè)電路的設(shè)計(jì)更加集成化、簡(jiǎn)單化，成本更低，體積更小。本領(lǐng)域技術(shù)人員可以理解，雖然上述說明中，為便于理解，對(duì)方法的步驟采用了順序性描述，但是應(yīng)當(dāng)指出，對(duì)于上述步驟的順序并不作嚴(yán)格限制。本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法中的全部或部分步驟是可以通過程序來指令相關(guān)的硬件來完成，該程序可以存儲(chǔ)于ー計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，如R0M/RAM、磁碟、光盤等。還可以理解的是，附圖或?qū)嵤├兴镜难b置結(jié)構(gòu)僅僅是示意性的，表示邏輯結(jié)構(gòu)。其中作為分離部件顯示的模塊可能是或者可能不是物理上分開的，作為模塊顯示的部件可能是或者可能不是物理模塊。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種零終端機(jī)，其特征在于，包括殼體，所述殼體外部設(shè)置有用干與外部網(wǎng)絡(luò)設(shè)備通信的網(wǎng)絡(luò)接口和用干與外部輸入/輸出設(shè)備通信的輸入/輸出接ロ，所述殼體內(nèi)部設(shè)置有現(xiàn)場(chǎng)可編程門陣列以及分別連接到所述現(xiàn)場(chǎng)可編程門陣列的以太網(wǎng)處理單元、微控制單元、協(xié)議引擎單元和輸入/輸出單元，其中， 所述以太網(wǎng)處理単元還分別與所述網(wǎng)絡(luò)接ロ、所述微控制単元相連，用于將來自網(wǎng)絡(luò)接ロ的數(shù)據(jù)進(jìn)行處理后發(fā)送給微控制単元，還用于將來自微控制単元的數(shù)據(jù)進(jìn)行處理后發(fā)送給網(wǎng)絡(luò)接ロ； 所述微控制單元還與所述協(xié)議引擎單元相連，用于對(duì)來自以太網(wǎng)處理単元的數(shù)據(jù)進(jìn)行分析計(jì)算后傳送給協(xié)議引擎單元，還用于將來自協(xié)議引擎單元的數(shù)據(jù)進(jìn)行分析計(jì)算后傳送給以太網(wǎng)處理単元； 所述協(xié)議引擎單元還與所述輸入/輸出單元相連，用于對(duì)來自微控制単元的數(shù)據(jù)進(jìn)行分類，并將分類后的數(shù)據(jù)傳送給輸入/輸出單元，還用于將來自輸入/輸出單元的數(shù)據(jù)傳送給微控制單兀； 所述輸入/輸出單元還與所述輸入/輸出接ロ相連，用于將來自協(xié)議引擎單元的數(shù)據(jù)傳送給輸入/輸出接ロ，還用于將來自輸入/輸出接ロ的數(shù)據(jù)傳送給協(xié)議引擎單元。
2.根據(jù)權(quán)利要求I所述的零終端機(jī)，其特征在于，所述輸入/輸出接ロ包括用于接收視頻數(shù)據(jù)的視頻接ロ、用于接收音頻數(shù)據(jù)的音頻接ロ以及用于接收USB數(shù)據(jù)的USB接ロ，所述輸入/輸出單元包括用于處理視頻數(shù)據(jù)的視頻處理単元、用于處理音頻數(shù)據(jù)的音頻處理單元以及用于處理USB數(shù)據(jù)的USB處理單元，所述視頻處理單元、所述音頻處理單元和所述USB處理單元分別與所述協(xié)議引擎單元相連，所述視頻處理單元還與所述視頻接ロ相連，所述音頻處理單元還與所述音頻接ロ相連，所述USB處理單元還與所述USB接ロ相連。
3.根據(jù)權(quán)利要求2所述的零終端機(jī)，其特征在于，所述視頻處理單元包括視頻編解碼器和視頻數(shù)模轉(zhuǎn)換器，其中， 所述視頻編解碼器分別與所述協(xié)議引擎單元、所述視頻數(shù)模轉(zhuǎn)換器相連，用于對(duì)來自協(xié)議引擎單元的視頻數(shù)據(jù)進(jìn)行編碼或解碼后傳送給視頻數(shù)模轉(zhuǎn)換器； 所述視頻數(shù)模轉(zhuǎn)換器還與所述視頻接ロ相連，用于對(duì)來自視頻編解碼器的視頻數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換后傳送給視頻接ロ。
4.根據(jù)權(quán)利要求3所述的零終端機(jī)，其特征在于，所述視頻處理單元進(jìn)ー步包括 與所述視頻編解碼器相連的視頻時(shí)鐘同步單元，用于對(duì)來自視頻編解碼器的視頻數(shù)據(jù)進(jìn)行同
5.根據(jù)權(quán)利要求3所述的零終端機(jī)，其特征在于，所述視頻處理單元進(jìn)ー步包括 幀緩沖単元，其分別與所述協(xié)議引擎單元、所述視頻編解碼器相連，用于對(duì)來自協(xié)議引擎單元的視頻數(shù)據(jù)進(jìn)行緩存后傳送給視頻編解碼器。
6.根據(jù)權(quán)利要求2所述的零終端機(jī)，其特征在于，所述音頻處理單元包括音頻編解碼器和音頻數(shù)模轉(zhuǎn)換器，其中， 所述音頻編解碼器分別與所述協(xié)議引擎單元、所述音頻數(shù)模轉(zhuǎn)換器相連，用于對(duì)來自協(xié)議引擎單元的音頻數(shù)據(jù)進(jìn)行編碼或解碼后傳送給音頻數(shù)模轉(zhuǎn)換器； 所述音頻數(shù)模轉(zhuǎn)換器還與所述音頻接ロ相連，用于對(duì)來自音頻編解碼器的音頻數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換后傳送給音頻接ロ。
7.根據(jù)權(quán)利要求2所述的零終端機(jī)，其特征在于，所述USB處理單元包括USB編解碼器、USB控制器和USB集線器，其中， 所述USB編解碼器分別與所述協(xié)議引擎單元、所述USB控制器相連，用于對(duì)USB數(shù)據(jù)進(jìn)行編碼或解碼； 所述USB控制器還與所述USB集線器相連，用于對(duì)USB數(shù)據(jù)進(jìn)行控制； 所述USB集線器還與所述USB接ロ相連，用于對(duì)USB數(shù)據(jù)進(jìn)行放大。
8.根據(jù)權(quán)利要求I所述的零終端機(jī)，其特征在于，所述殼體外部進(jìn)ー步設(shè)置有復(fù)位按鍵，所述殼體內(nèi)部進(jìn)ー步包括連接到現(xiàn)場(chǎng)可編程門陣列的復(fù)位單元，該復(fù)位単元分別與所述協(xié)議引擎單元、所述復(fù)位按鍵相連，用于在所述復(fù)位按鍵按下時(shí)產(chǎn)生復(fù)位信號(hào)，并將所述復(fù)位信號(hào)傳送給協(xié)議引擎單元。
9.根據(jù)權(quán)利要求I所述的零終端機(jī)，其特征在于，所述以太網(wǎng)處理単元進(jìn)ー步包括以太網(wǎng)物理層芯片和以太網(wǎng)介質(zhì)訪問控制層芯片，其中， 所述以太網(wǎng)物理層芯片分別與所述網(wǎng)絡(luò)接ロ、所述以太網(wǎng)介質(zhì)訪問控制層芯片相連，用于實(shí)現(xiàn)來自網(wǎng)絡(luò)接ロ的網(wǎng)絡(luò)數(shù)據(jù)的傳輸通路； 所述以太網(wǎng)介質(zhì)訪問控制層芯片還與微控制單元相連，用于對(duì)來自以太網(wǎng)物理層芯片的網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行處理。
10.根據(jù)權(quán)利要求I所述的零終端機(jī)，其特征在于，所述殼體內(nèi)部進(jìn)ー步包括連接到現(xiàn)場(chǎng)可編程門陣列的頻率控制芯片，所述頻率控制芯片與所述輸入/輸出單元相連，用于對(duì)要傳輸?shù)捷斎?輸出單元的數(shù)據(jù)的頻率進(jìn)行控制。
全文摘要
本發(fā)明公開了一種零終端機(jī)，用以實(shí)現(xiàn)一種無CPU、無操作系統(tǒng)的終端機(jī)，從而簡(jiǎn)化硬件結(jié)構(gòu)，提升處理速度。該零終端機(jī)包括殼體，所述殼體外部設(shè)置有網(wǎng)絡(luò)接口和輸入/輸出接口，所述殼體內(nèi)部設(shè)置有現(xiàn)場(chǎng)可編程門陣列以及分別連接到所述現(xiàn)場(chǎng)可編程門陣列的以太網(wǎng)處理單元、微控制單元、協(xié)議引擎單元和輸入/輸出單元，其中，所述以太網(wǎng)處理單元還分別與所述網(wǎng)絡(luò)接口、所述微控制單元相連；所述微控制單元還與所述協(xié)議引擎單元相連；所述協(xié)議引擎單元還與所述輸入/輸出單元相連；所述輸入/輸出單元還與所述輸入/輸出接口相連。
文檔編號(hào)G06F1/16GK102866732SQ20121030091
公開日2013年1月9日 申請(qǐng)日期2012年8月22日 優(yōu)先權(quán)日2012年8月22日
發(fā)明者趙新華, 李金凱 申請(qǐng)人:上海金圖信息科技有限公司