專(zhuān)利名稱(chēng)：片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法及其系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及片上系統(tǒng)，特別涉及片上系統(tǒng)中對(duì)片外存儲(chǔ)器的工作頻率調(diào)整技術(shù)。
背景技術(shù)：
多核片上系統(tǒng)(System On Chip，簡(jiǎn)稱(chēng)“S0C”)芯片包括兩個(gè)及兩個(gè)以上的物理處理器核(即SOC芯片中的中央處理器CPU)，不同的處理器核可以共享外部存儲(chǔ)器。在實(shí)際應(yīng)用中，當(dāng)片外存儲(chǔ)器SDRAM作為多核SOC芯片的代碼運(yùn)行空間和數(shù)據(jù)存儲(chǔ)空間時(shí)，在不同的應(yīng)用狀態(tài)下多核SOC芯片對(duì)SDRAM訪(fǎng)問(wèn)的帶寬需求不同。譬如在進(jìn)行并發(fā)多任務(wù)操作時(shí)， CPUl播放MP3格式的文件、CPU2運(yùn)行物理層理通信協(xié)議棧、CPU3對(duì)語(yǔ)音信號(hào)進(jìn)行編解碼操作、CPU4運(yùn)行高層通信協(xié)議棧，此時(shí)SOC芯片對(duì)片外SDRAM的訪(fǎng)問(wèn)帶寬需求大，因而片外存儲(chǔ)器SDRAM需要工作在較高頻率。當(dāng)多核SOC芯片運(yùn)行單任務(wù)操作時(shí)，即CPU1、CPU3都處于空閑狀態(tài)，而CPU2、CPU4處理通信協(xié)議棧時(shí)，SOC芯片對(duì)于SDRAM的訪(fǎng)問(wèn)帶寬需求低，因而片外存儲(chǔ)器SDRAM可以工作在較低頻率。由此可見(jiàn)，多核SOC芯片需要根據(jù)系統(tǒng)的運(yùn)行情況動(dòng)態(tài)調(diào)整SDRAM的總線(xiàn)工作頻率，以提高系統(tǒng)的工作效率，并降低系統(tǒng)在運(yùn)行狀態(tài)的功耗。在如圖1所示的多核SOC系統(tǒng)中，SDC表示SDRAM控制器，CPU核通過(guò)連接在系統(tǒng)總線(xiàn)上的SDC控制器對(duì)SDRAM進(jìn)行讀寫(xiě)等操作，當(dāng)某個(gè)CPU核對(duì)SDRAM的操作沒(méi)有結(jié)束時(shí)， 其它CPU核對(duì)SDRAM的操作在SDC控制器外排隊(duì)等候。SDRAM是一種動(dòng)態(tài)隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器， 對(duì)其進(jìn)行讀寫(xiě)操作時(shí)SDRAM的工作時(shí)鐘頻率需要保持穩(wěn)定。由于多核SOC芯片根據(jù)系統(tǒng)的運(yùn)行情況調(diào)整SDRAM總線(xiàn)的工作頻率，譬如CPUl需要調(diào)整SDRAM總線(xiàn)頻率而CPU2、CPU3、CPU4仍處于工作狀態(tài)，在這種情況下對(duì)于SDRAM總線(xiàn)頻率的調(diào)整不能影響CPU2、CPU3、CPU4的正常工作。因此傳統(tǒng)的方法需要不同CPU之間通過(guò)軟件交互以避免在CPUl調(diào)整SDRAM總線(xiàn)頻率時(shí)，CPU2、CPU3、CPU4操作SDRAM。具體地說(shuō)，如圖2所示，CPUl需要調(diào)整SDRAM總線(xiàn)頻率時(shí)，向CPU2、CPU3、CPU4通知SDRAM工作頻率將要發(fā)生變化，CPU2、CPU3、CPU4收到這個(gè)標(biāo)志后對(duì)當(dāng)前正在操作的存儲(chǔ)器空間進(jìn)行判斷，如果沒(méi)有訪(fǎng)問(wèn)SDRAM，則通知CPUl可以調(diào)整SDRAM的頻率；如果正在訪(fǎng)問(wèn) SDRAM，則通知CPUl當(dāng)前不能調(diào)整SDRAM的工作頻率。CPUl只有在收到CPU2、CPU3、CPU4 都允許調(diào)整SDRAM的頻率標(biāo)志后，才調(diào)整SDRAMl的頻率。從CPUl開(kāi)始調(diào)整SDRAM的工作頻率的過(guò)程中，CPU2、CPU3、CPU4都不會(huì)訪(fǎng)問(wèn)SDRAM，當(dāng)SDRAM的頻率調(diào)整結(jié)束后，CPUl會(huì)向 CPU2、CPU3、CPU4發(fā)送SDRAM頻率調(diào)整結(jié)束的標(biāo)志。CPU2、CPU3、CPU4可以重新操作SDRAM。但是，對(duì)于現(xiàn)有的SOC芯片調(diào)整SDAM總線(xiàn)工作頻率的方法而言，在調(diào)頻過(guò)程中涉及多個(gè)處理器核之間進(jìn)行多次交互，軟件處理繁瑣，不利于系統(tǒng)的開(kāi)發(fā)和調(diào)試。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法及其系統(tǒng)，使得 SDRAM總線(xiàn)的動(dòng)態(tài)調(diào)頻，無(wú)需多個(gè)處理器之間進(jìn)行復(fù)雜的軟件交互，大大簡(jiǎn)化了 SDRAM總線(xiàn)的調(diào)頻過(guò)程。為解決上述技術(shù)問(wèn)題，本發(fā)明的實(shí)施方式提供了一種片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法，包含以下步驟當(dāng)SOC芯片中的中央處理器CPU需要對(duì)所述片外存儲(chǔ)器的總線(xiàn)工作頻率進(jìn)行調(diào)整時(shí)，該CPU向所述片外存儲(chǔ)器的控制器發(fā)送片外存儲(chǔ)器初始化命令；所述片外存儲(chǔ)器的控制器在接收到所述片外存儲(chǔ)器初始化命令后，對(duì)所述片外存儲(chǔ)器進(jìn)行初始化；所述CPU在所述片外存儲(chǔ)器進(jìn)行初始化的過(guò)程中，對(duì)所述片外存儲(chǔ)器的總線(xiàn)工作
頻率進(jìn)行調(diào)整。本發(fā)明的實(shí)施方式還提供了一種片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻系統(tǒng)，該系統(tǒng)包含片上系統(tǒng)SOC芯片和該SOC芯片外接的片外存儲(chǔ)器，所述SOC芯片中包含至少兩個(gè)中央處理器CPU、所述片外存儲(chǔ)器的控制器，所述CPU中包含調(diào)頻觸發(fā)模塊和頻率調(diào)整模塊；所述調(diào)頻觸發(fā)模塊用于在需要對(duì)所述片外存儲(chǔ)器的總線(xiàn)工作頻率進(jìn)行調(diào)整時(shí)，向所述片外存儲(chǔ)器的控制器發(fā)送片外存儲(chǔ)器初始化命令；所述頻率調(diào)整模塊用于在所述片外存儲(chǔ)器進(jìn)行初始化的過(guò)程中，對(duì)所述片外存儲(chǔ)器的總線(xiàn)工作頻率進(jìn)行調(diào)整；所述片外存儲(chǔ)器的控制器包含初始化執(zhí)行模塊，用于在接收到所述片外存儲(chǔ)器初始化命令后，對(duì)所述片外存儲(chǔ)器進(jìn)行初始化。本發(fā)明實(shí)施方式相對(duì)于現(xiàn)有技術(shù)而言，利用了 SDC對(duì)SDRAM初始化命令的執(zhí)行過(guò)程，完成對(duì)SDRAM的總線(xiàn)工作頻率的調(diào)整。由于SDC控制器執(zhí)行SDRAM初始化命令的操作確保了 SOC芯片中的各CPU對(duì)于SDRAM存儲(chǔ)器的訪(fǎng)問(wèn)處于掛起狀態(tài)，系統(tǒng)的SDRAM總線(xiàn)進(jìn)入空閑，而調(diào)整SDRAM總線(xiàn)的頻率對(duì)于SDRAM初始化過(guò)程中沒(méi)有影響。所以可以通過(guò)主動(dòng)發(fā)起SDRAM初始化操作，利用SDRAM處于初始化的狀態(tài)完成對(duì)SDRAM總線(xiàn)的頻率調(diào)整。相比于傳統(tǒng)的方法具備了以下優(yōu)點(diǎn)(1)對(duì)于多核SOC芯片而言，無(wú)需多個(gè)處理器之間進(jìn)行復(fù)雜的軟件交互，有效降低了軟件開(kāi)發(fā)的復(fù)雜程度。(2)調(diào)頻過(guò)程簡(jiǎn)單，有效的減小了系統(tǒng)在調(diào)頻時(shí)的軟件開(kāi)銷(xiāo)，從而降低了系統(tǒng)在運(yùn)行狀態(tài)的功耗。(3)對(duì)于SDC控制器沒(méi)有特殊的要求，可以方便的移植到其它多核SOC硬件平臺(tái)上，因而適用性廣。另外，在初始化過(guò)程中的NOPl時(shí)間段內(nèi)，對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整。由于在CPU因需要對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整而發(fā)送SDRAM初始化命令時(shí)，SDRAM已經(jīng)完成了上電過(guò)程，即SDRAM的時(shí)鐘已經(jīng)打開(kāi)，因此可以利用打開(kāi)時(shí)鐘與對(duì)SDRAM的所有分區(qū)進(jìn)行預(yù)充電之間的等待時(shí)間N0P1，進(jìn)行SDRAM總線(xiàn)的工作頻率的調(diào)整。另外，在CPU因需要對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整而發(fā)送SDRAM初始化命令之前，由CPU對(duì)NOPl的時(shí)長(zhǎng)進(jìn)行設(shè)置，設(shè)置的NOPl時(shí)長(zhǎng)大于調(diào)整SDRAM的總線(xiàn)工作頻率的需要時(shí)長(zhǎng)，以保證在SDC的空操作NOPl時(shí)間段內(nèi)，完成SDRAM總線(xiàn)頻率的調(diào)整，而不影響后續(xù)SDRAM初始化流程。另外，在CPU因需要對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整而發(fā)送SDRAM初始化命令之前，由CPU重設(shè)SDRAM的自動(dòng)刷新周期，重設(shè)的自動(dòng)刷新周期滿(mǎn)足以下條件TKEF—NEW < TEEF_ MX-Tin1O其中，Tkef new表示CPU重設(shè)的自動(dòng)刷新周期，Teef max表示SDRAM的最大自動(dòng)刷新周期，Tini表示SDRAM的初始化過(guò)程所需時(shí)長(zhǎng)。通過(guò)合理調(diào)整SDRAM的自動(dòng)刷新的周期，可有效避免SDRAM初始化操作對(duì)于自動(dòng)刷新過(guò)程的影響，即在調(diào)頻過(guò)程中SDRAM的所有行的自動(dòng)刷新周期都小于SDRAM允許的最大值，不會(huì)出現(xiàn)由于調(diào)頻而造成SDRAM據(jù)丟失的情況。另外，在SDRAM進(jìn)行初始化的過(guò)程中，需要打開(kāi)時(shí)鐘、等待NOPl時(shí)長(zhǎng)、對(duì)所有分區(qū)進(jìn)行預(yù)充電、等待N0P2時(shí)長(zhǎng)、對(duì)所有的行進(jìn)行刷新、等待N0P3時(shí)長(zhǎng)、對(duì)模式寄存器進(jìn)行配置、等待N0P4時(shí)長(zhǎng)后結(jié)束，與現(xiàn)有的SDRAM初始化過(guò)程一致，使得因需要對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整而進(jìn)行的SDRAM初始化過(guò)程，能與對(duì)現(xiàn)有的SDRAM初始化過(guò)程保持一致，而無(wú)需進(jìn)行額外進(jìn)行的改動(dòng)，進(jìn)一步保證了本發(fā)明的可行性。


圖1是根據(jù)現(xiàn)有技術(shù)中的多核SOC系統(tǒng)結(jié)構(gòu)示意圖；圖2是根據(jù)現(xiàn)有技術(shù)中的SDRAM總線(xiàn)動(dòng)態(tài)調(diào)頻流程圖；圖3是根據(jù)本發(fā)明第一實(shí)施方式的SDRAM總線(xiàn)動(dòng)態(tài)調(diào)頻方法流程圖；圖4是根據(jù)本發(fā)明第一實(shí)施方式中的SDRAM初始化流程圖；圖5是根據(jù)本發(fā)明第二實(shí)施方式的SDRAM總線(xiàn)動(dòng)態(tài)調(diào)頻方法流程圖；圖6是根據(jù)本發(fā)明第三實(shí)施方式的SDRAM總線(xiàn)動(dòng)態(tài)調(diào)頻系統(tǒng)的結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明的第一實(shí)施方式涉及一種片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法。其原理如下 在CPU核進(jìn)行調(diào)頻時(shí)，首先向SDC控制器發(fā)出SDRAM初始化命令，SDC控制器在執(zhí)行SDRAM 初始化命令的過(guò)程中，各處理器核對(duì)于SDRAM的訪(fǎng)問(wèn)在SDC控制器外排隊(duì)等候，即在這個(gè)階段各CPU核無(wú)法對(duì)片外SDRAM進(jìn)行讀寫(xiě)訪(fǎng)問(wèn)，SDRAM總線(xiàn)處于空閑狀態(tài)。因此可以利用 SDRAM總線(xiàn)處于空閑的狀態(tài)對(duì)SDRAM總線(xiàn)的工作頻率進(jìn)行調(diào)整。在本實(shí)施方式中，以SOC芯片中的CPUl需要對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整為例，進(jìn)行說(shuō)明。具體流程如圖3所示，在步驟301中，CPUl設(shè)置SDRAM初始化過(guò)程中NOPl的時(shí)長(zhǎng)。 由于在本實(shí)施方式中，是利用SDRAM的初始化過(guò)程，完成對(duì)SDRAM的總線(xiàn)工作頻率的調(diào)整。 該SDRAM的初始化過(guò)程與現(xiàn)有技術(shù)相同，如圖4所示。SDRAM的初始化需要經(jīng)過(guò)SDRAM時(shí)鐘打開(kāi)、所有BANK預(yù)充電、自動(dòng)刷新、設(shè)置模式寄存器四個(gè)步驟，各步驟中間有若干空操作(N0P1至N0P4)，以保證上一個(gè)步驟生效。其中SDRAM時(shí)鐘打開(kāi)是指SDRAM的工作時(shí)鐘從關(guān)閉狀態(tài)到打開(kāi)狀態(tài)；所有BANK預(yù)充電是指 SDRAM的所有分區(qū)進(jìn)行預(yù)充電；自動(dòng)刷新是指對(duì)SDRAM所有的行進(jìn)行刷新；設(shè)置模式寄存器的是指對(duì)SDRAM的模式寄存器進(jìn)行配置。由于在因需要調(diào)整SDRAM的總線(xiàn)工作頻率而進(jìn)行的SDRAM初始化過(guò)程中，SDRAM已經(jīng)完成了上電過(guò)程，即初始化過(guò)程的相關(guān)寄存器的參數(shù)已經(jīng)配置，所以CPU不需要對(duì)初始化相關(guān)的寄存器重新配置，只需要向SDC控制器發(fā)出初始化命令，相應(yīng)的寄存器配置就會(huì)生效，不需要重新配置。因此在本步驟中，CPUl需要對(duì)SDRAM初始化過(guò)程中NOPl的時(shí)長(zhǎng)進(jìn)行配置。具體地說(shuō)，CPUl可以先設(shè)置SDRAM初始化時(shí)鐘穩(wěn)定時(shí)間TNqpi,然后令SDRAM初始化過(guò)程中的空操作NOPl時(shí)間為T(mén)TOP1，Ttopi的時(shí)長(zhǎng)需大于調(diào)整SDRAM的總線(xiàn)工作頻率的需要時(shí)長(zhǎng)。也就是說(shuō)，如果將SDRAM總線(xiàn)頻率調(diào)整的需要時(shí)間表示為T(mén)aw，則Tnoti與Taw的關(guān)系需要滿(mǎn)足條件 Tnopi > Tadjo以保證在SDC的空操作NOPl時(shí)間段內(nèi)，完成SDRAM總線(xiàn)頻率的調(diào)整，而不影響后續(xù)SDRAM初始化流程。接著，在步驟302中，CPUl向SDC發(fā)送SDRAM初始化命令。接著，在步驟303中，SDC接收到來(lái)自CPUl的SDRAM初始化命令后，對(duì)SDRAM進(jìn)行初始化，CPU在該初始化過(guò)程中的NOPl時(shí)間段內(nèi)，對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整。本領(lǐng)域技術(shù)人員可以理解，在圖4所示的流程中，SDRAM時(shí)鐘打開(kāi)是指在系統(tǒng)上電時(shí)SDRAM的時(shí)鐘從關(guān)閉狀態(tài)打開(kāi)，并且需要等待若干個(gè)空操作(NOPl)，直至SDRAM的時(shí)鐘穩(wěn)定。而由于在CPUl因需要對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整而發(fā)送SDRAM初始化命令時(shí)， SDRAM已經(jīng)完成了上電過(guò)程，即SDRAM的時(shí)鐘已經(jīng)打開(kāi)，因此可以利用打開(kāi)時(shí)鐘與對(duì)SDRAM 的所有分區(qū)進(jìn)行預(yù)充電之間的等待時(shí)間N0P1，進(jìn)行SDRAM總線(xiàn)的工作頻率的調(diào)整。由于SDC 只需要等待SDRAM時(shí)鐘調(diào)整后穩(wěn)定，就可以繼續(xù)后續(xù)的初始化操作。所以在SDRAM初始化的過(guò)程中，調(diào)整SDRAM總線(xiàn)頻率對(duì)于SDRAM初始化過(guò)程沒(méi)有影響。需要說(shuō)明的是，本實(shí)施方式中SDC對(duì)SDRAM進(jìn)行的初始化過(guò)程與現(xiàn)有技術(shù)相同，即打開(kāi)SDRAM時(shí)鐘，在等待NOPl時(shí)長(zhǎng)后，對(duì)SDRAM的所有分區(qū)進(jìn)行預(yù)充電，然后再等待N0P2 時(shí)長(zhǎng)后，對(duì)SDRAM所有的行進(jìn)行刷新，然后再等待N0P3時(shí)長(zhǎng)后，對(duì)SDRAM的模式寄存器進(jìn)行配置，最后等待N0P4時(shí)長(zhǎng)后，結(jié)束SDRAM的初始化過(guò)程。由于因需要對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整而進(jìn)行的SDRAM初始化過(guò)程，能與對(duì)現(xiàn)有的SDRAM初始化過(guò)程保持一致，而無(wú)需進(jìn)行額外進(jìn)行的改動(dòng)，進(jìn)一步保證了本實(shí)施方式的可行性。本領(lǐng)域技術(shù)人員可以理解，SDC執(zhí)行SDRAM初始化命令的操作確保了各CPU核對(duì)于SDRAM存儲(chǔ)器的訪(fǎng)問(wèn)處于掛起狀態(tài)，系統(tǒng)的SDRAM總線(xiàn)進(jìn)入空閑，而調(diào)整SDRAM總線(xiàn)的頻率對(duì)于SDRAM初始化過(guò)程沒(méi)有影響。所以可以通過(guò)主動(dòng)發(fā)起SDRAM初始化操作，利用SDRAM 處于初始化的狀態(tài)完成對(duì)SDRAM總線(xiàn)的頻率調(diào)整。當(dāng)SDRAM初始化結(jié)束后，SDRAM總線(xiàn)頻率調(diào)整的過(guò)程也就完成了，SDRAM總線(xiàn)又恢復(fù)到正常工作狀態(tài)，CPU2、CPU3、CPU4對(duì)SDRAM的訪(fǎng)問(wèn)可以繼續(xù)得到執(zhí)行，因而調(diào)整SDRAM總線(xiàn)頻率的過(guò)程對(duì)SOC芯片中的其他CPU也不會(huì)造成影響。由于本實(shí)施方式利用了 SDRAM初始化過(guò)程夠阻止所有主設(shè)備訪(fǎng)問(wèn)SDRAM，進(jìn)而使得SDRAM接口總線(xiàn)處于空閑狀態(tài)的特性，完成對(duì)SDRAM總線(xiàn)頻率調(diào)整。因此相對(duì)于傳統(tǒng)的方法具備了以下優(yōu)點(diǎn)(1)對(duì)于多核SOC芯片而言，無(wú)需多個(gè)處理器之間進(jìn)行復(fù)雜的軟件交互，有效降低了軟件開(kāi)發(fā)的復(fù)雜程度。(2)調(diào)頻過(guò)程簡(jiǎn)單，有效的減小了系統(tǒng)在調(diào)頻時(shí)的軟件開(kāi)銷(xiāo)，從而降低了系統(tǒng)在運(yùn)行狀態(tài)的功耗。(3)對(duì)于SDC控制器沒(méi)有特殊的要求，可以方便的移植到其它多核SOC硬件平臺(tái)上，因而適用性廣。本發(fā)明的第二實(shí)施方式涉及一種片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法。第二實(shí)施方式在第一實(shí)施方式的基礎(chǔ)上作了進(jìn)一步改進(jìn)，主要改進(jìn)之處在于在本發(fā)明第二實(shí)施方式中，在CPU因需要對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整而發(fā)送SDRAM初始化命令之前，除了需要對(duì)初始化過(guò)程中的NOPl的時(shí)長(zhǎng)進(jìn)行設(shè)置外，還需要重設(shè)SDRAM的自動(dòng)刷新周期。具體地說(shuō)，SDRAM的自動(dòng)刷新是指SDRAM在工作過(guò)程中需要按照一定的周期對(duì)所有的行進(jìn)行刷新，以保證存儲(chǔ)的數(shù)據(jù)不會(huì)丟失。通常將SDRAM的自動(dòng)刷新周期設(shè)置為最大周期640ms，即所有行需要在至多640ms內(nèi)刷新一次，如果SDRAM的某些行沒(méi)有在640ms內(nèi)刷新，該行數(shù)據(jù)可能丟失。自動(dòng)刷新的操作由SDC完成，不需要CPU的參與。由于在進(jìn)行SDRAM總線(xiàn)頻率調(diào)整的過(guò)程中，CPUl向SDC發(fā)出了初始化命令，會(huì)導(dǎo)致SDRAM某些行的自動(dòng)刷新的周期被延長(zhǎng)，可能超過(guò)SDRAM的最大自動(dòng)刷新周期，而造成數(shù)據(jù)丟失。所以需要在調(diào)頻前，調(diào)整SDRAM的自動(dòng)刷新周期。也就是說(shuō)，在第一步中，CPUl還需要重設(shè)SDRAM的自動(dòng)刷新周期，如圖5所示，重設(shè)的自動(dòng)刷新周期滿(mǎn)足條件TKEF—NEW < Teef max-Tinio其中，TKEF—NEW表示重設(shè)的自動(dòng)刷新周期， Teef max表示SDRAM的最大自動(dòng)刷新周期，TINI表示SDRAM的初始化過(guò)程所需時(shí)長(zhǎng)。即在調(diào)頻過(guò)程中SDRAM的所有行的自動(dòng)刷新周期都小于SDRAM允許的最大值，不會(huì)出現(xiàn)由于調(diào)頻而造成SDRAM據(jù)丟失的情況。CPUl在設(shè)置了 Tkef NEW后，只需向SDC相應(yīng)的寄存器寫(xiě)入控制字，即可將重設(shè)的自動(dòng)刷新周期，告知SDC。上面各種方法的步驟劃分，只是為了描述清楚，實(shí)現(xiàn)時(shí)可以合并為一個(gè)步驟或者對(duì)某些步驟進(jìn)行拆分，分解為多個(gè)步驟，只要包含相同的邏輯關(guān)系，都在本專(zhuān)利的保護(hù)范圍內(nèi)；對(duì)算法中或者流程中添加無(wú)關(guān)緊要的修改或者引入無(wú)關(guān)緊要的設(shè)計(jì)，但不改變其算法和流程的核心設(shè)計(jì)都在該專(zhuān)利的保護(hù)范圍內(nèi)。本發(fā)明的第三實(shí)施方式涉及一種片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻系統(tǒng)，該系統(tǒng)包含 SOC芯片和該SOC芯片外接的SDRAM，SOC芯片中包含SDC和多個(gè)CPU。具體地說(shuō)，如圖6所示，在每個(gè)CPU中均包含參數(shù)設(shè)置模塊、調(diào)頻觸發(fā)模塊和頻率調(diào)整模塊。其中，調(diào)頻觸發(fā)模塊用于在所屬的CPU需要對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整時(shí)，向SDC發(fā)送SDRAM初始化命令；頻率調(diào)整模塊用于在對(duì)SDRAM進(jìn)行初始化的過(guò)程中，對(duì) SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整。參數(shù)設(shè)置模塊用于在調(diào)頻觸發(fā)模塊向SDC發(fā)送SDRAM初始化命令之前，對(duì)初始化過(guò)程中的NOPl的時(shí)長(zhǎng)進(jìn)行設(shè)置，設(shè)置的NOPl時(shí)長(zhǎng)大于調(diào)整SDRAM 的總線(xiàn)工作頻率的需要時(shí)長(zhǎng)。SDC包含初始化執(zhí)行模塊，用于在接收到SDRAM初始化命令后，對(duì)SDRAM進(jìn)行初始化。比如說(shuō)，SOC芯片中的CPUl需要對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整，則CPUl中的調(diào)頻觸發(fā)模塊向SDC發(fā)送SDRAM初始化命令。SDC中的初始化執(zhí)行模塊在接收到SDRAM初始化命令后，對(duì)SDRAM進(jìn)行初始化。CPUl中的頻率調(diào)整模塊在對(duì)SDRAM進(jìn)行初始化的過(guò)程中，對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整。具體地頻率調(diào)整模塊可以在初始化過(guò)程中的NOPl 時(shí)間段內(nèi)，對(duì)SDRAM的總線(xiàn)工作頻率進(jìn)行調(diào)整。本實(shí)施方式中的初始化執(zhí)行模塊包含以下子模塊時(shí)鐘打開(kāi)子模塊，用于打開(kāi)SDRAM的時(shí)鐘；預(yù)充電子模塊，用于在該時(shí)鐘打開(kāi)子模塊打開(kāi)SDRAM的時(shí)鐘后的NOPl時(shí)長(zhǎng)后，對(duì) SDRAM的所有分區(qū)進(jìn)行預(yù)充電；刷新子模塊，用于在該預(yù)充電子模塊進(jìn)行預(yù)充電后的N0P2時(shí)長(zhǎng)后，對(duì)SDRAM所有的行進(jìn)行刷新；模式寄存器配置子模塊，用于在該刷新子模塊進(jìn)行刷新后的N0P3時(shí)長(zhǎng)后，對(duì) SDRAM的模式寄存器進(jìn)行配置。需要說(shuō)明的是，由于在因需要調(diào)整SDRAM的總線(xiàn)工作頻率而進(jìn)行的SDRAM初始化過(guò)程中，SDRAM已經(jīng)完成了上電過(guò)程，即初始化過(guò)程的相關(guān)寄存器的參數(shù)已經(jīng)配置，所以CPU不需要對(duì)初始化相關(guān)的寄存器重新配置，只需要向SDC控制器發(fā)出初始化命令，相應(yīng)的寄存器配置就會(huì)生效，不需要重新配置。完成子模塊，用于在該模式寄存器配置子模塊進(jìn)行配置后的N0P4時(shí)長(zhǎng)后，結(jié)束 SDRAM的初始化過(guò)程。不難發(fā)現(xiàn)，本實(shí)施方式為與第一實(shí)施方式相對(duì)應(yīng)的系統(tǒng)實(shí)施例，本實(shí)施方式可與第一實(shí)施方式互相配合實(shí)施。第一實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)在本實(shí)施方式中依然有效，為了減少重復(fù)，這里不再贅述。相應(yīng)地，本實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)也可應(yīng)用在第一實(shí)施方式中。值得一提的是，本實(shí)施方式中所涉及到的各模塊均為邏輯模塊，在實(shí)際應(yīng)用中，一個(gè)邏輯單元可以是一個(gè)物理單元，也可以是一個(gè)物理單元的一部分，還可以以多個(gè)物理單元的組合實(shí)現(xiàn)。此外，為了突出本發(fā)明的創(chuàng)新部分，本實(shí)施方式中并沒(méi)有將與解決本發(fā)明所提出的技術(shù)問(wèn)題關(guān)系不太密切的單元引入，但這并不表明本實(shí)施方式中不存在其它的單兀。本發(fā)明第四實(shí)施方式涉及一種片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻系統(tǒng)。第四實(shí)施方式在第三實(shí)施方式的基礎(chǔ)上作了進(jìn)一步改進(jìn)，主要改進(jìn)之處在于在本發(fā)明第四實(shí)施方式中， CPU中的參數(shù)設(shè)置模塊還用于在調(diào)頻觸發(fā)模塊向SDC發(fā)送SDRAM初始化命令之前，重設(shè) SDRAM的自動(dòng)刷新周期，重設(shè)的自動(dòng)刷新周期滿(mǎn)足條件:TREF—腦< Teef max-Tinio其中，Tkef new 表示重設(shè)的自動(dòng)刷新周期，Teef max表示SDRAM的最大自動(dòng)刷新周期，Tini表示SDRAM的初始化過(guò)程所需時(shí)長(zhǎng)。即在調(diào)頻過(guò)程中SDRAM的所有行的自動(dòng)刷新周期都小于SDRAM允許的最大值，不會(huì)出現(xiàn)由于調(diào)頻而造成SDRAM據(jù)丟失的情況。由于在現(xiàn)有技術(shù)中，SDRAM的自動(dòng)刷新周期最大為640ms，因此在本實(shí)施方式中， SDRAM的最大自動(dòng)刷新周期為640ms，以較好地與現(xiàn)有技術(shù)相兼容。但在實(shí)際應(yīng)用中，SDRAM 的最大自動(dòng)刷新周期也可以設(shè)置為其他數(shù)值，在此不一一贅述。上述各實(shí)施方式是實(shí)現(xiàn)本發(fā)明的具體實(shí)施例，而在實(shí)際應(yīng)用中，可以在形式上和細(xì)節(jié)上對(duì)其作各種改變，而不偏離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法，所述片外存儲(chǔ)器基于多核片上系統(tǒng)SOC芯片，其特征在于，包含以下步驟當(dāng)SOC芯片中的中央處理器CPU需要對(duì)所述片外存儲(chǔ)器的總線(xiàn)工作頻率進(jìn)行調(diào)整時(shí)， 該CPU向所述片外存儲(chǔ)器的控制器發(fā)送片外存儲(chǔ)器初始化命令；所述片外存儲(chǔ)器的控制器在接收到所述片外存儲(chǔ)器初始化命令后，對(duì)所述片外存儲(chǔ)器進(jìn)行初始化；所述CPU在所述片外存儲(chǔ)器進(jìn)行初始化的過(guò)程中，對(duì)所述片外存儲(chǔ)器的總線(xiàn)工作頻率進(jìn)行調(diào)整。
2.根據(jù)權(quán)利要求1所述的片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法，其特征在于，所述CPU在所述初始化過(guò)程中的NOPl時(shí)間段內(nèi)，對(duì)所述片外存儲(chǔ)器的總線(xiàn)工作頻率進(jìn)行調(diào)整。
3.根據(jù)權(quán)利要求2所述的片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法，其特征在于，在所述CPU向所述片外存儲(chǔ)器的控制器發(fā)送片外存儲(chǔ)器初始化命令的步驟之前，還包含以下步驟由所述CPU對(duì)所述NOPl的時(shí)長(zhǎng)進(jìn)行設(shè)置，設(shè)置的NOPl時(shí)長(zhǎng)大于調(diào)整所述片外存儲(chǔ)器的總線(xiàn)工作頻率的需要時(shí)長(zhǎng)。
4.根據(jù)權(quán)利要求3所述的片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法，其特征在于，在所述CPU向所述片外存儲(chǔ)器的控制器發(fā)送片外存儲(chǔ)器初始化命令的步驟之前，還包含以下步驟由所述CPU重設(shè)所述片外存儲(chǔ)器的自動(dòng)刷新周期，重設(shè)的自動(dòng)刷新周期滿(mǎn)足以下條件TREF_NEW〈 Tr^max-Tini其中，所述Tkef new表示所述CPU重設(shè)的自動(dòng)刷新周期，所述Tkef max表示所述片外存儲(chǔ)器的最大自動(dòng)刷新周期，所述Tini表示所述片外存儲(chǔ)器的初始化過(guò)程所需時(shí)長(zhǎng)。
5.根據(jù)權(quán)利要求4所述的片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法，其特征在于， 所述片外存儲(chǔ)器的最大自動(dòng)刷新周期為640ms。
6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法，其特征在于， 對(duì)所述片外存儲(chǔ)器進(jìn)行初始化的步驟中，包含以下子步驟打開(kāi)所述片外存儲(chǔ)器的時(shí)鐘；在等待NOPl時(shí)長(zhǎng)后，對(duì)所述片外存儲(chǔ)器的所有分區(qū)進(jìn)行預(yù)充電； 在等待N0P2時(shí)長(zhǎng)后，對(duì)所述片外存儲(chǔ)器所有的行進(jìn)行刷新； 在等待N0P3時(shí)長(zhǎng)后，對(duì)所述片外存儲(chǔ)器的模式寄存器進(jìn)行配置； 等待N0P4時(shí)長(zhǎng)后，結(jié)束所述片外存儲(chǔ)器的初始化過(guò)程。
7.一種片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻系統(tǒng)，該系統(tǒng)包含片上系統(tǒng)SOC芯片和該SOC芯片外接的片外存儲(chǔ)器，所述SOC芯片中包含至少兩個(gè)中央處理器CPU、所述片外存儲(chǔ)器的控制器，其特征在于每個(gè)CPU中均包含調(diào)頻觸發(fā)模塊和頻率調(diào)整模塊；所述調(diào)頻觸發(fā)模塊用于在所屬的CPU需要對(duì)所述片外存儲(chǔ)器的總線(xiàn)工作頻率進(jìn)行調(diào)整時(shí)，向所述片外存儲(chǔ)器的控制器發(fā)送片外存儲(chǔ)器初始化命令；所述頻率調(diào)整模塊用于在對(duì)所述片外存儲(chǔ)器進(jìn)行初始化的過(guò)程中，對(duì)所述片外存儲(chǔ)器的總線(xiàn)工作頻率進(jìn)行調(diào)整；所述片外存儲(chǔ)器的控制器包含初始化執(zhí)行模塊，用于在接收到所述片外存儲(chǔ)器初始化命令后，對(duì)所述片外存儲(chǔ)器進(jìn)行初始化。
8.根據(jù)權(quán)利要求7所述的片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻系統(tǒng)，其特征在于，所述頻率調(diào)整模塊在所述初始化過(guò)程中的NOPl時(shí)間段內(nèi)，對(duì)所述片外存儲(chǔ)器的總線(xiàn)工作頻率進(jìn)行調(diào)整。
9.根據(jù)權(quán)利要求8所述的片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻系統(tǒng)，其特征在于，每個(gè)所述CPU 還包含參數(shù)設(shè)置模塊；所述參數(shù)設(shè)置模塊用于在所述調(diào)頻觸發(fā)模塊向所述片外存儲(chǔ)器的控制器發(fā)送片外存儲(chǔ)器初始化命令之前，對(duì)所述NOPl的時(shí)長(zhǎng)進(jìn)行設(shè)置，設(shè)置的NOPl時(shí)長(zhǎng)大于調(diào)整所述片外存儲(chǔ)器的總線(xiàn)工作頻率的需要時(shí)長(zhǎng)。
10.根據(jù)權(quán)利要求9所述的片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻系統(tǒng)，其特征在于，所述參數(shù)設(shè)置模塊還用于在所述調(diào)頻觸發(fā)模塊向所述片外存儲(chǔ)器的控制器發(fā)送片外存儲(chǔ)器初始化命令之前，重設(shè)所述片外存儲(chǔ)器的自動(dòng)刷新周期，重設(shè)的自動(dòng)刷新周期滿(mǎn)足以下條件TREF_NEW〈 Tr^max-Tini其中，所述Tkef new表示所述CPU重設(shè)的自動(dòng)刷新周期，所述Tkef max表示所述片外存儲(chǔ)器的最大自動(dòng)刷新周期，所述Tini表示所述片外存儲(chǔ)器的初始化過(guò)程所需時(shí)長(zhǎng)。
11.根據(jù)權(quán)利要求10所述的片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻系統(tǒng)，其特征在于，所述片外存儲(chǔ)器的最大自動(dòng)刷新周期為640ms。
12.根據(jù)權(quán)利要求7至11中任一項(xiàng)所述的片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻系統(tǒng)，其特征在于，所述初始化執(zhí)行模塊包含以下子模塊時(shí)鐘打開(kāi)子模塊，用于打開(kāi)所述片外存儲(chǔ)器的時(shí)鐘；預(yù)充電子模塊，用于在所述時(shí)鐘打開(kāi)子模塊打開(kāi)所述片外存儲(chǔ)器的時(shí)鐘后的NOPl時(shí)長(zhǎng)后，對(duì)所述片外存儲(chǔ)器的所有分區(qū)進(jìn)行預(yù)充電；刷新子模塊，用于在所述預(yù)充電子模塊進(jìn)行預(yù)充電后的N0P2時(shí)長(zhǎng)后，對(duì)所述片外存儲(chǔ)器所有的行進(jìn)行刷新；模式寄存器配置子模塊，用于在所述刷新子模塊進(jìn)行刷新后的N0P3時(shí)長(zhǎng)后，對(duì)所述片外存儲(chǔ)器的模式寄存器進(jìn)行配置；完成子模塊，用于在所述模式寄存器配置子模塊進(jìn)行配置后的N0P4時(shí)長(zhǎng)后，結(jié)束所述片外存儲(chǔ)器的初始化過(guò)程。
全文摘要
本發(fā)明涉及片上系統(tǒng)，公開(kāi)了一種片外存儲(chǔ)器的總線(xiàn)動(dòng)態(tài)調(diào)頻方法及其系統(tǒng)。本發(fā)明中，利用SDRAM處于初始化的狀態(tài)完成對(duì)SDRAM總線(xiàn)的頻率調(diào)整。由于SDC控制器執(zhí)行SDRAM初始化命令的操作確保了SOC芯片中的各CPU對(duì)于SDRAM存儲(chǔ)器的訪(fǎng)問(wèn)處于掛起狀態(tài)，系統(tǒng)的SDRAM總線(xiàn)進(jìn)入空閑，而調(diào)整SDRAM總線(xiàn)的頻率對(duì)于SDRAM初始化過(guò)程中沒(méi)有影響。所以可以通過(guò)主動(dòng)發(fā)起SDRAM初始化操作，實(shí)現(xiàn)對(duì)SDRAM總線(xiàn)的頻率調(diào)整，使得SDRAM總線(xiàn)的動(dòng)態(tài)調(diào)頻，無(wú)需多個(gè)處理器之間進(jìn)行復(fù)雜的軟件交互，大大簡(jiǎn)化了SDRAM總線(xiàn)的調(diào)頻過(guò)程。
文檔編號(hào)G06F1/04GK102566655SQ201010588349
公開(kāi)日2012年7月11日 申請(qǐng)日期2010年12月14日 優(yōu)先權(quán)日2010年12月14日
發(fā)明者史公正, 朱笠 申請(qǐng)人:聯(lián)芯科技有限公司