專利名稱：Bios調(diào)試器及調(diào)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種BIOS調(diào)試器及調(diào)試方法。
背景技術(shù)：
目前，基本輸入輸出系統(tǒng)(basic input/output system，BI0S)開發(fā)部門調(diào)試BIOS的方法主要包括以下步驟將待測計(jì)算機(jī)上需要調(diào)試的BIOS芯片拔下，將該需要調(diào)試的BIOS芯片安裝至一臺正常工作的計(jì)算機(jī)，再通過燒錄程序?qū)洈?shù)據(jù)(例如BIOS原始文件或BIOS更新文件)燒錄至該需要調(diào)試的BIOS芯片。之后，將該需要調(diào)試的BIOS芯片從所述計(jì)算機(jī)拔下，插回待測計(jì)算機(jī)，對待測計(jì)算機(jī)上電執(zhí)行開機(jī)自檢(power on self test,POST)，檢查該待測計(jì)算機(jī)各組件是否工作正常。這種調(diào)試方法的不足之處在于BIOS芯片的多次取下放上比較浪費(fèi)時(shí)間。由于BIOS功能的不斷強(qiáng)大，不同待測計(jì)算機(jī)的BIOS芯片容量也越來越大，燒錄時(shí)間隨之增長。此外，如果待測計(jì)算機(jī)還未到開啟屏幕顯示階段或者是出現(xiàn)關(guān)鍵性故障，屏幕上無顯示時(shí)，設(shè)計(jì)人員無法得知POST所處階段或是無法判斷待測計(jì)算機(jī)故障所在，需要利用POST診斷卡，根據(jù)POST診斷卡上顯示的代碼查找POST代碼表得知待測計(jì)算機(jī)POST所處階段或故障原因和故障部位，給測試帶來不便且浪費(fèi)時(shí)間。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，本發(fā)明提供一種BIOS調(diào)試器及調(diào)試方法，可以節(jié)省調(diào)試時(shí)間，提高燒錄速度，且不依賴于POST診斷卡顯示調(diào)試進(jìn)度及狀態(tài)。一種BIOS調(diào)試器，該BIOS調(diào)試器包括單片機(jī)、現(xiàn)場可編程門陣列FPGA芯片、隨機(jī)存取存儲器MM及兩個(gè)七段數(shù)碼管。所述FPGA芯片與單片機(jī)、RAM及兩個(gè)七段數(shù)碼管相連接。所述單片機(jī)，通過通用串行總線USB接口連接控制計(jì)算機(jī)。該單片機(jī)通過USB接口接收控制計(jì)算機(jī)輸出的串行傳輸格式的BIOS燒錄數(shù)據(jù)信號，將串行傳輸格式的BIOS燒錄數(shù)據(jù)信號轉(zhuǎn)換成并行傳輸格式的BIOS燒錄數(shù)據(jù)信號后輸出至所述FPGA芯片。所述FPGA芯片通過串行外圍接口 SPI及低腳位數(shù)接口 LPC與待測計(jì)算機(jī)相連接。該FPGA芯片將并行傳輸格式的BIOS燒錄數(shù)據(jù)信號存儲至RAM，將從RAM中讀取的并行傳輸格式的BIOS燒錄數(shù)據(jù)傳輸轉(zhuǎn)換成SPI通信協(xié)議格式的數(shù)據(jù)信號后，通過SPI接口輸出至待測計(jì)算機(jī)，以對待測計(jì)算機(jī)進(jìn)行POST。該FPGA芯片還通過LPC接口接收待測計(jì)算機(jī)輸出的POST數(shù)據(jù)信號，將該P(yáng)OST數(shù)據(jù)信號轉(zhuǎn)換成一個(gè)兩位數(shù)的十六進(jìn)制數(shù)據(jù)后，輸出至所述兩個(gè)七段數(shù)碼管。所述兩個(gè)七段數(shù)碼管顯示所述兩位數(shù)的十六進(jìn)制數(shù)據(jù)，以供設(shè)計(jì)人員從POST代碼表中查找該兩兩位數(shù)的十六進(jìn)制數(shù)據(jù)的含義，從而定位待測計(jì)算機(jī)的POST階段或POST過程中出現(xiàn)的故障。一種BIOS調(diào)試方法，該方法包括以下步驟(A)利用單片機(jī)通過USB接口接收控制計(jì)算機(jī)輸出的串行傳輸格式的BIOS燒錄數(shù)據(jù)信號；(B)利用該單片機(jī)將串行傳輸格式的BIOS燒錄數(shù)據(jù)信號轉(zhuǎn)換成并行傳輸格式的BIOS燒錄數(shù)據(jù)信號，并將并行傳輸格式的BIOS
4燒錄數(shù)據(jù)信號輸出至FPGA芯片；(C)利用FPGA芯片將并行傳輸格式的BIOS燒錄數(shù)據(jù)信號存儲至RAM ； (D)利用FPGA芯片從RAM中讀取并行傳輸格式的BIOS燒錄數(shù)據(jù)信號，將并行傳輸格式的BIOS燒錄數(shù)據(jù)信號轉(zhuǎn)換成SPI通信協(xié)議格式的數(shù)據(jù)信號后，通過SPI接口輸出至待測計(jì)算機(jī)，以對待測計(jì)算機(jī)進(jìn)行POST ； (E)利用FPGA芯片通過LPC接口接收待測計(jì)算機(jī)輸出的POST數(shù)據(jù)信號，并將該P(yáng)OST數(shù)據(jù)信號轉(zhuǎn)換成一個(gè)兩位數(shù)的十六進(jìn)制數(shù)據(jù)后，輸出至兩個(gè)七段數(shù)碼管；及(F)利用該兩個(gè)七段數(shù)碼管顯示所述兩位數(shù)的十六進(jìn)制數(shù)據(jù)，以供設(shè)計(jì)人員從POST代碼表中查找該兩位數(shù)的十六進(jìn)制數(shù)據(jù)的含義，從而定位待測計(jì)算機(jī)的POST階段或POST過程中出現(xiàn)的故障。相較于現(xiàn)有技術(shù)，本發(fā)明提供的BIOS調(diào)試器及調(diào)試方法，以大容量的RAM替代BIOS芯片，故不要在待測計(jì)算機(jī)上安裝BIOS芯片進(jìn)行POST測試，以七段數(shù)碼管替代POST診斷卡顯示待測計(jì)算機(jī)的POST狀態(tài)，測試成本低且速度快。


圖1是本發(fā)明BIOS調(diào)試器較佳實(shí)施例的功能模塊圖。圖2是本發(fā)明BIOS調(diào)試方法較佳實(shí)施例的流程圖。主要元件符號說明
權(quán)利要求
1.一種BIOS調(diào)試器，其特征在于，該BIOS調(diào)試器包括單片機(jī)、現(xiàn)場可編程門陣列FPGA芯片、隨機(jī)存取存儲器RAM及兩個(gè)七段數(shù)碼管，所述FPGA芯片與單片機(jī)、RAM及兩個(gè)七段數(shù)碼管相連接，其中所述單片機(jī)，通過通用串行總線USB接口連接控制計(jì)算機(jī)，通過USB接口接收控制計(jì)算機(jī)輸出的串行傳輸格式的BIOS燒錄數(shù)據(jù)信號，將串行傳輸格式的BIOS燒錄數(shù)據(jù)信號轉(zhuǎn)換成并行傳輸格式的BIOS燒錄數(shù)據(jù)信號后輸出至所述FPGA芯片；所述FPGA芯片，通過串行外圍接口 SPI及低腳位數(shù)接口 LPC與待測計(jì)算機(jī)相連接，將并行傳輸格式的BIOS燒錄數(shù)據(jù)信號存儲至隨機(jī)存取存儲器RAM，將從RAM中讀取的并行傳輸格式的BIOS燒錄數(shù)據(jù)信號轉(zhuǎn)換成SPI通信協(xié)議格式的數(shù)據(jù)信號后，通過SPI接口輸出至待測計(jì)算機(jī)，以對待測計(jì)算機(jī)進(jìn)行開機(jī)自檢POST，并通過LPC接口接收待測計(jì)算機(jī)輸出的POST數(shù)據(jù)信號，將該P(yáng)OST數(shù)據(jù)信號轉(zhuǎn)換成一個(gè)兩位數(shù)的十六進(jìn)制數(shù)據(jù)后，輸出至所述兩個(gè)七段數(shù)碼管；及所述兩個(gè)七段數(shù)碼管，顯示所述兩位數(shù)的十六進(jìn)制數(shù)據(jù)，以供設(shè)計(jì)人員從POST代碼表中查找該兩位數(shù)的十六進(jìn)制數(shù)據(jù)的含義，從而定位待測計(jì)算機(jī)的POST階段或POST過程中出現(xiàn)的故障。
2.如權(quán)利要求1所述的BIOS調(diào)試器，其特征在于，所述兩位數(shù)的十六進(jìn)制數(shù)據(jù)為“00”至“FF”中的任意一個(gè)數(shù)據(jù)。
3.如權(quán)利要求1所述的BIOS調(diào)試器，其特征在于，所述七段數(shù)碼管是在一定形狀的絕緣材料上，利用發(fā)光二級管LED組合排列成“8”字型的數(shù)碼管，分別引出LED的電極，通過點(diǎn)亮相應(yīng)的點(diǎn)劃來顯示出0至9的數(shù)字或是A至F的字符。
4.如權(quán)利要求1所述的BIOS調(diào)試器，其特征在于，該BIOS調(diào)試器是通過所述USB接口進(jìn)行供電。
5.一種BIOS調(diào)試方法，其特征在于，該方法包括以下步驟利用單片機(jī)通過通用串行總線USB接口接收控制計(jì)算機(jī)輸出的串行傳輸格式的BIOS燒錄數(shù)據(jù)信號；利用該單片機(jī)將串行傳輸格式的BIOS燒錄數(shù)據(jù)信號轉(zhuǎn)換成并行傳輸格式的BIOS燒錄數(shù)據(jù)信號，并將并行傳輸格式的BIOS燒錄數(shù)據(jù)信號輸出至現(xiàn)場可編程門陣列FPGA芯片；利用FPGA芯片將并行傳輸格式的BIOS燒錄數(shù)據(jù)信號存儲至隨機(jī)存取存儲器RAM ；利用FPGA芯片從RAM中讀取并行傳輸格式的BIOS燒錄數(shù)據(jù)信號，將并行傳輸格式的BIOS燒錄數(shù)據(jù)信號轉(zhuǎn)換成串行外圍接口 SPI傳輸協(xié)議格式的數(shù)據(jù)信號后，通過SPI接口輸出至待測計(jì)算機(jī)，以對待測計(jì)算機(jī)進(jìn)行開機(jī)自檢POST ；利用FPGA芯片通過低腳位數(shù)接口 LPC接口接收待測計(jì)算機(jī)輸出的POST數(shù)據(jù)信號，并將該P(yáng)OST數(shù)據(jù)信號轉(zhuǎn)換成一個(gè)兩位數(shù)的十六進(jìn)制數(shù)據(jù)后，輸出至兩個(gè)七段數(shù)碼管；及利用該兩個(gè)七段數(shù)碼管顯示所述兩位數(shù)的十六進(jìn)制數(shù)據(jù)，以供設(shè)計(jì)人員從POST代碼表中查找該兩位數(shù)的十六進(jìn)制數(shù)據(jù)的含義，從而定位待測計(jì)算機(jī)的POST階段或POST過程中出現(xiàn)的故障。
6.如權(quán)利要求5所述的BIOS調(diào)試方法，其特征在于，其所述兩位數(shù)的十六進(jìn)制數(shù)據(jù)為“00”至“FF”中的任意一個(gè)數(shù)據(jù)。
7.如權(quán)利要求5所述的BIOS調(diào)試方法，其特征在于，所述七段數(shù)碼管是在一定形狀的絕緣材料上，利用發(fā)光二級管LED組合排列成“8”字型的數(shù)碼管，分別引出LED的電極，通過點(diǎn)亮相應(yīng)的點(diǎn)劃來顯示出0至9的數(shù)字或是A至F的字符。
8.如權(quán)利要求5所述的BIOS調(diào)試方法，其特征在于，所述單片機(jī)、FPGA芯片、RAM及七段數(shù)碼管是通過所述USB接口進(jìn)行供電。
全文摘要
一種BIOS調(diào)試器及BIOS調(diào)試方法。該BIOS調(diào)試器包括單片機(jī)、FPGA芯片、RAM及兩個(gè)七段數(shù)碼管。所述FPGA芯片與單片機(jī)、RAM及兩個(gè)七段數(shù)碼管相連接。單片機(jī)將控制計(jì)算機(jī)輸出的串行傳輸格式的BIOS燒錄數(shù)據(jù)信號轉(zhuǎn)換成并行傳輸格式的BIOS燒錄數(shù)據(jù)信號輸出至FPGA芯片。FPGA芯片將并行傳輸格式的BIOS燒錄數(shù)據(jù)信號存儲至RAM，并將從RAM 30中讀取的BIOS燒錄數(shù)據(jù)信號轉(zhuǎn)換成SPI通信協(xié)議格式的數(shù)據(jù)信號后輸出至待測計(jì)算機(jī)，以對待測計(jì)算機(jī)進(jìn)行POST。FPGA芯片還將待測計(jì)算機(jī)輸出的POST數(shù)據(jù)信號轉(zhuǎn)換成一個(gè)兩位數(shù)的十六進(jìn)制數(shù)據(jù)輸出至兩個(gè)七段數(shù)碼管顯示。
文檔編號G06F11/22GK102385545SQ20101026681
公開日2012年3月21日 申請日期2010年8月30日 優(yōu)先權(quán)日2010年8月30日
發(fā)明者叢衛(wèi)東 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司