專(zhuān)利名稱(chēng)：電子裝置的重置電路與其重置方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種重置電路，且特別是有關(guān)于一種可避免電子裝置中的閃存數(shù) 據(jù)流失的重置電路。
背景技術(shù)：
一般計(jì)算機(jī)皆有設(shè)置重置開(kāi)關(guān)或重置按鍵，用來(lái)進(jìn)行系統(tǒng)的重置，當(dāng)計(jì)算機(jī)當(dāng)機(jī) 或發(fā)生錯(cuò)誤時(shí)，使用者可按下重置開(kāi)關(guān)來(lái)使系統(tǒng)重新開(kāi)機(jī)以恢復(fù)正常狀態(tài)。然而，系統(tǒng)中的閃存通常必須以區(qū)塊方式進(jìn)行寫(xiě)入，所以在閃存正在進(jìn)行寫(xiě)入數(shù) 據(jù)的同時(shí)，若使用者按下重置開(kāi)關(guān)，則目前正在進(jìn)行寫(xiě)入的數(shù)據(jù)會(huì)因?yàn)橄到y(tǒng)重置而流失。為 解決上述問(wèn)題，目前有采用的方式有下列幾種(1)將重置信號(hào)導(dǎo)入系統(tǒng)中，然后再由系統(tǒng) 來(lái)控制重置的時(shí)間，此方式是直接利用系統(tǒng)本身的軟件撰寫(xiě)，系統(tǒng)判定重置按鍵是否有動(dòng) 作，并執(zhí)行使用者的需求。利用軟件控制可以輕易達(dá)到使用者的需求，但如果系統(tǒng)本已經(jīng)當(dāng) 機(jī)，則會(huì)造成重置按鍵也跟著失效。(2)增加重置警語(yǔ)在機(jī)器或說(shuō)明書(shū)上告知使用者，重置 后可能產(chǎn)生的風(fēng)險(xiǎn)以規(guī)避相關(guān)責(zé)任，同時(shí)教導(dǎo)使用者必須時(shí)常進(jìn)行數(shù)據(jù)備份處理，此方式 雖可避免責(zé)任流失的責(zé)任，但卻會(huì)造成使用者的使用負(fù)擔(dān)，責(zé)任轉(zhuǎn)嫁使用者。(3)當(dāng)在進(jìn)行數(shù)據(jù)讀取時(shí)，由系統(tǒng)失能重置按鍵，此方式需要外加一些電路來(lái)達(dá)成 重置失能的效果，系統(tǒng)只要不是在數(shù)據(jù)寫(xiě)入時(shí)當(dāng)機(jī)，都可以讓使用者自由的進(jìn)行重置，所以 大大的降低因系統(tǒng)當(dāng)機(jī)無(wú)法重置的機(jī)會(huì)，但是還是有機(jī)會(huì)造成重置失效，且失能重置時(shí)也 是要告知使用者，避免使用者認(rèn)為重置是無(wú)效的。(4)使用可程序邏輯集成電路來(lái)達(dá)成此目 的，但價(jià)格較高，且需要再耗費(fèi)人力開(kāi)發(fā)，電路也不是純硬件設(shè)計(jì)。(5)不于理會(huì)，如設(shè)計(jì)的 產(chǎn)品較為低階或無(wú)重要數(shù)據(jù)可以保存，不予以理會(huì)數(shù)據(jù)是否有丟失，這樣的做法價(jià)格最便 宜，但使用者對(duì)產(chǎn)品與廠牌觀感會(huì)較差。

發(fā)明內(nèi)容
本發(fā)明提供一種重置電路，會(huì)將重置信號(hào)延遲一段時(shí)間后再進(jìn)行重置，并利用此 延遲的時(shí)間完成閃存的數(shù)據(jù)存取程序，避免因系統(tǒng)重置而造成數(shù)據(jù)流失的問(wèn)題。承上述，本發(fā)明提出一種重置電路，適用一電子裝置，上述電子裝置具有一閃存， 上述重置電路包括一重置開(kāi)關(guān)、一重置信號(hào)產(chǎn)生單元、一延遲單元、一處理單元。其中，重置 開(kāi)關(guān)用以重置上述電子裝置；重置信號(hào)產(chǎn)生單元耦接于重置開(kāi)關(guān)，當(dāng)重置開(kāi)關(guān)使能時(shí)產(chǎn)生 第一重置信號(hào)。延遲單元耦接于重置信號(hào)產(chǎn)生單元，用以延遲第一重置信號(hào)一預(yù)設(shè)時(shí)間以 產(chǎn)生一第二重置信號(hào)。處理單元耦接重置信號(hào)產(chǎn)生單元、延遲單元與閃存之間。當(dāng)?shù)谝恢?置信號(hào)使能時(shí)，處理單元根據(jù)第一重置信號(hào)檢測(cè)閃存是否正在進(jìn)行寫(xiě)入程序。若閃存正在 進(jìn)行寫(xiě)入程序，則處理單元在預(yù)設(shè)時(shí)間中完成或終結(jié)閃存的寫(xiě)入程序，然后根據(jù)第二重置 信號(hào)進(jìn)行系統(tǒng)重置。在本發(fā)明一實(shí)施例中，上述重置信信號(hào)產(chǎn)生單元包括一電壓源、一第一電容、一第 一電阻、一第一 NPN晶體管、一 PMOS晶體管、一第三電阻以及一第二電容。電壓源耦接于上述重置開(kāi)關(guān)的第一端；第一電容耦接于上述重置開(kāi)關(guān)的一第二端與一接地端之間；第一電 阻耦接于上述重置開(kāi)關(guān)的上述第二端與一第二電阻之間，上述第二電阻的另一端耦接于上 述接地端。第一 NPN晶體管的基極耦接于上述第一電阻與上述第二電阻的共享節(jié)點(diǎn)，上述 第一 NPN晶體管的發(fā)射極耦接于上述接地端；上述PMOS晶體管的柵極耦接上述第一 NPN晶 體管的集電極，上述PMOS晶體管的漏極耦接于上述電壓源，上述PMOS晶體管的源極輸出上 述第一重置信號(hào)；第三電阻耦接于上述電壓源與上述PMOS晶體管的柵極之間；第二電容耦 接于上述PMOS晶體管的源極與上述接地端之間。在本發(fā)明一實(shí)施例中，上述延遲單元包括一第四電阻、一重置集成電路、一第五電 阻與一第六電阻。第四電阻與一第三電容串聯(lián)耦接于上述第一重置信號(hào)與一接地端之間； 上述重置集成電路的一輸入端耦接于上述第一重置信號(hào)，上述重置集成電路的一輸出端耦 接于上述第四電阻與上述第三電容的共享節(jié)點(diǎn)，上述重置集成電路用以延遲上述第一重置 信號(hào)并于上述重置集成電路的上述輸出端輸出延遲后的上述第一重置信號(hào)。第五電阻耦 接于上述第四電阻與上述第三電容的共享節(jié)點(diǎn)與一第二 NPN晶體管的基極之間，上述第二 NPN晶體管的發(fā)射極耦接于上述接地端；第六電阻耦接于上述電壓源與上述第二 NPN晶體 管的集電極之間，其中上述第二 NPN晶體管的集電極輸出上述第二重置信號(hào)。其中上述延遲單元更包括一第四電容與一第五電容。第四電容與第五電容并聯(lián)耦 接于上述延遲單元，上述重置集成電路根據(jù)第四電容與上述第五電容的電容值決定上述預(yù) 設(shè)時(shí)間的長(zhǎng)度。在本發(fā)明一實(shí)施例中，上述電子裝置為計(jì)算機(jī)、筆記本計(jì)算機(jī)或手機(jī)，上述閃存為 與非門(mén)閃存(NAND flash)。從另一個(gè)角度來(lái)看，本發(fā)明另提出一種電子裝置的重置方法，上述電子裝置具有 一閃存與一重置開(kāi)關(guān)，重置方法包括下列步驟首先，當(dāng)重置開(kāi)關(guān)使能時(shí)產(chǎn)生一第一重置信 號(hào)；然后，延遲第一重置信號(hào)以產(chǎn)生一第二重置信號(hào)；根據(jù)上述第一重置信號(hào)檢測(cè)上述閃 存是否正在進(jìn)行寫(xiě)入程序；若上述閃存正在進(jìn)行寫(xiě)入程序，則經(jīng)由一處理單元完成或終結(jié) 上述閃存的寫(xiě)入程序；接下來(lái)，在完成或終結(jié)上述閃存的寫(xiě)入程序后，根據(jù)上述第二重置信 號(hào)進(jìn)行系統(tǒng)重置?；谏鲜?，本發(fā)明利用延遲重置動(dòng)作的方式，讓系統(tǒng)在進(jìn)行重置前先完成閃存的 數(shù)據(jù)寫(xiě)入動(dòng)作，然后再進(jìn)行系統(tǒng)重置。藉此，避免因系統(tǒng)重置而發(fā)生數(shù)據(jù)流失的問(wèn)題。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳 細(xì)說(shuō)明如下。


圖1為根據(jù)本發(fā)明第一實(shí)施例的重置電路方塊圖。圖2為根據(jù)本發(fā)明第一實(shí)施例的重置電路的硬件電路圖。圖3為根據(jù)本發(fā)明第一實(shí)施例的信號(hào)波形圖。圖4為根據(jù)本發(fā)明第二實(shí)施例的電子裝置的重置方法流程圖。
具體實(shí)施例方式下面將參考附圖詳細(xì)闡述本發(fā)明的實(shí)施例，附圖舉例說(shuō)明了本發(fā)明的示范實(shí)施例，其中相同標(biāo)號(hào)指示同樣或相似的元件。第一實(shí)施例請(qǐng)參照?qǐng)D1，圖1為根據(jù)本發(fā)明第一實(shí)施例的重置電路方塊圖，重置電路100包括 重置開(kāi)關(guān)110、重置信號(hào)產(chǎn)生單元120、延遲單元130與處理單元140，重置信號(hào)產(chǎn)生單元 120耦接于重置開(kāi)關(guān)110與延遲單元130之間，處理單元140耦接于延遲單元130與閃存 150之間。重置電路100可設(shè)置于一電子裝置中，并用于對(duì)電子裝置進(jìn)行系統(tǒng)重置。重置開(kāi)關(guān)110例如是按鍵，當(dāng)使用者按下時(shí)，用以重置電子裝置。重置信號(hào)產(chǎn)生 單元120耦接于重置開(kāi)關(guān)110，當(dāng)重置開(kāi)關(guān)110使能時(shí)產(chǎn)生第一重置信號(hào)RET1，延遲單元 120接收第一重置信號(hào)RETl并延遲該第一重置信號(hào)RETl的使能時(shí)間以產(chǎn)生第二重置信號(hào) RET2。處理單元140例如是中央微處理器，接收第一重置信號(hào)RETl與第二重置信號(hào)RET2， 當(dāng)重置開(kāi)關(guān)110使能時(shí)，第一重置信號(hào)RETl會(huì)隨之使能以通知處理單元140，使用者已經(jīng)按 下重置開(kāi)關(guān)。此時(shí)，處理單元140會(huì)根據(jù)第一重置信號(hào)RETl檢測(cè)閃存150是否正在進(jìn)行寫(xiě) 入程序，若閃存150正在進(jìn)行寫(xiě)入程序，則處理單元140會(huì)根據(jù)第一重置信號(hào)RETl完成或 終結(jié)閃存150的寫(xiě)入程序，然后再根據(jù)第二重置信號(hào)RET2進(jìn)行系統(tǒng)重置。由于延遲單元130會(huì)延遲第一重置信號(hào)RETl —預(yù)設(shè)時(shí)間后才使能第二重置信號(hào) RET2，因此處理單元140可在此預(yù)設(shè)時(shí)間中完成閃存150的寫(xiě)入程序，避免數(shù)據(jù)流失。處 理單元140可增加操作頻率以加速寫(xiě)入程序，或是終結(jié)閃存150的寫(xiě)入程序以避免數(shù)據(jù)流 失。在本實(shí)施例中，完成閃存150寫(xiě)入程序的方式并不受限，主要是重置電路100會(huì)先延遲 重置信號(hào)RET1，讓處理單元140有時(shí)間完成閃存150的寫(xiě)入程序，然后再根據(jù)第二重置信 號(hào)RET2進(jìn)行系統(tǒng)的重置。換句話(huà)說(shuō)，處理單元140是根據(jù)第二重置信號(hào)RET2來(lái)進(jìn)行系統(tǒng) 重置，而根據(jù)第一重置信號(hào)RETl進(jìn)行閃存150的數(shù)據(jù)處理。所謂完成或終結(jié)閃存150的寫(xiě) 入程序表示系統(tǒng)會(huì)先暫停目前的寫(xiě)入程序并記錄目前的寫(xiě)入數(shù)據(jù)。然后，當(dāng)系統(tǒng)完成重置 并重新激活時(shí)再重新進(jìn)行寫(xiě)入數(shù)據(jù)的動(dòng)作。在先前技術(shù)中，當(dāng)使用者按下重置按鍵后，系統(tǒng)便會(huì)馬上進(jìn)行系統(tǒng)重置，并不會(huì)先 行通知處理單元140以及預(yù)留時(shí)間讓系統(tǒng)進(jìn)行數(shù)據(jù)處理。因此，相較于本發(fā)明，本發(fā)明具有 改善在先前技術(shù)中因系統(tǒng)重置而產(chǎn)生的數(shù)據(jù)流失問(wèn)題。接下來(lái)，進(jìn)一步說(shuō)明重置信號(hào)產(chǎn)生單元120與延遲單元130的細(xì)部電路圖，請(qǐng)參照 圖2，圖2為根據(jù)本發(fā)明第一實(shí)施例的重置電路的硬件電路圖。重置開(kāi)關(guān)110例如一般計(jì)算 機(jī)機(jī)殼上的重置按鍵(Reset botton)，當(dāng)使用者按下重置按鍵時(shí)，重置開(kāi)關(guān)110會(huì)導(dǎo)通。重置信號(hào)產(chǎn)生單元120包括第一電容Cl、第二電容C2、第一電阻R1、第二電阻R2 與第三電阻 R3、PMOS 晶體管(P channel metal oxide semiconductortransistor,簡(jiǎn)禾爾 PM0S)M1 與 NPN 晶體管(NPN bipolar junction transistor，簡(jiǎn)稱(chēng) BJT)) Ql。重置開(kāi)關(guān) 110 的第一端耦接于電壓源VDD，第一電容Cl耦接于重置開(kāi)關(guān)110的第二端與接地端GND之間。 第一電阻Rl耦接于重置開(kāi)關(guān)110的第二端與第二電阻R2之間，第二電阻R2的另一端耦接 于接地端GND。第一 NPN晶體管Ql的基極耦接于第一電阻Rl與第二電阻R2的共享節(jié)點(diǎn)， 第一 NPN晶體管Ql的發(fā)射極耦接于接地端GND。PMOS晶體管Ml的柵極耦接第一 NPN晶 體管Ql的集電極，PMOS晶體管Ml的源極耦接于電壓源VDD，而漏極則輸出第一重置信號(hào) RET1。第三電阻R3耦接于電壓源VDD與PMOS晶體管Ml的柵極之間。第二電容C2耦接于 PMOS晶體管Ml的漏極與接地端GND之間。
7
當(dāng)重置開(kāi)關(guān)100因使用者按下而使能時(shí)，電容Cl會(huì)開(kāi)始充電，然后第一 NPN晶體 管Ql會(huì)隨之導(dǎo)通，然后使PMOS晶體管Ml導(dǎo)通，此時(shí)PMOS晶體管Ml的漏極會(huì)輸出高電位 的第一重置信號(hào)RETl以表示使用者按下重置開(kāi)關(guān)100。延遲單元130包括第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第三電容 C3、第四電容C4、第五電容C5、重置集成電路Ul與第二 NPN晶體管Q2。第三電阻R3，第三 電阻R3與第三電容C3串聯(lián)耦接于第一重置信號(hào)RETl與接地端GND之間。重置集成電路 Ul例如是PST9229NR or FP6801 (天鈺科技股份有限公司的電源管理芯片)，重置集成電路 Ul的輸入端VCC耦接于第一重置信號(hào)RETl，重置集成電路Ul的輸出端VOUT耦接于第四電 阻R4與第三電容C3的共享節(jié)點(diǎn)，重置集成電路Ul以第一重置信號(hào)RETl做為工作電源并 延遲一預(yù)設(shè)時(shí)間后，經(jīng)由輸出端VOUT輸出對(duì)應(yīng)于第一重置信號(hào)RETl的輸出信號(hào)。第五電阻R5耦接于第四電阻R4與第三電容C3的共享節(jié)點(diǎn)與第二 NPN晶體管Q2 的基極之間，第二 NPN晶體管Q2的發(fā)射極耦接于接地端GND。第五電阻R5耦接于電壓源 VDD與第二 NPN晶體管Q2的集電極之間，其中第二 NPN晶體管Q2的集電極輸出第二重置信 號(hào) RET2。重置集成電路Ul可利用現(xiàn)成的延遲芯片來(lái)實(shí)現(xiàn)，主要功用在于延遲第一重置信 號(hào)RET1，然后經(jīng)由其輸出端VOUT輸出延遲后的第一重置信號(hào)RET1。重置集成電路Ul的延 遲時(shí)間可由電容C4、C5(耦接于重置集成電路Ul的接腳TC)所決定，不同的芯片有不同的 延遲時(shí)間電路與外圍元件設(shè)置方式，圖2僅為本發(fā)明的一實(shí)施例，在此不加贅述。重置集成 電路Ul在第一重置信號(hào)RETl使能后，會(huì)延遲一預(yù)設(shè)時(shí)間后再使能時(shí)其輸出端VOUT以導(dǎo) 通第二 NPN晶體管Q2。第二 NPN晶體管Q2的集電極所產(chǎn)生的輸出電壓即為第二重置信號(hào) RET2，第二重置信號(hào)RET2會(huì)因第二 NPN晶體管Q2導(dǎo)通而轉(zhuǎn)態(tài)為低電位，然后在第一重置信 號(hào)RETl降為低電位時(shí)轉(zhuǎn)態(tài)為高電位。當(dāng)?shù)谝恢刂眯盘?hào)RETl降為低電位時(shí)，重置集成電路 Ul會(huì)失去工作電源，其輸出端VOUT會(huì)降為低電位而使第二 NPN晶體管Q2截止。處理單元140會(huì)根據(jù)第二重置信號(hào)RET2進(jìn)行重置，并在第二重置信號(hào)RET2恢復(fù) 至高電位時(shí)開(kāi)始動(dòng)作。換言之，第二重置信號(hào)RET2是直接耦接于處理單元140重置腳位， 以直接重置系統(tǒng)。此外，值得注意的是，本實(shí)施例的第二重置信號(hào)RET2是以低電位作為使 能電平，但本實(shí)施例并不以此為限，只要改變電路設(shè)計(jì)，便可以高電位作為使能電平。接下來(lái)，進(jìn)一步說(shuō)明上述圖2中各電路節(jié)點(diǎn)的電壓變化，請(qǐng)參照?qǐng)D3，圖3為根據(jù)本 發(fā)明第一實(shí)施例的信號(hào)波形圖。使用者按下重置開(kāi)關(guān)110時(shí)，重置開(kāi)關(guān)110會(huì)導(dǎo)通，使得第 一電容Cl的偏壓VCl拉高為高電位，當(dāng)使用者放開(kāi)后，偏壓VCl會(huì)因第一電容Cl放電而下 降，其中期間Dl為使用者按下重置開(kāi)關(guān)110的時(shí)間。在時(shí)間Tl，第一 NPN晶體管Ql會(huì)因 偏壓VCl上升而導(dǎo)通，其集電極電壓VQl會(huì)因?qū)ǘ陆?，而第?PMOS晶體管Ml則會(huì)因第 一 NPN晶體管Ql的集電極電壓VQl下降而導(dǎo)通，此時(shí)，第一重置信號(hào)RETl使能，即轉(zhuǎn)態(tài)為 高電位。重置集成電路Ul使第一重置信號(hào)RETl延遲一預(yù)設(shè)時(shí)間D2后使能其輸出端VOUT 的電壓，并且在第一重置信號(hào)RETl轉(zhuǎn)態(tài)為低電位時(shí)，其輸出端VOUT的電壓也會(huì)隨之轉(zhuǎn)態(tài)為 低電位。這是因?yàn)橹刂眉呻娐稶l是以第一重置信號(hào)RETl做為工作電壓所造成。重置集成電路Ul的輸出端VOUT電壓會(huì)導(dǎo)通第二 NPN晶體管Q2，使第二重置信號(hào) RET2隨著重置集成電路Ul的輸出端VOUT電壓上升而上升，并隨著重置集成電路Ul的輸出 端VOUT電壓下降而下降。第二重置信號(hào)RET2的使能時(shí)間D3即為主系統(tǒng)重置的時(shí)間。由圖3可知，當(dāng)使用者按下重置開(kāi)關(guān)110時(shí)，第一重置信號(hào)RETl會(huì)隨之使能(高電位)以告 知處理單元140使用者已經(jīng)按下重置開(kāi)關(guān)110，然后延遲一預(yù)設(shè)時(shí)間D2后，第二重置信號(hào) RET2才會(huì)隨之使能(低電位)使系統(tǒng)開(kāi)始重置。處理單元140可在預(yù)設(shè)時(shí)間D2中完成或 終結(jié)目前正在進(jìn)行的閃存150的寫(xiě)入程序以避免數(shù)據(jù)流失。第二實(shí)施例綜合上述實(shí)施例的說(shuō)明，本發(fā)明可歸納出一種電子裝置的重置方法，請(qǐng)參照?qǐng)D1 與圖4，圖4為根據(jù)本發(fā)明第二實(shí)施例的電子裝置的重置方法流程圖。其中電子裝置具有 一閃存150與一重置開(kāi)關(guān)110，重置方法包括下列步驟首先，當(dāng)重置開(kāi)關(guān)110使能時(shí)，產(chǎn) 生第一重置信號(hào)RETl (步驟S410)，然后延遲第一重置信號(hào)RETl以產(chǎn)生一第二重置信號(hào) RET2(步驟S420)。接下來(lái)，根據(jù)第一重置信號(hào)RETl檢測(cè)閃存150是否正在進(jìn)行寫(xiě)入程序 (步驟S430)，若閃存150正在進(jìn)行寫(xiě)入程序，則經(jīng)由處理單元140完成或終結(jié)閃存150的寫(xiě) 入程序(步驟S440)。然后，在完成或終結(jié)閃存150之寫(xiě)入程序后，根據(jù)第二重置信號(hào)RET2 進(jìn)行系統(tǒng)重置。其中，若閃存150沒(méi)有正在進(jìn)行寫(xiě)入程序，處理單元140同樣會(huì)在第二重置 信號(hào)RET2使能時(shí)才進(jìn)行系統(tǒng)重置。本重置方法的其余操作細(xì)節(jié)請(qǐng)參照上述第一實(shí)施例的 說(shuō)明，在此不加累述綜合上述，本發(fā)明利用純硬件電路設(shè)計(jì)重置集成電路，將重置信號(hào)延遲后再輸出 至系統(tǒng)以進(jìn)行重置，并預(yù)先告知系統(tǒng)準(zhǔn)備進(jìn)行重置。系統(tǒng)可于重置信號(hào)的延遲期間中預(yù)先 完成閃存的寫(xiě)入程序，避免因使用者突發(fā)式的按下重置開(kāi)關(guān)而造成數(shù)據(jù)流失的問(wèn)題。雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明 的保護(hù)范圍當(dāng)以權(quán)利要求所界定的為準(zhǔn)。
9
權(quán)利要求
1.一種重置電路，適用一電子裝置，該電子裝置具有一閃存，該重置電路包括； 一重置開(kāi)關(guān)，用以重置該電子裝置；一重置信號(hào)產(chǎn)生單元，耦接于該重置開(kāi)關(guān)，當(dāng)該重置開(kāi)關(guān)使能時(shí)產(chǎn)生一第一重置信號(hào)；一延遲單元，耦接于該重置信號(hào)產(chǎn)生單元，用以延遲該第一重置信號(hào)一預(yù)設(shè)時(shí)間以產(chǎn) 生一第二重置信號(hào)；以及一處理單元，耦接該重置信號(hào)產(chǎn)生單元、該延遲單元與該閃存之間，其中當(dāng)該第一重置 信號(hào)使能時(shí)，該處理單元根據(jù)該第一重置信號(hào)檢測(cè)該閃存是否正在進(jìn)行寫(xiě)入程序，若該閃 存正在進(jìn)行寫(xiě)入程序，則該處理單元在該預(yù)設(shè)時(shí)間中完成或終結(jié)該閃存的寫(xiě)入程序，然后 根據(jù)該第二重置信號(hào)進(jìn)行系統(tǒng)重置。
2.如權(quán)利要求1所述的重置電路，其特征在于，該重置信號(hào)產(chǎn)生單元包括 一電壓源，耦接于該重置開(kāi)關(guān)的一第一端；一第一電容，耦接于該重置開(kāi)關(guān)的一第二端與一接地端之間； 一第一電阻，耦接于該重置開(kāi)關(guān)的該第二端與一第二電阻之間，該第二電阻的另一端 耦接于該接地端；一第一 NPN晶體管，該第一 NPN晶體管的基極耦接于該第一電阻與該第二電阻的共享 節(jié)點(diǎn)，該第一 NPN晶體管的發(fā)射極耦接于該接地端；一 PMOS晶體管，該P(yáng)MOS晶體管的柵極耦接該第一 NPN晶體管的集電極，該P(yáng)MOS晶體 管的源極耦接于該電壓源，該P(yáng)MOS晶體管的漏極輸出該第一重置信號(hào)； 一第三電阻，耦接于該電壓源與該P(yáng)MOS晶體管的柵極之間；以及 一第二電容，耦接于該P(yáng)MOS晶體管的漏極與該接地端之間。
3.如權(quán)利要求1所述的重置電路，其特征在于，該延遲單元包括一第四電阻，該第四電阻與一第三電容串聯(lián)耦接于該第一重置信號(hào)與一接地端之間； 一重置集成電路，該重置集成電路的一輸入端耦接于該第一重置信號(hào)，該重置集成電 路的一輸出端耦接于該第四電阻與該第三電容的共享節(jié)點(diǎn)，該重置集成電路用以延遲該第 一重置信號(hào)并于該重置集成電路的該輸出端輸出延遲后的該第一重置信號(hào)；一第五電阻，耦接于該第四電阻與該第三電容的共享節(jié)點(diǎn)與一第二 NPN晶體管的基極 之間，該第二 NPN晶體管的發(fā)射極耦接于該接地端；以及一第六電阻，耦接于該電壓源與該第二NPN晶體管的集電極之間，其中該第二NPN晶體 管的集電極輸出該第二重置信號(hào)。
4.如權(quán)利要求3所述的重置電路，其特征在于，該延遲單元更包括 一第四電容，耦接于該重置集成電路；以及一第五電容，該第五電容與該第四電容并聯(lián)；其中，該重置集成電路根據(jù)該第四電容與該第五電容的電容值決定該預(yù)設(shè)時(shí)間的長(zhǎng)度。
5.如權(quán)利要求1所述的重置電路，其特征在于，該電子裝置為計(jì)算機(jī)、筆記本計(jì)算機(jī)或 手機(jī)。
6.如權(quán)利要求1所述的重置電路，其特征在于，該閃存為與非門(mén)閃存。
7.如權(quán)利要求1所述的重置電路，其特征在于，該處理單元為中央處理器。
8.—種重置電路，適用一電子裝置，該電子裝置具有一閃存，該重置電路包括； 一重置開(kāi)關(guān)，用以重置該電子裝置；一重置信號(hào)產(chǎn)生單元，耦接于該重置開(kāi)關(guān)，當(dāng)該重置開(kāi)關(guān)使能時(shí)產(chǎn)生一第一重置信號(hào)；一延遲單元，耦接于該重置信號(hào)產(chǎn)生單元，用以延遲該第一重置信號(hào)以產(chǎn)生一第二重 置信號(hào)；以及一處理單元，耦接該重置信號(hào)產(chǎn)生單元、該延遲單元與該閃存之間，其中當(dāng)該第一重置 信號(hào)使能時(shí)，該處理單元根據(jù)該第一重置信號(hào)檢測(cè)該閃存是否正在進(jìn)行寫(xiě)入程序，若該閃 存正在進(jìn)行寫(xiě)入程序，則該處理單元在該預(yù)設(shè)時(shí)間中完成或終結(jié)該閃存的寫(xiě)入程序，然后 根據(jù)該第二重置信號(hào)進(jìn)行系統(tǒng)重置； 其中，該重置信信號(hào)產(chǎn)生單元包括 一電壓源，耦接于該重置開(kāi)關(guān)的一第一端； 一第一電容，耦接于該重置開(kāi)關(guān)的一第二端與一接地端之間； 一第一電阻，耦接于該重置開(kāi)關(guān)的該第二端與一第二電阻之間，該第二電阻的另一端 耦接于該接地端；一第一 NPN晶體管，該第一 NPN晶體管的基極耦接于該第一電阻與該第二電阻的共享 節(jié)點(diǎn)，該第一 NPN晶體管的發(fā)射極耦接于該接地端；一 PMOS晶體管，該P(yáng)MOS晶體管的柵極耦接該NPN晶體管的集電極，該P(yáng)MOS晶體管的 源極耦接于該電壓源，該P(yáng)MOS晶體管的漏極輸出該第一重置信號(hào)； 一第三電阻，耦接于該電壓源與該P(yáng)MOS晶體管的柵極之間；以及 一第二電容，耦接于該P(yáng)MOS晶體管的漏極與該接地端之間； 其中，該延遲單元包括一第四電阻，該第四電阻與一第三電容串聯(lián)耦接于該第一重置信號(hào)與該接地端之間； 一重置集成電路，該重置集成電路的一輸入端耦接于該第一重置信號(hào)，該重置集成電 路的一輸出端耦接于該第四電阻與該第三電容的共享節(jié)點(diǎn)，該重置集成電路用以延遲該第一重置信號(hào)；一第五電阻，耦接于該第四電阻與該第三電容的共享節(jié)點(diǎn)與一第二 NPN晶體管的基極 之間，該第二 NPN晶體管的發(fā)射極耦接于該接地端；以及一第六電阻，耦接于該電壓源與該第二NPN晶體管的集電極之間，其中該第二NPN晶體 管的集電極輸出該第二重置信號(hào)。
9.如權(quán)利要求8所述的之重置電路，其特征在于，該電子裝置為計(jì)算機(jī)、筆記本計(jì)算機(jī) 或手機(jī)。
10.如權(quán)利要求8所述的重置電路，其特征在于，該閃存為與非門(mén)閃存。
11.如權(quán)利要求8所述的重置電路，其特征在于，該處理單元為中央處理器。
12.如權(quán)利要求8所述的重置電路，其特征在于，該延遲單元更包括 一第四電容，耦接于該重置集成電路；以及一第五電容，該第五電容與該第四電容并聯(lián)；其中，該重置集成電路根據(jù)該第四電容與該第五電容的電容值決定該預(yù)設(shè)時(shí)間的長(zhǎng)
13. 一種電子裝置的重置方法，該電子裝置具有一閃存與一重置開(kāi)關(guān)，重置方法包括 當(dāng)該重置開(kāi)關(guān)使能時(shí)產(chǎn)生一第一重置信號(hào)； 延遲該第一重置信號(hào)以產(chǎn)生一第二重置信號(hào)； 根據(jù)該第一重置信號(hào)檢測(cè)該閃存是否正在進(jìn)行寫(xiě)入程序；若該閃存正在進(jìn)行寫(xiě)入程序，則經(jīng)由一處理單員完成或終結(jié)該閃存的寫(xiě)入程序；以及 在完成或終結(jié)該閃存的寫(xiě)入程序后，根據(jù)該第二重置信號(hào)進(jìn)行系統(tǒng)重置。
全文摘要
本發(fā)明公開(kāi)了一種電子裝置的重置電路與其重置方法，上述重置電路包括重置開(kāi)關(guān)、重置信號(hào)產(chǎn)生單元、延遲單元與處理單元。當(dāng)使用者按下重置開(kāi)關(guān)時(shí)，重置信號(hào)產(chǎn)生單元會(huì)產(chǎn)生第一重置信號(hào)以告知處理單元，而延遲單元?jiǎng)t會(huì)延遲第一重置信號(hào)以產(chǎn)生第二重置信號(hào)以進(jìn)行系統(tǒng)重置。處理單元會(huì)在延遲單元所設(shè)定的延遲時(shí)間中完成或終結(jié)閃存的寫(xiě)入程序以避免數(shù)據(jù)流失。
文檔編號(hào)G06F12/16GK101996143SQ20091017104
公開(kāi)日2011年3月30日 申請(qǐng)日期2009年8月26日 優(yōu)先權(quán)日2009年8月26日
發(fā)明者張全汪 申請(qǐng)人:金寶電子工業(yè)股份有限公司