專利名稱：：半導(dǎo)體存儲(chǔ)裝置、控制裝置、控制方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及利用2值或多值在單元內(nèi)存儲(chǔ)數(shù)據(jù)的半導(dǎo)體存儲(chǔ)裝置、半導(dǎo)體控制裝置、半導(dǎo)體控制方法。
背景技術(shù)：
：近年來，利用USB存儲(chǔ)器、閃存卡、閃存盤等非易失性存儲(chǔ)器的存儲(chǔ)器設(shè)備廣泛普及。另外，作為使這些存儲(chǔ)器設(shè)備大容量化的技術(shù)，如圖28所示，已知如下多值化技術(shù)增加各存儲(chǔ)器單元的電壓的閾值，例如在4值型存儲(chǔ)器單元的情況下，使“11”、“10”、“01”、“00”的各2位數(shù)據(jù)與電壓的各等級相對應(yīng)，從而在一個(gè)存儲(chǔ)器單元中存儲(chǔ)3值以上的數(shù)據(jù)。此外，作為本發(fā)明關(guān)聯(lián)的現(xiàn)有技術(shù)，已知有確保高可靠性并且高速動(dòng)作的大容量的非易失性半導(dǎo)體存儲(chǔ)裝置和數(shù)據(jù)存儲(chǔ)系統(tǒng)(例如，參照專利文獻(xiàn)1)。專利文獻(xiàn)1JP特開2001-210082號公報(bào)。
發(fā)明內(nèi)容發(fā)明要解決的問題然而，利用多值化技術(shù)的大容量化的多值存儲(chǔ)器設(shè)備存在可靠性低的問題。以下，利用圖29圖31來說明多值化技術(shù)的問題點(diǎn)。圖29是表示2值型存儲(chǔ)器單元和4值型存儲(chǔ)器單元的容限(margin)的圖，圖30是表示2值型存儲(chǔ)器單元的單元分布和閾值的關(guān)系的圖，圖31是表示4值型存儲(chǔ)器單元的單元分布和閾值的關(guān)系的圖。如圖29所示，就2值型存儲(chǔ)器單元而言，用于判定“0”和“1”的電壓的閾值具有足夠的容限，因此數(shù)據(jù)反演(datainversion)的可能性低，從而能夠?qū)崿F(xiàn)高可靠性。另一方面，就4值型存儲(chǔ)器單元而言，用于判定“00”、“01”、“10”、“11”的電壓的閾值不具有足夠的容限，所以數(shù)據(jù)反演的可能性高，可靠性低。具體來說，在圖30所示的2值型存儲(chǔ)器單元的情況下，在閾值Ref-I、Ref-2、Ref-3中，以Ref-2作為閾值，如果電壓比Ref-2低，則不管電壓是Level-O還是Level-I，都判定為數(shù)據(jù)是“1”；如果電壓比Ref-2高，則不管電壓是Level-2還是Level-3，都判定為數(shù)據(jù)是“0”。與此相對，在圖31所示的4值型存儲(chǔ)器單元的情況下，如果電壓比Ref-I低，則判定為數(shù)據(jù)是“11”；如果電壓比Ref-I高并且比Ref-2低，則判定為數(shù)據(jù)是“10”；如果電壓比Ref-2高并且比Ref-3低，則判定為數(shù)據(jù)是“01”；如果電壓比Ref_3高，則判定為數(shù)據(jù)是“00”。因此，不會(huì)如2值型存儲(chǔ)器單元那樣不管電壓為Level-O還是Level-I都判定為相同數(shù)據(jù)。例如，在應(yīng)該寫入“11”數(shù)據(jù)的存儲(chǔ)器單元上，如果施加Level-I的電壓，則該存儲(chǔ)器單元的數(shù)據(jù)在讀取時(shí)會(huì)判定為“10”。此外，圖30所示的Ref-2和Ref-3是為了與4值型存儲(chǔ)器單元進(jìn)行比較的圖示，在2值型存儲(chǔ)器單元中實(shí)際只有Ref-2作為閾值存在。如上述所述，多值存儲(chǔ)器設(shè)備雖然能夠?qū)崿F(xiàn)大容量化但所存儲(chǔ)的數(shù)據(jù)的可靠性低。但是，因圖像、影像等用戶數(shù)據(jù)的大容量化，而需求更大容量的存儲(chǔ)器設(shè)備，因此需要可實(shí)現(xiàn)高可靠性和大容量的存儲(chǔ)器設(shè)備。本發(fā)明是為了解決上述問題點(diǎn)而做出的發(fā)明，目的在于，提供-種半導(dǎo)體存儲(chǔ)裝置、控制裝置、控制方法，能夠基于管理信息利用2值或多值來保存數(shù)據(jù)。用于解決問題的方法為了解決上述問題，本發(fā)明提供一種半導(dǎo)體存儲(chǔ)裝置，具有多個(gè)單元，能夠存儲(chǔ)數(shù)據(jù)；閾值決定部，基于規(guī)定的管理信息，把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，基于所決定的要寫入所述多個(gè)單元中的每個(gè)單元的值，來決定閾值，所述規(guī)定的管理信息是用于管理數(shù)據(jù)的信息；寫入部，基于由所述閾值決定部決定的閾值，向所述多個(gè)單元寫入所述數(shù)據(jù)。另外，提供一種控制裝置，對由能夠存儲(chǔ)數(shù)據(jù)的多個(gè)單元構(gòu)成的半導(dǎo)體存儲(chǔ)裝置進(jìn)行控制，具有閾值決定部，基于規(guī)定的管理信息，把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，基于所決定的要寫入所述多個(gè)單元中的每個(gè)單元的值，來決定閾值，所述規(guī)定的管理信息是用于管理數(shù)據(jù)的信息；寫入部，基于由所述閾值決定部決定的閾值，向所述多個(gè)單元寫入所述數(shù)據(jù)。另外，提供一種控制方法，對由能夠存儲(chǔ)數(shù)據(jù)的多個(gè)單元構(gòu)成的半導(dǎo)體存儲(chǔ)裝置進(jìn)行控制，包括閾值決定步驟，基于規(guī)定的管理信息，把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，基于所決定的要寫入所述多個(gè)單元中的每個(gè)單元的值，來決定閾值，所述規(guī)定的管理信息是用于管理數(shù)據(jù)的信息；寫入步驟，基于由所述閾值決定步驟決定的閾值，向所述多個(gè)單元寫入所述數(shù)據(jù)。圖1是表示第一實(shí)施方式的信息處理裝置的圖。圖2是表示第一實(shí)施方式的信息處理裝置的硬件結(jié)構(gòu)的圖。圖3是第一實(shí)施方式的NAND閃存器的結(jié)構(gòu)的框圖。圖4是控制IC的結(jié)構(gòu)的框圖。圖5是表示構(gòu)成NAND閃存陣列(flasharray)的多個(gè)單元的電路圖。圖6是讀出放大器(senseamplifier)/比較儀(comparator)電路的電路圖。圖7是讀出放大器/比較儀電路的電路圖。圖8是表示存儲(chǔ)在NAND閃存陣列中的數(shù)據(jù)的結(jié)構(gòu)的圖。圖9是表示設(shè)定表的圖。圖10是表示文件系統(tǒng)識別處理動(dòng)作的流程圖。圖11是表示第一實(shí)施方式的寫入處理動(dòng)作的流程圖。圖12是表示屬性信息識別處理動(dòng)作的流程圖。圖13是表示切換處理動(dòng)作的流程圖。圖14是表示接通電源時(shí)進(jìn)行變換處理的處理動(dòng)作的流程圖。圖15是表示空閑(idle)時(shí)進(jìn)行變換處理的處理動(dòng)作的流程圖。圖16是表示一定時(shí)間內(nèi)無指令時(shí)進(jìn)行變換處理的處理動(dòng)作的流程圖。圖17是表示變換處理動(dòng)作的流程圖。圖18是表示改寫處理動(dòng)作的流程圖。圖19是表示子目錄校驗(yàn)(subdirectorycheck)處理動(dòng)作的流程圖。圖20是表示發(fā)送2值和多值各自的使用量的處理動(dòng)作的流程圖。圖21是表示將2值的使用量變換為多值的使用量并發(fā)送至主機(jī)(host)的處理動(dòng)作的流程圖。圖22是表示空余容量計(jì)算處理動(dòng)作的流程圖。圖23是表示針對空余容量以上的數(shù)據(jù)返回出錯(cuò)(error)的處理動(dòng)作的流程圖。圖24是表示閾值修正處理動(dòng)作的流程圖。圖25是表示第二實(shí)施方式的寫入處理動(dòng)作的流程圖。圖26是表示第三實(shí)施方式的寫入處理動(dòng)作的流程圖。圖27是表示第四實(shí)施方式的寫入處理動(dòng)作的流程圖。圖28是表示2值型存儲(chǔ)器單元、4值型存儲(chǔ)器單元和8值型存儲(chǔ)器單元所保存的位(bit)的圖。圖29是表示2值型存儲(chǔ)器單元和4值型存儲(chǔ)器單元的容限的圖。圖30是表示2值型存儲(chǔ)器單元的單元分布和閾值的關(guān)系的圖。圖31是表示4值型存儲(chǔ)器單元的單元分布和閾值的關(guān)系的圖。具體實(shí)施例方式以下，參照附圖，對本發(fā)明的實(shí)施方式的例子進(jìn)行說明。第一實(shí)施方式首先，參照附圖來說明本實(shí)施方式的信息處理裝置。圖1是表示本實(shí)施方式的信息處理裝置的圖，圖2是表示本實(shí)施方式的信息處理裝置的硬件結(jié)構(gòu)的圖。如圖1所示，本實(shí)施方式的信息處理裝置1是搭載NAND閃存器10作為輔助存儲(chǔ)裝置的個(gè)人計(jì)算機(jī)。另外，如圖2所示，信息處理裝置1具有作為主存儲(chǔ)裝置的存儲(chǔ)器14、作為中央計(jì)算裝置的CPU13。另外，信息處理裝置1具有芯片組(NorthBridge北橋)11，其用于在CPU13與存儲(chǔ)器14等之間高速進(jìn)行信息通信和控制；BI0S19，其用于存儲(chǔ)用于對周邊設(shè)備的最低等級的輸入輸出進(jìn)行控制的程序組。另外，信息處理裝置1除了具有上述設(shè)備以外，還具有芯片組(SouthBridge南橋)12，其用于對在CPU13和比存儲(chǔ)器14低速的周邊設(shè)備之間的信息通信進(jìn)行控制；聲板(audioboard)17，其用于控制音源的輸出；USB/PCI接口18，其用于與USB對應(yīng)設(shè)備或PCI總線對應(yīng)設(shè)備進(jìn)行連接；LAN接口16，其能夠與網(wǎng)板(networkboard)連接從而與外部進(jìn)行通信；NAND閃存器10。另外，NAND閃存器10具有作為非易失性存儲(chǔ)器的NAND閃存陣列101和對NAND閃存器進(jìn)行控制的NAND控制器20。此外，信息處理裝置1不僅限于個(gè)人計(jì)算機(jī)，例如只要是移動(dòng)電話、PDA等需要存儲(chǔ)裝置的設(shè)備即可。接著，對本實(shí)施方式的NAND閃存器進(jìn)行說明。圖3是表示本實(shí)施方式的NAND閃存器的結(jié)構(gòu)的框圖。NAND閃存器10具有NAND閃存陣列101(多個(gè)單元、半導(dǎo)體存儲(chǔ)裝置)、X解碼器102、Y解碼器103、讀出放大器/比較儀電路104、地址寄存器/計(jì)數(shù)器105、指令寄存器106、輸入輸出緩沖器107、控制IC20(控制裝置、閾值決定部、檢測部、閾值變換部、閾值修正部、寫入部)。7NAND閃存陣列101是由多個(gè)單元構(gòu)成的非易失性存儲(chǔ)器。另外，X解碼器102用于在行方向選擇用于構(gòu)成NAND閃存陣列101的二維排列的多個(gè)單元。另外，Y解碼器103用于在列方向選擇多個(gè)單元。另外，讀出放大器/比較儀電路104基于規(guī)定的閾值將所輸入的電壓變換為數(shù)字信息。另外，地址寄存器/計(jì)數(shù)器105用于在對NAND閃存陣列101進(jìn)行存取時(shí)指定地址。另外，指令寄存器106用于保存所接收的指令。另外，輸入輸出緩沖器107是存儲(chǔ)區(qū)域，暫時(shí)存儲(chǔ)與作為主機(jī)的信息處理裝置1之間進(jìn)行數(shù)據(jù)和地址輸入輸出中的數(shù)據(jù)。另外，控制IC20用于控制NAND閃存器10。另外，指令寄存器106和控制IC20從主機(jī)接收指令鎖存(commandlatchenable)信號、地址鎖存(addresslatchenable)信號、芯片啟動(dòng)(chipenable)信號、允許讀(readenable)信號、允許寫(writeenable)信號、寫保護(hù)(write-protect)信號，來作為輸入輸出用的控制信號，將這些信號的組合作為指令。另外，控制IC20輸出就緒/忙(Ready/busy)信號和出錯(cuò)信號。下面說明控制IC。圖4是表示控制IC的結(jié)構(gòu)的框圖?？刂艻C20具有主機(jī)接口單元201、控制寄存器202、緩沖器203、ECC單元204、NAND接口單元205、微處理器206、R0M207、RAM208。另外，主機(jī)接口單元201用于與主機(jī)之間收發(fā)指令。另外，控制寄存器202是保存各種參數(shù)的區(qū)域。另外，NAND接口單元205用于與NAND閃存陣列101之間收發(fā)指令。另外，緩沖器203是暫時(shí)保存由NAND接口單元205從NAND閃存陣列101讀出的指令以及由主機(jī)接口單元從主機(jī)接收到的指令的區(qū)域。另外，ECC單元204在寫入數(shù)據(jù)時(shí)生成ECC，在讀取數(shù)據(jù)時(shí)基于ECC來檢測并訂正數(shù)據(jù)錯(cuò)誤。另外，微處理器206對控制IC20進(jìn)行整體控制。另外，R0M207存儲(chǔ)用于微處理器206進(jìn)行處理的固件(firmware)。另外，RAM208是微處理器206所使用的存儲(chǔ)器。接著，針對構(gòu)成NAND閃存陣列的多個(gè)單元以及讀出放大器/比較儀電路進(jìn)行說明。圖5是表示構(gòu)成NAND閃存陣列的多個(gè)單元的電路圖。另外，圖6和圖7是表示讀出放大器/比較儀電路的電路圖。如圖5所示，在NAND閃存陣列101中，利用位線和源線來對單元的控制柵施加正電壓，使浮動(dòng)?xùn)判罘e電子，由此寫入數(shù)據(jù)。另外，由于位線和源線以多個(gè)單元為單位相連接，因此，NAND閃存陣列101以由多個(gè)單元構(gòu)成的單元組為單位來寫入數(shù)據(jù)。另外，如圖6所示，與單元連接的讀出放大器/比較儀電路104由讀出放大器104a104c和比較儀電路104d構(gòu)成，所述讀出放大器104a104c用于對所設(shè)定的閾值(Ref-IRef-3)與所輸入的電壓進(jìn)行比較并輸出比較結(jié)果，所述比較儀電路104d用于對由讀出放大器104a104c輸出的結(jié)果進(jìn)行比較，并將其變換為數(shù)字?jǐn)?shù)據(jù)。另外，比較儀電路104d能夠利用由控制IC20發(fā)送來的MLC信號來切換2值或4值，在未接收到MLC信號的情況下，如圖30所示，如果電壓比Ref-2低則輸出“1”，如果電壓比Ref-2高則輸出“0”，但理想的電壓是比Ref-3高的電壓或比Ref-I低的電壓，因此在2值的情況下施加有其以外的電壓時(shí)，比較儀電路將Ref-2作為閾值來輸出數(shù)據(jù)，但將這種情況當(dāng)作單元惡化而對控制IC20返回出錯(cuò)。另外，比較儀電路104d在接收到MLC信號的情況下，如圖31所示，如果電壓比Ref-I低則輸出“11”，如果電壓比Ref-I高并且比Ref-2低則輸出“10”，如果電壓比Ref-2高并且比Ref-3低則輸出“01”，如果電壓比Ref-3高則輸出“00”。另外，如圖7所示，也可以做成這樣的結(jié)構(gòu)讀出放大器/比較儀電路104只有在接收到MLC信號的情況下，才向讀出放大器104a和讀出放大器104c輸出比較結(jié)果。接著，針對存儲(chǔ)在NAND閃存陣列中的數(shù)據(jù)的結(jié)構(gòu)進(jìn)行說明。圖8是表示存儲(chǔ)在NAND閃存陣列中的數(shù)據(jù)的結(jié)構(gòu)的圖。如圖8所示，在NAND閃存器10進(jìn)行讀/寫的數(shù)據(jù)以扇區(qū)為單位存儲(chǔ)在數(shù)據(jù)區(qū)域內(nèi)，在冗余區(qū)域內(nèi)存儲(chǔ)有備用區(qū)(spare)，該備用區(qū)是分別與扇區(qū)對應(yīng)的冗余數(shù)據(jù)區(qū)。另外，以由扇區(qū)AD和分別與扇區(qū)對應(yīng)的備用區(qū)A’D’構(gòu)成的區(qū)塊為單位，來刪除數(shù)據(jù)。另外，在各扇區(qū)的備用區(qū)寫入如下數(shù)據(jù)LSN(L0gicalSectorNumber邏輯扇區(qū)號)，其作為表示所對應(yīng)的扇區(qū)編號的數(shù)據(jù)；DV(DataValidity數(shù)據(jù)有效性)，其作為用于有效性檢查(validitycheck)的數(shù)據(jù)；BBI(BadBlockInfomation壞塊信息)，其表示因單元惡化而導(dǎo)致無法記錄數(shù)據(jù)的不良區(qū)塊；ECC(ErrorCorrectionCodeforDataField數(shù)據(jù)字段的糾錯(cuò)碼)，其作為扇區(qū)的錯(cuò)誤訂正碼；ECCS(ErrorCorrectionCodeforSpareField備用區(qū)字段的糾錯(cuò)碼)，其作為備用區(qū)的錯(cuò)誤訂正碼；MLC標(biāo)志(MultiLevelCellFlag多層式存儲(chǔ)標(biāo)志)，其作為表示以4值來保存數(shù)據(jù)的標(biāo)志；WF(WriteFrequency寫入頻率)，其表示在扇區(qū)內(nèi)寫入數(shù)據(jù)的次數(shù)；EI(ErrorInformation錯(cuò)誤信息)，其表示從讀出放大器/比較儀電路104返回出錯(cuò)的扇區(qū)。此外，MLC標(biāo)志被設(shè)為Y或N，Y表示扇區(qū)以4值進(jìn)行保存，N表示扇區(qū)以2值進(jìn)行保存。另外，EI被設(shè)定為0或1，0表示扇區(qū)相關(guān)于閾值沒有問題，1表示扇區(qū)相關(guān)于閾值有問題，初始狀態(tài)為0。接著，針對存儲(chǔ)在NAND閃存陣列中的設(shè)定表進(jìn)行說明。圖9是表示設(shè)定表的圖。NAND閃存陣列101中存儲(chǔ)有圖9所示的設(shè)定表。在設(shè)定表中，與寫入模式對應(yīng)關(guān)聯(lián)地存儲(chǔ)有與NAND閃存陣列101的文件系統(tǒng)對應(yīng)的屬性信息。該寫入模式被設(shè)定為SLC(SingleLevelCell單層單元)或MLC(MultiLevelCell多層單元)，所述SLC意味著以2值進(jìn)行保存，所述MLC意味著以4值來進(jìn)行保存。另外，根據(jù)該設(shè)定表，只有數(shù)據(jù)的屬性信息為“Archive”(存檔)的情況下，數(shù)據(jù)才以4值保存在NAND閃存陣列101內(nèi)。此外，該設(shè)定表作為文件系統(tǒng)而與FAT16對應(yīng)，但也可以針對各種文件系統(tǒng)準(zhǔn)備設(shè)定表。另外，該設(shè)定表可以存儲(chǔ)在控制IC20的R0M207內(nèi)。接著，針對本實(shí)施方式的NAND閃存器的動(dòng)作進(jìn)行說明?？刂破鱅C20的微處理器206為了識別數(shù)據(jù)的屬性信息，首先要識別NAND閃存陣列的文件系統(tǒng)。圖10是表示文件系統(tǒng)識別處理動(dòng)作的流程圖。首先，微處理器206使NAND接口單元205從NAND閃存陣列101讀取分區(qū)表(partitiontable)的5thByte(SlOl)，并判斷5thByte是否為Olh(S102)，其中，上述分區(qū)表是表示文件系統(tǒng)種類的信息。在5thByte不是Olh的情況下(S102，否)，微處理器206判斷5thByte是否為04h(S103)。在5thByte不是04h的情況下(S103，否)，微處理器206判斷5thByte是否為06h(S104)。在5thByte不是06h的情況下(S104，否)，微處理器206判斷5thByte是否為07h(S105)。在5thByte不是07h的情況下(S105，否)，微處理器206判斷5thByte是否為0Ch(S106)。在5thByte不是OCh的情況下(S106，否)，微處理器206結(jié)束處理。另一方面，在5thByte是OCh的情況下(S106，是)，微處理器206從NAND閃存陣列101讀入以FAT32為基準(zhǔn)的設(shè)定表，將其作為用于判斷文件的屬性信息的設(shè)定表存儲(chǔ)在RAM中(Slll)。另外，在步驟S105的判斷中，在5thByte是07h的情況下(S105，是)，微處理器206從NAND閃存陣列101讀入以NTFS為基準(zhǔn)的設(shè)定表，將其作為用于判斷文件的屬性信息的設(shè)定表存儲(chǔ)在RAM中(SllO)另外，在步驟S104的判斷中，在5thByte是06h的情況下(S104，是)，微處理器206從NAND閃存陣列101讀入以FAT16(32MB2GB)為基準(zhǔn)的設(shè)定表，將其作為用于判斷文件的屬性信息的設(shè)定表存儲(chǔ)在RAM中(S109)另外，在步驟S103的判斷中，在5thByte是04h的情況下(S103，是)，微處理器206從NAND閃存陣列101讀入以FAT16(32MB)為基準(zhǔn)的設(shè)定表，將其作為用于判斷文件的屬性信息的設(shè)定表存儲(chǔ)在RAM中(S108)。另外，在步驟S102的判斷中，在5thByte是Olh的情況下(S102，是)，微處理器206從NAND閃存陣列101讀入以FAT12為基準(zhǔn)的設(shè)定表，將其作為用于判斷文件的屬性信息的設(shè)定表存儲(chǔ)在RAM中(S107)。通過以上的動(dòng)作，微處理器206識別出NAND閃存陣列101的文件系統(tǒng)，將與文件系統(tǒng)對應(yīng)的設(shè)定表設(shè)定在RAM中。另外，上述文件系統(tǒng)只是一個(gè)例子，可以根據(jù)NAND閃存器10所存儲(chǔ)的OS、環(huán)境，預(yù)先設(shè)定與控制IC20對應(yīng)的文件系統(tǒng)。另外，在本實(shí)施方式中，NAND閃存陣列101的文件系統(tǒng)為FAT16(32MB2GB)。在通過上述動(dòng)作，從主機(jī)向預(yù)先設(shè)定了適當(dāng)?shù)奈募到y(tǒng)的NAND閃存器10發(fā)送了用于指示寫入數(shù)據(jù)的寫入指令的情況下，微處理器206執(zhí)行以下說明的寫入處理。圖11是表示寫入處理動(dòng)作的流程圖。首先，如果微處理器206經(jīng)由主機(jī)接口單元201從主機(jī)接收到寫入指令(S201)，則參照作為扇區(qū)編號的LSN(S202)，判斷LSN是否為表示根目錄(rootdirectory)區(qū)域的編號(S203)。在LSN是表示根目錄區(qū)域的編號的情況下(S203，是)，微處理器206執(zhí)行后述的屬性信息識別處理(S204，閾值決定步驟)，在設(shè)定表中，判斷屬性信息是否為設(shè)定為4值的屬性，即，判斷是否為“Archive”(S205,閾值決定步驟)。在屬性信息為“Archive”的情況下(S205，是)，微處理器206經(jīng)由NAND接口單元205，以4值將暫存在輸入輸出緩沖器107中的數(shù)據(jù)保存在NAND閃存陣列101中(S206，寫入步驟)，將備用區(qū)的MLC標(biāo)志設(shè)定為Y(S207)，將暫存在輸入輸出緩沖器107中的目錄數(shù)據(jù)(directorydata)保存在NAND閃存陣列101中(S208)，其中，上述備用區(qū)是寫入NAND閃存陣列101中的數(shù)據(jù)的扇區(qū)的冗余數(shù)據(jù)區(qū)。另外，在步驟S205的判斷中，在屬性信息不是“Archive”的情況下(S205，否)，微處理器206經(jīng)由NAND接口單元205，以2值將暫存在輸入輸出緩沖器內(nèi)的數(shù)據(jù)保存在NAND閃存陣列101中(S211，寫入步驟)，將寫入NAND閃存陣列101中的數(shù)據(jù)的MLC標(biāo)志設(shè)定為N(S212)，將暫存在輸入輸出緩沖器107中的目錄數(shù)據(jù)保存在NAND閃存陣列101中(S208)。另外，在步驟S203的判斷中，在LSN不是表示根目錄區(qū)域的編號的情況下(S203，否)，微處理器206參照暫存在輸入輸出緩沖器內(nèi)的數(shù)據(jù)的12thByte的5thbit(S209)，判斷12thByte的5thbit是否為1(S210)。在12thByte的5thbit是1的情況下(S210，是)，微處理器206執(zhí)行后述的屬性信息識別處理(S204)。另一方面，在12thByte的5thbit不是1的情況下(S210，否)，微處理器206經(jīng)由NAND接口單元205，以2值將暫存在輸入輸出緩沖器內(nèi)的數(shù)據(jù)保存在NAND閃存陣列101中(S211)，將寫入NAND閃存陣列101中的數(shù)據(jù)的MLC標(biāo)志設(shè)定為N(S212)，將暫存在輸入輸出緩沖器107中的目錄數(shù)據(jù)保存在NAND閃存陣列101中(S208)。接著，說明圖11的步驟S204的處理所對應(yīng)的屬性信息識別處理。圖12是表示屬性信息識別處理動(dòng)作的流程圖。此外，在圖12中，控制IC已接收寫入指令，數(shù)據(jù)被暫存在輸入輸出緩沖器中。首先，微處理器206參照暫存在輸入輸出緩沖器107中的目錄數(shù)據(jù)的12thByte(S301)，判斷12thByte的IstBit是否為1(S302)。在IstBit不是1的情況下(S302,否)，微處理器206判斷12thByte的2ndBit是否為1(S303)。在2ndBit不是1的情況下(S303,否)，微處理器206判斷12thByte的3rdBit是否為1(S304)。在3rdBit不是1的情況下(S304,否)，微處理器206判斷12thByte的4thBit是否為1(S305)。在4thBit不是1的情況下(S305,否)，微處理器206判斷12thByte的5thBit是否為1(S306)。在5thBit不是1的情況下(S306,否)，微處理器206判斷12thByte的6thBit是否為1(S307)。在6thBit不是1的情況下(S307，否)，微處理器206結(jié)束屬性信息識別處理。另一方面，在6thBit是1的情況下(S307，是)，微處理器206將屬性信息置為"Archive"(S313)。另外，在步驟S306的判斷中，在5thBit是1的情況下(S306，是)，微處理器206將屬性信息置為"Directly"(直接存取)(S312)。另外，在步驟S305的判斷中，在4thBit是1的情況下(S305，是)，微處理器206將屬性信息置為"VolumeLabel"(卷標(biāo))(S311)。另外，在步驟S304的判斷中，在3rfBit是1的情況下(S304，是)，微處理器206將屬性信息置為"Hidden"(隱藏)(S310)。另外，在步驟S303的判斷中，在2ndBit是1的情況下(S303，是)，微處理器206將屬性信息置為"System"(系統(tǒng))(S309)。另外，在步驟S302的判斷中，在IstBit是1的情況下(S302，是)，微處理器206將屬性信息置為"ReadOnly”(只讀)(S308)。11如上所述，基于預(yù)先設(shè)定的屬性信息以2值或4值來保存數(shù)據(jù)，由此，能夠以2值保存例如系統(tǒng)數(shù)據(jù)等需要高可靠性的數(shù)據(jù)，并且以4值來保存例如用戶數(shù)據(jù)這樣的不需要高可靠性的數(shù)據(jù)，從而能夠同時(shí)實(shí)現(xiàn)高可靠性和大容量。另外，也可以根據(jù)數(shù)據(jù)的重要度來階段性地切換2值、4值、8值的保存方法。接著，針對以2值或4值保存在NAND閃存陣列中的數(shù)據(jù)的讀取處理中的2值、4值切換處理進(jìn)行說明。圖13是表示切換處理動(dòng)作的流程圖。首先，如果主機(jī)接口單元201從主機(jī)接收到讀取指令(S401)，則微處理器206經(jīng)由NAND接口單元205，參照由讀取指令所指定的NAND閃存陣列中存儲(chǔ)的數(shù)據(jù)的MLC標(biāo)志(S402)，判斷MLC標(biāo)志的值是否為Y(S403)。在MLC標(biāo)志的值是Y的情況下(S403，是)，微處理器206經(jīng)由NAND接口單元205，將MLC信號發(fā)送至讀出放大器/比較儀電路104(S404)。另一方面，在MLC標(biāo)志的值不是Y的情況下(S403，否)，微處理器206結(jié)束處理。如上所述，微處理器206參照數(shù)據(jù)的MLC標(biāo)志，判斷數(shù)據(jù)的保存方法，在圖6和圖7說明的那樣4值的情況下，通過將MLC信號發(fā)送至讀出放大器/比較儀電路104來切換2值和4值。另外，所讀取的數(shù)據(jù)經(jīng)由輸入輸出緩沖器107而被發(fā)送至主機(jī)。接著，利用圖14圖19來說明將以2值寫入的數(shù)據(jù)變換為4值的變換處理。圖14是表示接通電源時(shí)進(jìn)行變換處理的處理動(dòng)作的流程圖。首先，如果接通了信息處理裝置1的電源，則控制IC20被復(fù)位(S501)，復(fù)位后的控制IC的微處理器206生成邏輯/物理映射表(S502)，執(zhí)行后述的變換處理(S503)。圖15是表示空閑時(shí)進(jìn)行變換處理的處理動(dòng)作的流程圖。首先，微處理器206讀取狀態(tài)寄存器(StatusRegister)(S601)，判斷狀態(tài)寄存器是否為表示空閑狀態(tài)的值RDY(S602)。在狀態(tài)寄存器是RDY的情況下(S602，是)，微處理器206執(zhí)行后述的變換處理(S603)。另一方面，在狀態(tài)寄存器不是RDY的情況下(S602，否)，微處理器結(jié)束處理。此夕卜，在本實(shí)施方式中，可以從信息處理裝置1的CPU的狀態(tài)寄存器取得狀態(tài)寄存器的值，也可以從微處理器206的狀態(tài)寄存器取得狀態(tài)寄存器的值。圖16是表示在一定時(shí)間內(nèi)無指令時(shí)進(jìn)行變換處理的處理動(dòng)作的流程圖。首先，微處理器206讀取狀態(tài)寄存器(S701)，判斷狀態(tài)寄存器是否為RDY(S702)。在狀態(tài)寄存器是RDY的情況下(S702，是)，微處理器206起動(dòng)計(jì)時(shí)器，待機(jī)規(guī)定的時(shí)間(S703)，判斷狀態(tài)寄存器是否為RDY(S704)。在狀態(tài)寄存器為RDY的情況下(S704，是)，微處理器206執(zhí)行變換處理(S705)。另一方面，在狀態(tài)寄存器不是RDY的情況下(S704，否)，微處理器206結(jié)束處理。另外，在步驟S702的判斷中，在狀態(tài)寄存器不是RDY的情況下(S702，否)，微處理器206結(jié)束處理。如圖14圖15所示，微處理器206以規(guī)定的條件作為觸發(fā)條件(trigger)來執(zhí)行變換處理。圖17是表示圖14的步驟S503、圖15的步驟S603、圖16的步驟S705所對應(yīng)的變換處理動(dòng)作的流程圖。首先，微處理器206從NAND閃存陣列101的根目錄區(qū)域讀取32Byte(S801)，判斷所讀取的32Byte的IstByte是否為OOh或E5h(S802)。在IstByte是OOh或E5h的情況下(S802，是)，微處理器206判斷所讀取的32Byte是否為根目錄區(qū)域的最末尾(S803)。在32Byte是根目錄區(qū)域的最末尾的情況下(S803，是)，微處理器206結(jié)束處理。另一方面，在所讀取的32Byte不是根目錄區(qū)域的最末尾的情況下(S803，否)，微處理器206對當(dāng)前指針(CurrentPointer)添加32Byte并將其作為讀取指針(ReadPointer)(S807)，再次從根目錄區(qū)域讀取32Byte(S801)。另外，在步驟802的判斷中，IstByte既不是OOh也不是E5h的情況下(S802，否)，微處理器206執(zhí)行后述的改寫處理(S804)，判斷12thByte的5thbit是否為1(S805)。在12thByte的5thbit是1的情況下(S805，是)，微處理器206執(zhí)行后述的子目錄校驗(yàn)處理(S806)，判斷所讀取的32Byte是否為根目錄區(qū)域的最末尾(S803)。另一方面，在12thByte的5thbit不是1的情況下(S805，否)，微處理器206判斷所讀取的32Byte是否為根目錄區(qū)域的最末尾(S803)。接著，說明上述變換處理中的改寫處理動(dòng)作。圖18是表示改寫處理動(dòng)作的流程圖。此外，以下說明的處理對應(yīng)于圖17中的步驟S804，S卩，已從根目錄區(qū)域讀取32Byte。首先，微處理器206從26thByte27thByte參照集群地址(ClusterAddress)N(S901)，讀取集群地址N所指定的數(shù)據(jù)的MLC標(biāo)志(S902)，判斷MLC標(biāo)志是否為Y(S903)。在MLC標(biāo)志是Y的情況下(S903，是)，微處理器206判斷集群地址N是否處于表示最后集群的FFF8h以上并且FFFFh以下(S904)。在集群地址N不處于FFFSh以上并且FFFFh以下的情況下(S904，是)，微處理器206從集群地址N讀取數(shù)據(jù)的下個(gè)集群地址N(S908)，再次讀取MLC標(biāo)志(S902)。另一方面，集群地址N處于FFF8h以上并且FFFFh以下的情況下(SS904，否)，微處理器206結(jié)束處理。另外，在步驟S903的判斷中，在MLC標(biāo)志不是Y的情況下(S903，否)，微處理器206經(jīng)由NAND接口單元205，從閃存陣列將數(shù)據(jù)讀出至讀出放大器/比較儀電路104，將所讀取的數(shù)據(jù)存儲(chǔ)在輸入輸出緩沖器107內(nèi)，以4值在NAND閃存陣列101內(nèi)寫入數(shù)據(jù)(S906)，將MLC標(biāo)志設(shè)定為Y(S907)，然后判斷集群地址N是否處于表示最后集群的FFFSh以上并且FFFFh以下(S904)。接著，說明上述變換處理中的子目錄校驗(yàn)處理動(dòng)作。圖19是表示子目錄校驗(yàn)處理動(dòng)作的流程圖。此外，以下說明的處理對應(yīng)于圖17中的步驟S806，S卩，已從根目錄區(qū)域或圖19的子目錄區(qū)域讀取32Byte。首先，微處理器206從26thByte27thByte參照集群地址N(SlOOl)，從集群地址N所指定的子目錄區(qū)域讀取32Byte(S1002)，判斷IstByte是否為OOh或E5h(S1003)。在IstByte是OOh或E5h的情況下(S1003，是)，微處理器206判斷集群地址N是否處于FFF8h以上并且FFFFh以下(S1004)。在集群地址N處于FFFSh以上并且FFFFh以下的情況下(S1004，是)，微處理器206結(jié)束處理。另一方面，在集群地址N處于FFF8h以上并且FFFFh以下的情況下(S1004，否)，微處理器206從集群地址N讀取子目錄的下個(gè)集群地址N(S1007)，再次從子目錄區(qū)域讀取32Byte(S1002)。另外，在步驟S1003的判斷中，在IstByte不是OOh或E5h的情況下(S1003，否)，微處理器206執(zhí)行上述改寫處理(S1005)，判斷12thByte的5thbit是否為1(S1006)。在12thByte的5thbit是1的情況下(S1006,是)，微處理器206從26thByte27thByte讀取下個(gè)子目錄的集群地址N(SlOOl)。另一方面，在12thByte的5thbit不是1的情況下(S1006，否)，微處理器206判斷集群地址N是否處于FFF8h以上并且FFFFh以下(S1004)。通過上述處理，NAND閃存器10能夠?qū)⒁?值寫入的數(shù)據(jù)改寫為以4值寫入。此外，雖然說明了將以2值寫入的數(shù)據(jù)改寫為以4值寫入的情況，但也可以將以4值寫入的數(shù)據(jù)改寫為以2值寫入。接著，說明將本實(shí)施方式的NAND閃存器的使用量發(fā)送至主機(jī)的處理。圖20是表示發(fā)送2值和多值各自的使用量的處理動(dòng)作的流程圖。首先，微處理器206如果經(jīng)由主機(jī)接口單元201而從主機(jī)接收到讀取指令(SllOl)，則將用于對LSN進(jìn)行計(jì)數(shù)的變量SN、用于對以2值保存的扇區(qū)進(jìn)行計(jì)數(shù)的變量S、用于對以4值保存的扇區(qū)進(jìn)行計(jì)數(shù)的變量M分別設(shè)為0(S1102)，然后經(jīng)由NAND接口單元205讀取LSNSN的MLC標(biāo)志(Si103)，判斷MLC標(biāo)志是否為Y(Si104)。在MLC標(biāo)志不是Y的情況下(S1104，否)，微處理器206判斷MLC標(biāo)志是否為N(S1105)。在MLC標(biāo)志不是N的情況下(SSl105，否)，微處理器206對變量SN加1(Si106)，判斷變量SN的值是否大于存儲(chǔ)器單元陣列101的扇區(qū)的最大值(S1107)。在變量SN的值大于存儲(chǔ)器單元陣列101的扇區(qū)的最大值的情況下(S1107，是)，微處理器206經(jīng)由主機(jī)接口單元201將變量M的值發(fā)送至主機(jī)(Si108)，并經(jīng)由主機(jī)接口單元201將變量S的值發(fā)送至主機(jī)(S1109)。另一方面，在變量SN的值處于存儲(chǔ)器單元陣列101的扇區(qū)的最大值以下的情況下(Si107，否)，微處理器206再次經(jīng)由NAND接口單元205來讀取LSNSN的MLC標(biāo)志(Si103)。另夕卜，在步驟S1105的判斷中，在MLC標(biāo)志是N的情況下(S1105，是)，微處理器206對變量S加1(Sllll)，對變量SN加1(Si106)。另夕卜，在步驟S1104的判斷中，在MLC標(biāo)志是Y的情況下(S1104，是)，微處理器206對變量M力口1(1110)，對變量SN力口1(Si106)。通過上述那樣發(fā)送以2值寫入的扇區(qū)和以4值寫入的扇區(qū)的各自的數(shù)量，主機(jī)能夠基于變量M、變量S、扇區(qū)的信息量，來計(jì)算2值、4值各自的NAND閃存器10的使用量。另外，本實(shí)施方式的NAND閃存器10能夠?qū)?值的使用量變換為多值的使用量并將其發(fā)送至主機(jī)。圖21是表示將2值的使用量變換為多值的使用量后將其發(fā)送至主機(jī)的處理動(dòng)作的流程圖。此外，步驟SllOl步驟Sllll執(zhí)行與圖20相同的處理，因此省略說明，下面說明步驟S1112步驟S1114。在步驟S1107的判斷中，在變量SN的值大于存儲(chǔ)器單元陣列101的扇區(qū)的數(shù)量的情況下(Si107，是)，微處理器206將變量S的值乘2(Si112)，對變量M的值加上變量S的值(S1113)，然后經(jīng)由主機(jī)接口單元201將變量M的值發(fā)送至主機(jī)(S1114)。如上述，將以2值保存數(shù)據(jù)的扇區(qū)的數(shù)量乘2，再加上以4值保存數(shù)據(jù)的扇區(qū)的數(shù)量，由此能夠計(jì)算出4值的使用量。另外，將以4值保存數(shù)據(jù)的扇區(qū)的數(shù)量除以2，再加上以2值保存數(shù)據(jù)的扇區(qū)的數(shù)量，由此能夠計(jì)算出2值的使用量。接著，說明空余容量計(jì)算處理。圖22是表示空余容量計(jì)算處理動(dòng)作的流程圖。首先，微處理器206經(jīng)由主機(jī)接口單元201從主機(jī)接收讀取指令(S1201)，將用于對LSN進(jìn)行計(jì)數(shù)的變量SN、用于對數(shù)據(jù)有效性為“Valid(有效)，，的扇區(qū)進(jìn)行計(jì)數(shù)的變量V、表示空余容量的變量E，分別設(shè)置為0(S1202)，經(jīng)由NAND接口單元205讀取LSNSN的數(shù)據(jù)有效性(S1203)，判斷數(shù)據(jù)有效性是否為“Valid”(S1204)。在數(shù)據(jù)有效性不是“Valid”的情況下(S1204，否)，微處理器206對變量SN加1(S1205)，判斷變量SN的值是否大于存儲(chǔ)器單元陣列101的扇區(qū)的總數(shù)(S1106)。在變量SN的值大于存儲(chǔ)器單元陣列101的扇區(qū)的最大值的情況下(S1206，是)，將從扇區(qū)的最大值減去V的值之后的值作為E的值(S1207)，將E的值除以2之后(S1208)，將E的值發(fā)送至主機(jī)(S1209)。另一方面，在變量SN的值處于存儲(chǔ)器單元陣列101的扇區(qū)的最大值以下的情況下(S1206，否)，微處理器206再次經(jīng)由NAND接口單元205讀取LSNSN的數(shù)據(jù)有效性(S1203)。另外，在步驟1204中，在數(shù)據(jù)有效性為“Valid”的情況下(S1204，是)，微處理器206對V的值加1(S1210)，對SN的值加1(S1205)。通過上述動(dòng)作，NAND閃存器10能夠計(jì)算出以2值寫入NAND閃存陣列101的情況下的空余容量。利用該以2值寫入的情況下的空余容量，在以2值寫入數(shù)據(jù)的情況下寫入了空余容量以上的信息量的數(shù)據(jù)時(shí)，能夠?qū)χ鳈C(jī)發(fā)送出錯(cuò)。圖23是表示針對空余容量以上的數(shù)據(jù)返回出錯(cuò)的處理動(dòng)作的流程圖。首先，微處理器206經(jīng)由主機(jī)接口單元201從主機(jī)接收寫入指令(S1301)，然后檢查空余容量(S1302)，將空余容量代入變量E(S1303)，判斷由主機(jī)發(fā)送的數(shù)據(jù)是否比E的值大(S1304)。在由主機(jī)發(fā)送的數(shù)據(jù)處于E的值以下的情況下(S1304，否)，微處理器206經(jīng)由NAND接口單元205將數(shù)據(jù)寫入NAND閃存陣列101(S1305)。另一方面，在由主機(jī)發(fā)送的數(shù)據(jù)比E的值大的情況下(S1304，是)，微處理器206經(jīng)由主機(jī)接口單元201向主機(jī)發(fā)送出錯(cuò)(S1306)。通過以上的動(dòng)作，本實(shí)施方式的NAND閃存器10能夠基于寫入的數(shù)據(jù)的屬性信息，來切換以2值或4值寫入。接著，說明閾值修正處理。在該閾值修正處理中，例如針對設(shè)定為2值的某屬性，設(shè)定為4值，則以前寫入的數(shù)據(jù)與當(dāng)前設(shè)定不一致，在此情況下，基于寫入的數(shù)據(jù)的屬性和MLC標(biāo)志以及當(dāng)前設(shè)定表，將以2值寫入的數(shù)據(jù)改寫為以4值寫入。圖24是表示閾值修正處理動(dòng)作的流程圖。首先，微處理器206經(jīng)由主機(jī)接口單元201從主機(jī)接收修正指令(S1701)，參照已寫入NAND閃存陣列101的數(shù)據(jù)(S1702)，判斷數(shù)據(jù)是否為目錄數(shù)據(jù)(S1703)。在數(shù)據(jù)是目錄數(shù)據(jù)的情況下(S1703，是)，微處理器206參照數(shù)據(jù)的屬性信息(S1704)，判斷屬性是否在當(dāng)前設(shè)定中是應(yīng)該以4值寫入的屬性，即，判斷是否為"Archive"(S1705,閾值變換步驟)。在屬性不是“Archive”的情況下(S1705，否)，微處理器206將目錄數(shù)據(jù)寫入NAND15閃存陣列101(S1706)。另一方面，在屬性是“Archive”的情況下(S1705，是)，微處理器206參照數(shù)據(jù)的MLC標(biāo)志(S1708，閾值變換步驟)，判斷MLC標(biāo)志是否設(shè)定為Y(S1709,閾值變換步驟)。在MLC標(biāo)志沒有設(shè)定為Y的情況下(S1709，否)，微處理器1709將已寫入NAND閃存陣列101的數(shù)據(jù)暫存在輸入輸出緩沖器107中(S1710)，然后以4值將暫存的數(shù)據(jù)寫入NAND閃存陣列101(S1711，閾值變換步驟)，將已寫入的數(shù)據(jù)的MLC標(biāo)志設(shè)定為Y(S1712)，將目錄數(shù)據(jù)寫入NAND閃存陣列101(S1706)。另一方面，在MLC標(biāo)志已設(shè)定為Y的情況下(S1709，是)，微處理器206將目錄數(shù)據(jù)寫入NAND閃存陣列101(S1706)。另外，在步驟S1703的判斷中，在數(shù)據(jù)不是目錄數(shù)據(jù)的情況下，微處理器206以2值將數(shù)據(jù)寫入NAND閃存陣列101(S1707)。如上述，通過對屬性和MLC標(biāo)志進(jìn)行比較，例如，在針對被設(shè)定為以2值寫入的屬性信息，將設(shè)定變更為以4值寫入的情況下，以遵循當(dāng)前設(shè)定的值而將數(shù)據(jù)保存在NAND閃存陣列101中。此外，在圖24中，說明了在將2值的數(shù)據(jù)改寫為4值的情況，但同樣地，在應(yīng)該以2值寫入的數(shù)據(jù)被以4值寫入的情況下，也可以讀取以4值寫入的數(shù)據(jù)，然后以2值保存在NAND閃存陣列101中。第二實(shí)施方式第一實(shí)施方式的NAND閃存器基于屬性信息來切換2值和4值，但是本實(shí)施方式的NAND閃存器基于NAND閃存陣列的空余容量來切換2值和4值。此外，本實(shí)施方式的NAND閃存器的結(jié)構(gòu)與第一實(shí)施方式的NAND閃存器相同，只是動(dòng)作不同。以下，說明與第一實(shí)施方式的NAND閃存器不同的動(dòng)作。圖25是表示第二實(shí)施方式中的寫入處理動(dòng)作的流程圖。此外，在本實(shí)施方式中，NAND閃存器的容量為2值方式下的32MB，在2值方式的空余容量為16MB以下的情況下，將向單元寫入的值切換為4值。首先，微處理器206如果經(jīng)由主機(jī)接口單元201而從主機(jī)接收到寫入指令(S1401)，則執(zhí)行圖22所示的空余容量計(jì)算處理(S1402)，判斷空余容量是否比16MB多(S1403，閾值決定步驟)。在空余容量比16MB多的情況下(S1403，是)，微處理器206以2值將暫存在輸入輸出緩沖器107中的數(shù)據(jù)寫入NAND閃存陣列(S1404，寫入步驟)，將已寫入NAND閃存陣列101中的數(shù)據(jù)的扇區(qū)的冗余數(shù)據(jù)區(qū)即備用區(qū)的MLC標(biāo)志設(shè)為N(S1405)。另一方面，在空余容量處于16MB以下的情況下(S1403，否)，微處理器206以4值將暫存在輸入輸出緩沖器107中的數(shù)據(jù)寫入NAND閃存陣列(S1407，寫入步驟)，將已寫入NAND閃存陣列101中的數(shù)據(jù)的扇區(qū)的冗余數(shù)據(jù)區(qū)即備用區(qū)的MLC標(biāo)志設(shè)為Y(S1408)。通過以上的動(dòng)作，本實(shí)施方式的NAND閃存器10能夠基于空余容量來切換2值和4值，在空余容量比一定量多的情況下，以可靠性高的2值來寫入數(shù)據(jù)，在空余容量在一定量以下的情況下，以能夠保存更大容量數(shù)據(jù)的4值來寫入數(shù)據(jù)，由此，能夠同時(shí)實(shí)現(xiàn)可靠性和大容量。第三實(shí)施方式第二實(shí)施方式的NAND閃存器基于空余容量來切換2值和4值，但本實(shí)施方式的NAND閃存器基于NAND閃存陣列的單元中的寫入次數(shù)來切換2值和4值。此外，本實(shí)施方式的NAND閃存器的結(jié)構(gòu)與第一實(shí)施方式和第二實(shí)施方式的NAND閃存器相同，只是動(dòng)作不同。以下，說明與第二實(shí)施方式的NAND閃存器不同的動(dòng)作。圖26是表示第三實(shí)施方式中的寫入處理動(dòng)作的流程圖。此外，在本實(shí)施方式中，為了方便說明，將NAND閃存器的寫入次數(shù)的限度設(shè)定為4000次，如果寫入次數(shù)比2000少則以4值寫入，在寫入次數(shù)處于2000以上的情況下將寫入單元中的值切換為2值。首先，微處理器206如果經(jīng)由主機(jī)接口單元201而從主機(jī)接收到寫入指令(S1501)，則存照圖8所示的表示寫入次數(shù)的信息，即參照WF(S1502)，判斷寫入次數(shù)是否比2000次少(S1503,閾值決定步驟)。在寫入次數(shù)比2000次少的情況下(S1503，是)，微處理器206以4值將暫存在輸入輸出緩沖器107中的數(shù)據(jù)寫入NAND閃存陣列(S1504，寫入步驟)，然后將寫入NAND閃存陣列101中的數(shù)據(jù)的扇區(qū)的冗余數(shù)據(jù)區(qū)即備用區(qū)的MLC標(biāo)志設(shè)定為Y(S1505)，然后對MF加1(S1506)。另一方面，在寫入次數(shù)處于2000次以上的情況下(S1503，否)，微處理器206以2值將暫存在輸入輸出緩沖器107中的數(shù)據(jù)寫入NAND閃存陣列(S1507，寫入步驟)，然后將寫入NAND閃存陣列101中的數(shù)據(jù)的扇區(qū)的冗余數(shù)據(jù)區(qū)即備用區(qū)的MLC標(biāo)志設(shè)定為Y(S1508)，然后對MF力口1(S1506)。通過以上的動(dòng)作，本實(shí)施方式的NAND閃存器10基于寫入次數(shù)來切換2值和4值，由此對寫入次數(shù)少的單元以4值進(jìn)行寫入，對寫入次數(shù)多的單元以2值寫入，S卩，對逐漸惡化的單元以可靠性高的2值進(jìn)行寫入，由此，能夠同時(shí)實(shí)現(xiàn)可靠性和大容量。第四實(shí)施方式第三實(shí)施方式的NAND閃存器基于寫入次數(shù)來切換2值和4值，但本實(shí)施方式的NAND閃存器基于NAND閃存陣列的單元的出錯(cuò)狀況來切換2值和4值。此外，本實(shí)施方式的NAND閃存器的結(jié)構(gòu)與第一實(shí)施方式、第二實(shí)施方式和第三實(shí)施方式的NAND閃存器相同，只是動(dòng)作不同。以下，說明與第三實(shí)施方式的NAND閃存器不同的動(dòng)作。圖27是表示第四實(shí)施方式中的寫入處理動(dòng)作的流程圖。此外，本實(shí)施方式中的出錯(cuò)，是指在上述數(shù)據(jù)的讀取中，由讀出放大器/比較儀電路返回的出錯(cuò)信息，接收了該出錯(cuò)信息的微處理器206將接收出錯(cuò)信息的扇區(qū)的冗余數(shù)據(jù)區(qū)即備用區(qū)的EI設(shè)定為1。首先，微處理器206如果經(jīng)由主機(jī)接口單元201而從主機(jī)接收到寫入指令(S1601)，則參照圖8所示的表示出錯(cuò)狀況的信息，S卩，參照EI(S1602)，判斷EI是否為0(S1603，閾值決定步驟)。在EI為0的情況下(S1603，是)，微處理器206以4值將暫存在輸入輸出緩沖器107中的數(shù)據(jù)寫入NAND閃存陣列(S1604，寫入步驟)，然后將寫入NAND閃存陣列101中的數(shù)據(jù)的扇區(qū)的冗余數(shù)據(jù)區(qū)即備用區(qū)的MLC標(biāo)志設(shè)為Y(S1605)。另一方面，在EI不是0的情況下(S1603，否)，微處理器206以2值將暫存在輸入輸出緩沖器107中的數(shù)據(jù)寫入NAND閃存陣列(S1606，寫入步驟)，然后將寫入NAND閃存陣列101中的數(shù)據(jù)的扇區(qū)的冗余數(shù)據(jù)區(qū)即備用區(qū)的MLC標(biāo)志設(shè)為N(S1507)。通過以上的動(dòng)作，本實(shí)施方式的NAND閃存器10對沒有出錯(cuò)的單元以4值寫入數(shù)據(jù)，對存在出錯(cuò)的單元，即，對逐漸惡化的單元以2值寫入數(shù)據(jù)，由此，能夠同時(shí)實(shí)現(xiàn)可靠性和大容量。此外，在上述第一實(shí)施方式、第二實(shí)施方式、第三實(shí)施方式和第四實(shí)施方式中，由控制IC20的微處理器206來執(zhí)行上述處理，但也可以由信息處理裝置1所具有的CPU來執(zhí)行這些處理。此時(shí)，將作為處理結(jié)果的各種參數(shù)暫時(shí)存儲(chǔ)在控制IC20的控制寄存器202中。另外，2值和4值的切換只是一例，例如也可以是2值和8值等。產(chǎn)業(yè)上的可利性如上說明，通過應(yīng)用本發(fā)明，能夠基于管理信息以2值或多值來保存數(shù)據(jù)。權(quán)利要求一種半導(dǎo)體存儲(chǔ)裝置，其特征在于，具有多個(gè)單元，能夠存儲(chǔ)數(shù)據(jù)，閾值決定部，基于規(guī)定的管理信息，把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，基于所決定的要寫入所述多個(gè)單元中的每個(gè)單元的值來決定閾值，所述規(guī)定的管理信息是用于管理數(shù)據(jù)的信息，寫入部，基于由所述閾值決定部決定的閾值，向所述多個(gè)單元寫入所述數(shù)據(jù)。2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還具有檢測部，該檢測部用于檢測屬性信息來作為所述規(guī)定的管理信息，所述屬性信息是附加在所述數(shù)據(jù)上的表示該數(shù)據(jù)的屬性的信息，所述閾值決定部基于由所述檢測部檢測出的數(shù)據(jù)的屬性信息，把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值。3.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還具有閾值變換部，該閾值變換部用于，在所述多個(gè)單元中存儲(chǔ)有所述數(shù)據(jù)的單元的閾值與由所述閾值決定部基于該數(shù)據(jù)的屬性信息來決定的當(dāng)前閾值不一致的情況下，讀取已寫入所述多個(gè)單元中的數(shù)據(jù)，基于由所述閾值決定部根據(jù)該數(shù)據(jù)的屬性信息來決定的閾值，再次向所述多個(gè)單元寫入所述數(shù)據(jù)。4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述閾值決定部將寫入次數(shù)信息作為所述規(guī)定的管理信息，基于該寫入次數(shù)信息把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，所述寫入次數(shù)信息表示所述寫入部對所述多個(gè)單元中的每個(gè)單元寫入所述數(shù)據(jù)的次數(shù)。5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述閾值決定部將空余容量信息作為所述規(guī)定的管理信息，基于該空余容量信息把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，所述空余容量信息表示所述多個(gè)單元的空余容量。6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還具有閾值修正部，該閾值修正部用于，在所述多個(gè)單元中存儲(chǔ)有所述數(shù)據(jù)的單元的閾值與由所述閾值決定部決定的閾值不同的情況下，把要寫入該單元的值決定為2值，基于2值來決定閾值，所述寫入部在要對該單元再次寫入數(shù)據(jù)的情況下，基于由閾值修正部決定的閾值，向所述多個(gè)單元寫入所述數(shù)據(jù)。7.—種控制裝置，對由能夠存儲(chǔ)數(shù)據(jù)的多個(gè)單元構(gòu)成的半導(dǎo)體存儲(chǔ)裝置進(jìn)行控制，其特征在于，具有閾值決定部，基于規(guī)定的管理信息，把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，基于所決定的要寫入所述多個(gè)單元中的每個(gè)單元的值來決定閾值，所述規(guī)定的管理信息是用于管理數(shù)據(jù)的信息，寫入部，基于由所述閾值決定部決定的閾值，向所述多個(gè)單元寫入所述數(shù)據(jù)。8.如權(quán)利要求7所述的控制裝置，其特征在于，還具有檢測部，該檢測部用于檢測屬性信息來作為所述規(guī)定的管理信息，所述屬性信息是附加在所述數(shù)據(jù)上的表示該數(shù)據(jù)的屬性的信息，所述閾值決定部基于由所述檢測部檢測出的數(shù)據(jù)的屬性信息，把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值。9.如權(quán)利要求8所述的控制裝置，其特征在于，還具有閾值變換部，該閾值變換部用于，在所述多個(gè)單元中存儲(chǔ)有所述數(shù)據(jù)的單元的閾值與由所述閾值決定部基于該數(shù)據(jù)的屬性信息來決定的當(dāng)前閾值不一致的情況下，讀取已寫入所述多個(gè)單元中的數(shù)據(jù)，基于由所述閾值決定部根據(jù)該數(shù)據(jù)的屬性信息來決定的閾值，再次向所述多個(gè)單元寫入所述數(shù)據(jù)。10.如權(quán)利要求7所述的控制裝置，其特征在于，所述閾值決定部將寫入次數(shù)信息作為所述規(guī)定的管理信息，基于該寫入次數(shù)信息把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，所述寫入次數(shù)信息表示所述寫入部對所述多個(gè)單元中的每個(gè)單元寫入所述數(shù)據(jù)的次數(shù)。11.如權(quán)利要求7所述的控制裝置，其特征在于，所述閾值決定部將空余容量信息作為所述規(guī)定的管理信息，基于該空余容量把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，所述空余容量信息表示所述多個(gè)單元的空余容量。12.如權(quán)利要求7所述的控制裝置，其特征在于，還具有閾值修正部，該閾值修正部用于，在所述多個(gè)單元中存儲(chǔ)有所述數(shù)據(jù)的單元的閾值與由所述閾值決定部決定的閾值不同的情況下，把要寫入該單元的值決定為2值，基于2值來決定閾值，所述寫入部在要對該單元再次寫入數(shù)據(jù)的情況下，基于由閾值修正部決定的閾值，向所述多個(gè)單元寫入所述數(shù)據(jù)。13.—種控制方法，對由能夠存儲(chǔ)數(shù)據(jù)的多個(gè)單元構(gòu)成的半導(dǎo)體存儲(chǔ)裝置進(jìn)行控制，其特征在于，包括閾值決定步驟，基于規(guī)定的管理信息，把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，基于所決定的要寫入所述多個(gè)單元中的每個(gè)單元的值，來決定閾值，所述規(guī)定的管理信息是用于管理數(shù)據(jù)的信息，寫入步驟，基于由所述閾值決定步驟決定的閾值，向所述多個(gè)單元寫入所述數(shù)據(jù)。14.如權(quán)利要求13所述的控制方法，其特征在于，還包括檢測步驟，該檢測步驟用于檢測屬性信息來作為所述規(guī)定的管理信息，所述屬性信息是附加在所述數(shù)據(jù)上的表示該數(shù)據(jù)的屬性的信息，所述閾值決定步驟基于由所述檢測步驟檢測出的數(shù)據(jù)的屬性信息，把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值。15.如權(quán)利要求14所述的控制方法，其特征在于，還包括閾值變換步驟，該閾值變換步驟用于，在所述多個(gè)單元中存儲(chǔ)有所述數(shù)據(jù)的單元的閾值與由所述閾值決定步驟基于該數(shù)據(jù)的屬性信息來決定的當(dāng)前閾值不一致的情況下，讀取已寫入所述多個(gè)單元中的數(shù)據(jù)，基于由所述閾值決定步驟根據(jù)該數(shù)據(jù)的屬性信息來決定的閾值，再次向所述多個(gè)單元寫入所述數(shù)據(jù)。16.如權(quán)利要求13所述的控制方法，其特征在于，所述閾值決定步驟將寫入次數(shù)信息作為所述規(guī)定的管理信息，基于該寫入次數(shù)信息把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，所述寫入次數(shù)信息表示所述寫入步驟對所述多個(gè)單元中的每個(gè)單元寫入所述數(shù)據(jù)的次數(shù)。17.如權(quán)利要求13所述的控制方法，其特征在于，所述閾值決定步驟將空余容量信息作為所述規(guī)定的管理信息，基于該空余容量信息把要寫入所述多個(gè)單元中的每個(gè)單元的值決定為2值或多值，所述空余容量信息表示所述多個(gè)單元的空余容量。18.如權(quán)利要求13所述的控制方法，其特征在于，還包括閾值修正步驟，該閾值修正步驟用于，在所述多個(gè)單元中存儲(chǔ)有所述數(shù)據(jù)的單元的閾值與由所述閾值決定步驟決定的閾值不同的情況下，把要寫入該單元的值決定為2值，基于2值來決定閾值，所述寫入步驟在要對該單元再次寫入數(shù)據(jù)的情況下，基于由閾值修正步驟決定的閾值，向所述多個(gè)單元寫入所述數(shù)據(jù)。全文摘要提供半導(dǎo)體存儲(chǔ)裝置、控制裝置、控制方法，具有多個(gè)單元，能夠存儲(chǔ)數(shù)據(jù)；閾值決定部，基于規(guī)定的管理信息，把要寫入多個(gè)單元中的每個(gè)單元的值決定為2值或多值，基于所決定的要寫入多個(gè)單元中的每個(gè)單元的值，來決定閾值，所述規(guī)定的管理信息是用于管理數(shù)據(jù)的信息；寫入部，基于由閾值決定部決定的閾值，向多個(gè)單元寫入數(shù)據(jù)。文檔編號G06F12/00GK101911207SQ20088012268公開日2010年12月8日申請日期2008年1月16日優(yōu)先權(quán)日2008年1月16日發(fā)明者春日和則申請人:富士通株式會(huì)社