專利名稱：半導體存儲裝置及半導體存儲裝置的控制方法
技術領域：
本發(fā)明涉及半導體存儲裝置及半導體存儲裝置的控制方法，特別適用于作 為存儲介質(zhì)使用了在電氣上可改寫的非易失性存儲器的半導體存儲裝置及半 導體存儲裝置的控制方法。
背景技術：
已知如下一種半導體存儲裝置，將一個邏輯塊內(nèi)的數(shù)據(jù)向多個閃速存儲器 物理塊分配然后進行存儲，在更新各物理塊內(nèi)的存儲數(shù)據(jù)時，在該物理塊內(nèi)的 空白頁上記錄該更新數(shù)據(jù)，然后使原存儲數(shù)據(jù)無效，此外，如果該物理塊內(nèi)的 空白頁不足，則一邊將該物理塊內(nèi)的最新的更新數(shù)據(jù)與該存儲數(shù)據(jù)合并， 一邊 復制到其他的物理塊中，確保新的空白頁，記錄以后的更新數(shù)據(jù)(例如，參照 專利文獻l)。此外，所謂的合并是指通過最新的數(shù)據(jù)置換較舊的部位的數(shù)據(jù)， 來構筑最新狀態(tài)的數(shù)據(jù)。
此外，對于配備了多個閃速存儲器芯片，集合多個芯片的物理塊來形成虛 擬塊，并且并行處理它們的讀寫的半導體存儲裝置，已知有對虛擬塊進行管理
的方法(例如參照專利文獻2)。
專利文獻1美國專利7039788號7>凈艮
專利文獻2特開2006-127234號公報

發(fā)明內(nèi)容
在如專利文獻2那樣，配備多個閃速存儲器芯片，為了提高性能并行處理 這些多個芯片而構成的半導體存儲裝置中，在使用專利文獻1那樣的利用在物 理塊內(nèi)設置的空白頁，記錄更新數(shù)據(jù)的控制方法的情況下，由于更新數(shù)據(jù)的記 錄狀態(tài)，有可能多個芯片的并行處理效率不高，寫入/讀出性能惡化。
本發(fā)明是鑒于以上問題而提出的，其目的在于提供可以抑制性能惡化的半 導體存儲裝置以及半導體存儲裝置的控制方法。
本發(fā)明的半導體存儲裝置具有存儲控制器和多個閃速存儲器芯片。將這些
芯片內(nèi)的各塊分割為由多個頁構成的第1頁集合，以及由多個頁構成的第2 頁集合。而且，將邏輯地址空間分割為多個組，將各組分割為多條線。然后， 從多個芯片中的各個芯片集合規(guī)定數(shù)量的塊來生成多組塊單元。將其中規(guī)定數(shù) 量的塊單元作為標準塊單元進行管理，將其他以外的作為預備塊單元進行管 理。將一個組與各標準塊單元對應。并且，在構成標準塊單元的多個塊的第1 頁集合內(nèi)的頁中存儲對應組的數(shù)據(jù)，在第2頁集合內(nèi)的頁中設置用于記錄該組 數(shù)據(jù)的更新數(shù)據(jù)的未寫入的頁。
當該半導體存儲裝置根據(jù)寫入命令接收到寫入地址和寫入數(shù)據(jù)時，存儲控 制器特定包含寫入地址的組和線，從多個芯片中選擇一個關于第2頁集合滿足 規(guī)定的條件的芯片，作為所特定的組/線內(nèi)的數(shù)據(jù)的更新數(shù)據(jù)，將該寫入數(shù)據(jù) 寫入選擇芯片的第2頁集合內(nèi)的未寫入的頁內(nèi)。
所述規(guī)定條件是指在屬于與特定組對應的標準塊單元的第2頁集合內(nèi)至 少具有一個未寫入頁的閃速存儲器芯片中，特定線內(nèi)數(shù)據(jù)的更新數(shù)據(jù)的記錄頁 數(shù)最少的閃速存儲器芯片的條件。
根據(jù)該結構，在被構成為并列處理多個閃速存儲器芯片、為了使用各芯片 的物理塊內(nèi)的空白頁記錄更新數(shù)據(jù)而進行存儲器控制的半導體存儲裝置中，通 過在進行來自該裝置外部的數(shù)據(jù)寫入時在該裝置內(nèi)執(zhí)行的數(shù)據(jù)合并復制，或向 該裝置外部的數(shù)據(jù)讀出，將并行處理的存儲命令任務均等地分配給全部的存儲 器芯片，由此削減這些芯片處于空閑狀態(tài)的時間，起到抑制該裝置的寫入/讀 出性能惡化的效果。
根據(jù)本發(fā)明，可以提供能夠抑制性能惡化的半導體存儲裝置以及半導體存 儲裝置的控制方法。


圖1簡單地表示了本發(fā)明的半導體存儲裝置的內(nèi)部結構。 圖2表示本發(fā)明的閃速存儲器的結構。 圖3表示本發(fā)明的塊的結構。 圖4表示本發(fā)明的頁的結構。
圖5是表示向閃速存儲器的物理地址空間配置本發(fā)明的半導體存儲裝置 的邏輯地址空間的方法圖的之一 。
圖6是表示向閃速存儲器的物理地址空間配置本發(fā)明的半導體存儲裝置 的邏輯地址空間的方法圖的之一 。
圖7是表示向閃速存儲器的物理地址空間配置本發(fā)明的半導體存儲裝置
的邏輯地址空間的方法圖之的一。
圖8用于說明在本發(fā)明的標準塊單元內(nèi)的更新數(shù)據(jù)頁中記錄更新數(shù)據(jù)的 方法。
圖9表示在本發(fā)明的標準塊單元內(nèi)的更新數(shù)據(jù)頁中記錄更新數(shù)據(jù)時，對記 錄更新數(shù)據(jù)的狀態(tài)進行管理的表。
圖10用于說明將本發(fā)明的標準塊單元中記錄的更新數(shù)據(jù)合并為組數(shù)據(jù)， 并且將其復制到預備塊中的方法的圖。
圖11表示將本發(fā)明的標準塊單元中記錄的更新數(shù)據(jù)合并為組數(shù)據(jù)，在將 該組數(shù)據(jù)復制到預備塊中時，對復制到預備塊中的狀態(tài)進行管理的表。
圖12表示在本發(fā)明的更新數(shù)據(jù)的合并復制處理中，在閃速存儲器芯片中 實施的讀出命令的步驟。
圖13表示在本發(fā)明的更新數(shù)據(jù)的合并復制處理中，在閃速存儲器芯片中 實施的回寫讀出命令(read for copy back command)的步艱《。
圖14表示在本發(fā)明的更新數(shù)據(jù)的合并復制處理中，在閃速存儲器芯片中 實施的隨機數(shù)據(jù)輸入的步驟。
圖15表示在本發(fā)明的更新數(shù)據(jù)的合并復制處理中，在閃速存儲器芯片中 實施的雙面回寫編程命令(two-plane copy-back program command )的步驟。
圖16用于說明由于本發(fā)明的更新數(shù)據(jù)的不均衡的記錄狀態(tài)，而產(chǎn)生的合 并復制性能的問題、讀出性能的問題。
圖17用于說明由于本發(fā)明的更新數(shù)據(jù)的不均衡的記錄狀態(tài)，而產(chǎn)生的合 并復制性能的問題、讀出性能的問題。
圖18用于說明由于本發(fā)明的更新數(shù)據(jù)的不均衡的記錄狀態(tài)，而產(chǎn)生的合 并復制性能的問題、讀出性能的問題。
圖19是說明本發(fā)明的存儲控制器執(zhí)行的更新數(shù)據(jù)記錄處理的流程圖。符號說明
1000…半導體存儲裝置，1020…存儲控制器,1030…主數(shù)據(jù)緩沖存儲器，
1040…臨時數(shù)據(jù)緩沖存儲器,1100 1115…閃速存儲器芯片。
具體實施例方式
以下，參照附圖對本發(fā)明的一實施方式進行說明。
圖1簡單地表示了應用本發(fā)明的半導體存儲裝置IOOO的內(nèi)部構造。半導 體存儲裝置1000由主機接口 1010、存儲控制器1020、主數(shù)據(jù)緩沖存儲器1030、 臨時數(shù)據(jù)緩沖存儲器1040、以及多個(例如16個)閃速存儲器芯片1100 1115 構成。
主機接口 1010是與外部的主機(未圖示)相連接的接口機構，從主機對 讀出/寫入請求命令進行應答，向主機發(fā)送在閃速存儲器1100 1115芯片中存 儲的數(shù)據(jù)，或者從主機接收應該存儲在閃速存儲器1100~1115芯片中的寫入數(shù) 據(jù)。
此外，主機通過邏輯地址(以下稱為LBA (Logical Block Address))指定 請求讀出/寫入數(shù)據(jù)的邏輯的存儲位置。該邏輯地址是與存儲控制器1020訪問 閃速存儲器芯片1100 1115時使用的物理地址不同的虛擬的地址。
關于主機接口 1010的機構以及命令或數(shù)據(jù)的收發(fā)的協(xié)議，最好是基于與 標準的硬盤裝置具有互換性的接口規(guī)格(例如，并行ATA,串行ATA、 SCSI)。
主數(shù)據(jù)緩沖存儲器1030，是主要由RAM ( Random Access Memory)構成 的易失性存儲器。根據(jù)來自主機的寫入請求接收到的寫入數(shù)據(jù)，在被寫入到閃 速存儲器芯片1100-1115之前，在達到應該輸入給閃速存儲器芯片的規(guī)定量之 前，存儲在主數(shù)據(jù)緩沖存儲器1030中。此外，對來自主機的讀出請求進行應 答后應該發(fā)送的讀出數(shù)據(jù)，在從閃速存儲器芯片U00 1115讀出之后，在達到 應該輸出給主機的規(guī)定量之前，存儲在主數(shù)據(jù)緩沖存儲器1030中。
臨時數(shù)據(jù)緩沖存儲器1040是主要由RAM構成的易失性存儲器。在需要 將閃速存儲器芯片1100~1115的某個物理地址中存儲的數(shù)據(jù)移動到其他的物 理地址時，把從閃速存儲器芯片1100 1115讀出的該數(shù)據(jù)臨時存儲在臨時數(shù)據(jù) 緩沖存儲器1040中。
存儲控制器1020是與主機接口 1010、主數(shù)據(jù)緩沖存儲器1030、臨時數(shù)據(jù) 緩沖存儲器1040、以及閃速存儲器芯片1100~1115連接，并對它們進行控制 的微處理器。 如上所述，存儲控制器1020執(zhí)行來自主機的讀出/寫入請求命令的解釋、 與主機之間的數(shù)據(jù)收發(fā)、向主數(shù)據(jù)緩沖存儲器1030或臨時數(shù)據(jù)緩沖存儲器 1040的訪問(讀出/寫入)、以及向閃速存儲器芯片1100 1115的訪問(讀出/ 編程/刪除)。此外,.存儲控制器1020通過表管理由主機指定的LBA與哪個閃 速存儲器芯片的哪個物理地址對應的地址映射。存4渚控制器1020內(nèi)置RAM 等易失性存儲器，在半導體存儲裝置1000的電源接通時在其中生成該表。(關 于是什么樣的表，將在后面使用圖9進行敘述。)而且，還執(zhí)行用于保障在各 個閃速存儲器芯片1100 1115中存儲的數(shù)據(jù)的ECC (糾錯碼)的計算或驗證。 此外，所述地址映射表可以不在存儲控制器1020內(nèi)部，只要是從存儲控制器 1020可以訪問的易失性存儲器，配置在哪里都可以。
圖2表示閃速存儲器芯片1100的結構。此外，其他的閃速存儲器芯片 1101 1115具有與閃速存儲器芯片IIOO相同的結構，所以省略圖示以及說明。
閃速存儲器芯片1100內(nèi)的非易失性存儲區(qū)域，由多個(例如4096個)塊 1300 1311構成。以塊為單位刪除存儲的數(shù)據(jù)。各塊由多個(例如64個)頁 1400 1463構成。以頁為單位對應該存儲在閃速存儲器芯片IIOO中的數(shù)據(jù)進 行編程。
圖3表示塊1307的結構。此夕卜，其他的塊1300 1306、 1308 1311具有與 塊1307相同的結構，因此省略圖示以及說明。
對塊1307內(nèi)的64個頁進行編程的順序預先被固定，必須按照1400、
1401..... 1463的順序進行編程。此外，完成編程的頁禁止纟皮覆蓋，如果不
刪除該頁所屬的塊，則不能再次對該頁進行編程。
圖4表示頁1400的結構。此外，其他的頁1401 1463也具有與頁1400 相同的結構，所以省略圖示以及說明。
頁1400由用于存儲多個(例如4個)扇區(qū)數(shù)據(jù)1510-1513 (各512字節(jié)) 的數(shù)據(jù)部、用于存儲與這些扇區(qū)數(shù)據(jù)有關的信息1520 1523 (各16字節(jié))的 冗余部構成?？梢砸陨葏^(qū)為單位讀出存儲在頁中的數(shù)據(jù)。存儲控制器1020在
據(jù)的LBA等。
如圖2所示，在閃速存儲器芯片1100中從O號到4095號對塊進行編號，
將偶數(shù)編號的塊的集合和奇數(shù)編號的塊的集合分別成為面(plane) 0、面1。 對于每個面具備頁寄存器(1200、 1201)，從各個面內(nèi)的塊中包含的頁讀出的 數(shù)據(jù)，或者在該頁中編程的數(shù)據(jù)被暫時存儲在各自的頁寄存器中。各面獨立地 具有刪除/編程電路，可以同時刪除相鄰的2個塊(即，關于整數(shù)X-0 2047, 2X號和(2X+1)號的兩個塊)。此外，可以同時對這些相鄰的2個塊內(nèi)的同 一編號的2個頁進行編程。但是，因為讀出電路是公用的，所以每次只能讀出 一個頁。
3所示，將前部60頁(1400~1459 )作為原始數(shù)據(jù)頁1470，將后部4頁 (1460 1463 )作為更新數(shù)據(jù)頁1480。此外，該分類是邏輯上的分類，兩者所 包含的頁的物理結構完全一樣。
圖5至圖7用于說明存儲控制器1020怎樣將LBA所表示的邏輯空間的數(shù) 據(jù)存儲在閃速存儲器芯片1100 1115內(nèi)的塊/頁中。
如圖5所示，首先，將1920頁作為一組，將LBA所示的邏輯空間分割為 多個組。例如分割為被賦予了 O號至1999的編號的2000個組2000 2010。然 后，將32頁作為1條線，將各組分割為64條線2100 2163。從0號到63號 對這些線進行編號。
然后，如圖6所示，以2頁為單位將各線2170分割為16個(2200~2215)。 另一方面，分別從16個芯片中選出相鄰的2個塊，構成由32個塊構成的塊單 元2300。在圖6中，作為一個例子，表示了從第0芯片選出2a號和(2a+l ) 號2個塊，從第1芯片選出2b號和(2b+l )號2個塊，從第2芯片選出2c 號和(2c+l)號2個塊，從第15芯片選出2p號和(2p+l)號2個塊的情況。 生成2000個該2300那樣的塊單元，并且賦予從O到1999的編號。將這些稱 為標準塊單元。
此外，分別從16個芯片中選出在標準塊單元(2300等)沒有被選中的相 鄰的2個塊，構成由32個塊構成的塊單元2400。在圖7中，作為一個例子表 示了從第0芯片選出2a，號和(2a，+l )號2個塊，從第1芯片選出2b，號和(2b，+l ) 號2個塊，從第2芯片選出2c，號和(2c，+l )號2個塊，從第15芯片選出2p， 號和(2p，+l)號2個塊的情況。盡可能多地生成該2400那樣的塊單元。將這
些稱為預備塊單元。如果在16個芯片中1個不良塊都不存在，則可以生成48 組(最大數(shù)量)預備塊單元(2400等)。
然后，將第N組內(nèi)的數(shù)據(jù)存儲目的地分配給第N標準塊單元2300。在此， N=0~1999。并且，將該組的第M線的數(shù)據(jù)存儲目的地分配給該標準塊單元的 各相鄰2個塊的第M頁。在此，M=0 59。把該線分割為16個(2200 2215) 后的數(shù)據(jù)的存儲目的地被分別分配給芯片0~15內(nèi)的所述第M頁。即，標準塊 單元2300的斜線部分(1920頁)成為組數(shù)據(jù)的存儲目的地。這與圖3的原始 數(shù)據(jù)頁1470 (60頁)的2個塊x 16個芯片的集合相當。結果，在標準塊單元 2300中剩余128頁的未寫入?yún)^(qū)域。這與圖3的更新數(shù)據(jù)頁1480 (4頁)的2 個塊x 16個芯片的集合相當。存儲控制器1020在更新斜線部分內(nèi)的一部分組 數(shù)據(jù)時，作為更新數(shù)據(jù)的記錄目的地利用該未寫入?yún)^(qū)域。
另一方面，預備塊單元2400不作為組數(shù)據(jù)存儲目的地進行分配，全部為 未寫入。存儲控制器1020在由更新翁:據(jù)占滿了某個標準塊單元2300的未寫入 區(qū)域時，選擇一個預備塊單元2400,僅把該標準塊單元2300內(nèi)的有效數(shù)據(jù)向 預備塊單元2400的原始數(shù)據(jù)頁1470部分復制。然后，將其作為新的標準塊單 元2300使用。之后，刪除作為復制源的標準塊單元2300,作為新的預備塊單 元2400進行回收。
圖8表示在更新了標準塊單元2300內(nèi)存儲的一部分組數(shù)據(jù)時，記錄更新 數(shù)據(jù)的狀況。以頁為單位管理更新對象的組數(shù)據(jù)。將更新對象組數(shù)據(jù)的頁地址 稱為原始地址。在第X線內(nèi)，在第Y芯片上的面Z的頁中存儲的數(shù)據(jù)的原始 地址W由W二32X+2Y+Z來表示。其取值范圍為0 127。在此，整數(shù)XK) 59， 整數(shù)Y=0~15 ，整數(shù)Z=0或者1 。
圖9表示塊映射表3200和更新數(shù)據(jù)映射表3300，其中，塊映射表3200
理，塊映射表3200對標準塊單元2300內(nèi)的未寫入?yún)^(qū)域中記錄的更新數(shù)據(jù)進行 管理。兩個表都被構成在存儲控制器1020內(nèi)包含的易失性RAM上。
塊映射表3200對16個芯片(第0 15 )中的每個芯片記錄相鄰2個塊的 地址，所以構成為芯片編號3201和塊編號3202的對應表。存儲控制器1020 保持與標準塊單元2300的總數(shù)相等數(shù)量的，即2000個該塊映射表3200。
更新數(shù)據(jù)映射表3300將未寫入?yún)^(qū)域內(nèi)的更新目的地頁作為索引，管理對 應的原始地址。存儲控制器1020保持與標準塊單元2300的總數(shù)相等數(shù)量的， 即2000個該更新凄t纟居映射表3300。
更新數(shù)據(jù)映射表3300為了表示所存在的128個更新目的地頁，使用頁編 號3301、芯片編號3302、以及面編號3303。而且，在每次根據(jù)來自裝置外部 的寫入請求命令，在該組數(shù)據(jù)內(nèi)產(chǎn)生更新數(shù)據(jù)時，對于記錄了該更新數(shù)據(jù)的更 新目的地頁，記錄更新對象扇區(qū)3304、原始地址3305、更新目的地頁狀態(tài)3306。 更新對象扇區(qū)3304通過0和1表示在更新目的地頁內(nèi)包含的4個扇區(qū)(第 (K3扇區(qū))中是否分別存儲有更新數(shù)據(jù)。1表示存儲，O表示非存儲。例如， OOIO表示僅第2扇區(qū)存儲為更新數(shù)據(jù)。原始地址3305表示通過上式表示的W 的值。關于更新目的地頁狀態(tài)3306，如果更新目的地頁未進行寫入則表示
"空，，，如果記錄了最新的更新數(shù)據(jù)則表示"有效"，如果記錄了舊的更新數(shù)據(jù)， 則表示"無效"。隨著不斷記錄更新數(shù)據(jù)，要消費更新目的地頁狀態(tài)3306為"空" 的更新目的地頁。此外，當對相同的原始地址的扇區(qū)進行了兩次以上的更新時， 記錄有不是最新的更新數(shù)據(jù)的更新目的地頁的更新目的地頁狀態(tài)3306成為
"無效"。
在圖8中，例如在將W=l的頁的第2扇區(qū)數(shù)據(jù)AO更新為Al時，選擇未 寫入?yún)^(qū)域內(nèi)的1個頁(在此，設為第60頁的第0芯片的面0。)，在其第2扇 區(qū)對Al進行編程。對于在W=l的頁中沒有被更新的3個扇區(qū)，因為不需要 進行記錄，所以Al以外的3個扇區(qū)沒有編程。由此，記錄有Al的更新目的 地頁的狀態(tài)3306成為"有效"。
例如，在將W二36的頁的第1、第2扇區(qū)數(shù)據(jù)B0、 C0分別被更新為B1、 Cl時，選擇未寫入?yún)^(qū)域內(nèi)的1個頁(在此，設為第60頁的第0芯片的面1。)， 在其第1、第2扇區(qū)對B1、 Cl進行編程。對于在W-36的頁中沒有被更新的 2個扇區(qū)，因為不需要進行記錄，所以B1、 Cl以外的2個扇區(qū)沒有編程。由 此，記錄有B1、 Cl的更新目的地頁的狀態(tài)3306成為"有效"。
在圖8中同樣表示了將W=32的頁的第2扇區(qū)DO更新為Dl，將W=!35 的頁的第O、第1扇區(qū)數(shù)據(jù)E0、 F0分別更新為E1、 Fl，將\￥=30的頁的第2、 第3扇區(qū)數(shù)據(jù)GO、 HO分別更新為Gl、 HI的狀態(tài)。
在將\￥=36的頁的第1、第2扇區(qū)數(shù)據(jù)B1、 C1分別更新為B2、 C2時， 選擇未寫入?yún)^(qū)域內(nèi)的1個頁(在此，設為第60頁的第2芯片的面1。)，在其 第1、第2扇區(qū)對B2、 C2進行編程。由此，記錄有B2、 C2的更新目的地頁 的狀態(tài)3306成為"有效"3310,記錄有B1、 Cl的更新目的地頁的狀態(tài)3306 成為"無效"3311。
此外，如圖4所示，在閃速存儲器芯片的各頁中包含冗余部1520 1523。 在對更新目的地頁進行編程時，將對應的原始地址W包含在冗余部1520 1523 內(nèi)進行編程。該信息在半導體存儲裝置1000啟動時，由存儲控制器1020讀出， 然后用于生成更新數(shù)據(jù)映射表3300。
圖10上側所示的圖表示在表轉(zhuǎn)塊單元2300中，直到?jīng)]有未寫入頁為止記 錄更新數(shù)據(jù)的狀態(tài)。在圖IO中，原始數(shù)據(jù)頁1470內(nèi)的"X"表示更新后的扇 區(qū)數(shù)據(jù)，更新數(shù)據(jù)頁1480內(nèi)的"X"表示不是最新的更新扇區(qū)數(shù)據(jù)，更新數(shù) 據(jù)頁1480內(nèi)的"0"表示最新的更新扇區(qū)數(shù)據(jù)。在對于已被分配給該標準塊 單元2300的組數(shù)據(jù)進一步產(chǎn)生更新數(shù)據(jù)時，沒有對其進行記錄的場所。因此， 存儲控制器1020使用預備塊單元2400確保新的記錄場所。即，通過參照更新 數(shù)據(jù)映射表3300,從更新數(shù)據(jù)頁1480內(nèi)的O表示的數(shù)據(jù)中發(fā)現(xiàn)與標準塊單元 2300的原始數(shù)據(jù)頁1470內(nèi)的X表示的各數(shù)據(jù)對應的最新的更新數(shù)據(jù)，生成通 過"0"將該X部分置換的頁數(shù)據(jù)，然后將其復制到預備塊單元2400的同一 頁地址。以下，將該過程稱為合并復制。此外，將不包含X部分的未更新頁 原樣不變地復制到預備塊單元2400的同一頁地址中。在組數(shù)據(jù)的全部頁中執(zhí) 行這些復制。圖10下側所示的圖表示在預備塊單元2400中，組數(shù)據(jù)的全部頁 的復制已完成的狀況。在該圖中，原始數(shù)據(jù)頁1470內(nèi)的"0"表示的扇區(qū)表 示存儲了最新的更新數(shù)據(jù)。此時，更新數(shù)據(jù)頁1480全部為未寫入狀態(tài)。這里 成為該組數(shù)據(jù)的新的更新數(shù)據(jù)的記錄目的地。
圖11表示基于上述的復制過程的，該組的塊映射表和更新數(shù)據(jù)映射表改 寫后的狀態(tài)。在塊映射表4200中，關于各個芯片，將相鄰2個塊的地址4202 改寫為構成預備塊單元的各個芯片的相鄰2個塊的地址。在更新數(shù)據(jù)映射表 4300中，關于全部的128個表項，清除更新對象扇區(qū)4304和原始地址4305 的項目，將更新目的地頁狀態(tài)4306設定為"空"。
圖12~圖15舉例表示了在閃速存儲器芯片1100 1115內(nèi)的某個頁中，執(zhí) 行上述的合并復制處理時的詳細的過程。
在本例中，表示以下的情況在第11芯片的相鄰2個塊(編號為2x以及 2x+l)的第2頁中存儲的2個頁數(shù)據(jù)(J0、 KO、 LO、 MO)以及(SO、 TO、 UO、 VO)中，將扇區(qū)數(shù)據(jù)KO、 L0的最新的更新數(shù)據(jù)K1、 Ll記錄在第3芯片的第 2w+l塊的第60頁中，將扇區(qū)數(shù)據(jù)UO、 V0的最新的更新數(shù)據(jù)U1、 Vl記錄在 第7芯片的第2z塊的第60頁中的狀態(tài)下，將這些2個頁向第11芯片的其他 的相鄰的2個塊(編號為2y以及2y+l )的第2頁進行合并復制。
首先，如圖12那樣，當存儲控制器1020對包含K1、 Ll的第3芯片的頁 5110以及包含U1、 VI的第7芯片的頁5120發(fā)出稱為"Read"的閃速存儲器 命令時，將這些2個頁的數(shù)據(jù)分別向芯片內(nèi)部的頁寄存器1201、 1200讀出， 然后，將所需要的扇區(qū)數(shù)據(jù)K1、 Ll、 Ul、 VI向臨時數(shù)據(jù)緩沖存儲器1040傳 輸。
然后，如圖13那樣，當存儲控制器1020對存儲了卩0、 KO、 LO、 MO〉的 頁5130 ，以及存儲了 {SO 、 TO 、 UO 、 V0}的頁5140發(fā)行稱為 "Read_for—C叩y—Back"的閃速存儲器命令時，將這些2個頁的數(shù)據(jù)分別按順 序向芯片內(nèi)部的頁寄存器1200、 1201讀出。
然后，如圖14那樣，當存儲控制器1020對頁寄存器1200、 1201發(fā)行稱 為"Random—Data—Input"的閃速存儲器命令時，使臨時數(shù)據(jù)緩沖存儲器1040 內(nèi)的扇區(qū)數(shù)據(jù)K1、 Ll (5150)覆蓋頁寄存器1200內(nèi)的KO、 LO,然后使扇區(qū) 數(shù)據(jù)U1、 VI (5160)覆蓋頁寄存器1201內(nèi)的UO、 VO。如此，對各個頁數(shù)據(jù) 合并更新數(shù)據(jù)。
最后，如圖15所示，當存儲控制器1020對第2y塊以及第2y+l塊各自的 第2頁(5170以及5180)發(fā)送了稱為"Two—Plane—Copy—Back—Program"的 閃速存儲器命令時，同時將頁寄存器1200、 1201內(nèi)的頁數(shù)據(jù)(即，合并的結 果)向該各自的第2頁進行編程。
如此，存儲控制器通過使用利用了頁寄存器1200、 1201的閃速存儲器命 令，可以將臨時數(shù)據(jù)緩沖存儲器1040和芯片之間的數(shù)據(jù)傳輸抑制成為最低的 限度。該方法在合并復制處理中使數(shù)據(jù)傳輸時間最小化，因此具有提高半導體
存儲器的性能的效果。
另外，當把組數(shù)據(jù)內(nèi)完全沒有更新的頁從標準塊單元2300向預備塊單元 2400復制時，僅執(zhí)行圖13、圖15所示的2個步驟。
存儲控制器1020對于半導體存儲裝置1000中配備的16個閃速存儲器芯 片并行地發(fā)出閃速存儲器命令，來執(zhí)行上述的復制處理。此時的問題在于，當 應該執(zhí)行的命令的量(命令任務)偏向某個芯片時，在其他的芯片中會產(chǎn)生空 閑狀態(tài)?？臻e狀態(tài)的芯片數(shù)量越多以及該空閑時間越長，塊單元之間的全體復 制所花費的處理時間就越長，所以這樣的命令任務的不均衡會對半導體存儲裝 置1000帶來性能的惡化。本復制處理是根據(jù)向半導體存儲裝置1000的寫請求 命令來執(zhí)行的，所以，這會造成寫性能的惡化。為了改善這個問題，需要對全 體芯片均勻地分配命令任務。
以下，使用圖16 圖18表示半導體存儲裝置1000中的問題的分析，并且 使用圖19敘述針對該問題的解決方法。
圖16表示在執(zhí)行標準塊單元內(nèi)的第N (在此，N=0 59)頁的合并復制的 狀況下，命令任務偏向第0芯片的例子。在該圖中，第N頁內(nèi)的X表示更新 后的扇區(qū)數(shù)據(jù)，更新數(shù)據(jù)頁1480內(nèi)的O表示在第N頁內(nèi)具有原始地址的最新 的更新數(shù)據(jù)。該圖表示雖然在第0芯片中存在7個包含應該通過"Read"命令 (參照圖12)讀出的更新數(shù)據(jù)的頁，但在其他的芯片中僅存在2或3個這樣 的頁的狀況。
圖17按照時間序列表示了執(zhí)行上述第N頁的合并復制時的各芯片的命令 任務。在此，時間6210是用于從更新數(shù)據(jù)頁1480向臨時數(shù)據(jù)緩沖存儲器1040 讀出最新的更新數(shù)據(jù)的處理時間。其中，如6211等那樣由白色表示的時間(大 約25微秒)是向頁寄存器的數(shù)據(jù)讀出時間。如6212等那樣由斜線表示的時間 是向臨時數(shù)據(jù)緩沖存儲器1040的數(shù)據(jù)傳輸時間。這些時間為每個扇區(qū)大約13 微秒。時間6220是用于在頁寄存器中讀出標準塊單元的第N頁的頁數(shù)據(jù)的處 理時間(大約50微秒)。其中，時間6221是面0的頁的數(shù)據(jù)讀出時間(大約 25微秒)，時間6222是面1的頁的數(shù)據(jù)讀出時間(大約25微秒)。時間6230 是用于將臨時數(shù)據(jù)緩沖存儲器1040內(nèi)的更新數(shù)據(jù)傳輸給頁寄存器，然后與頁 數(shù)據(jù)進行合并的處理時間。其中，時間6231是向面0的頁寄存器的數(shù)據(jù)傳輸
時間。時間6232是向面1的頁寄存器的數(shù)據(jù)傳輸時間。這些時間全部為l個 扇區(qū)大約13微秒。時間6240是用于將頁寄存器上的合并結果向預備塊單元的 第N頁寫入的處理時間(大約200微秒)。如此，用于將第0芯片內(nèi)的更新數(shù) 據(jù)向臨時數(shù)據(jù)緩沖存儲器1040讀出的處理時間比其他的芯片長，所以，在其 他的芯片中產(chǎn)生空閑狀態(tài)。這成為寫入性能惡化的原因。因此，如果將在同一 線內(nèi)具有原始地址的更新數(shù)據(jù)的記錄目的地均等地分配給全部芯片，則可以縮 短時間6210,可抑制寫入性能惡化。
此外，如上面的例子那樣，還表示了當偏向某個芯片記錄了標準塊單元內(nèi) 的特定頁(即，邏輯地址空間內(nèi)的特定線)內(nèi)的扇區(qū)數(shù)據(jù)的最新的更新數(shù)據(jù)時， 也會成為讀出性能惡化的原因。
圖18在如圖16那樣進行了記錄的狀態(tài)下，在向半導體存儲裝置IOOO發(fā) 出了全部的第N線(32頁)的讀出請求命令時，以時間序列表示各芯片的命 令任務。在此，時間6310是用于從更新數(shù)據(jù)頁480向主數(shù)據(jù)緩沖存儲器1030 讀出最新的更新數(shù)據(jù)的處理時間。其中，如6311等那樣由白色表示的時間(大 約25微秒)是向頁寄存器的數(shù)據(jù)讀出時間。如6312等那樣由斜線表示的時間 是向主數(shù)據(jù)緩沖存儲器1030的數(shù)據(jù)傳輸時間。這些時間為每個扇區(qū)大約13 微秒。時間6320是用于向主數(shù)據(jù)緩沖存儲器1030讀出標準塊單元的第N頁 的頁數(shù)據(jù)(但是，除去已更新的扇區(qū)數(shù)據(jù))的處理時間。其中，時間6321是 向面0的頁寄存器的數(shù)據(jù)讀出時間(大約25微秒)，時間6322是從此處向主 數(shù)據(jù)緩沖存儲器1030的數(shù)據(jù)傳輸時間，時間6323是向面1的頁寄存器的數(shù)據(jù) 讀出時間(大約25微秒)。時間6324是從此處向主數(shù)據(jù)緩沖存儲器1030的數(shù) 據(jù)傳輸時間。時間6322以及時間6324為1個扇區(qū)大約13微秒。如此，用于 將第0芯片內(nèi)的更新數(shù)據(jù)向主數(shù)據(jù)緩沖存儲器1030讀出的處理時間比其他的 芯片長，在其他的芯片中產(chǎn)生空閑狀態(tài)。這也成為讀出性能惡化的原因。因此， 如果將在同 一線內(nèi)具有原始地址的更新數(shù)據(jù)的記錄目的地均等地分配給全部 芯片，則可以縮短時間6310，可抑制讀出性能惡化。
圖19表示存儲控制器1020執(zhí)行的處理的步驟。在半導體存儲裝置1000 接收到寫入請求命令，將該寫入數(shù)據(jù)作為更新數(shù)據(jù)記錄在更新數(shù)據(jù)頁1480中 時進行上述的處理。
存儲控制器1020通過寫入請求命令接收寫入目的地LBA和寫入數(shù)據(jù)(即， 更新數(shù)據(jù))(7100)。然后，根據(jù)該LBA的值，通過數(shù)值計算，確定存儲有成 為其更新源的頁的組編號和線編號(7020)。然后，在該組的更新數(shù)據(jù)映射表
(3300或4300等)中，參照全部的"有效"狀態(tài)的表項，來調(diào)查16個芯片 分別記錄了多少頁的在該線中具有原始地址的有效的更新數(shù)據(jù)(7030 )。
然后，將整數(shù)X初始化為1 (7040)。在步驟7030的調(diào)查結果中，選擇該 記錄頁數(shù)第X小的芯片(7050)。在該組的更新數(shù)據(jù)映射表中檢索"空，，狀態(tài) 的表項，判定在選擇出的芯片內(nèi)是否至少存在一個未記錄的更新數(shù)據(jù)頁
(7060)。如果沒有未記錄頁(7060:否)則對整數(shù)X加1 (7070),返回步驟 7050。
在步驟7060中，如果存在未記錄頁(7060:是)，則參照該組的塊映射表 (3200或4200等)，確定所選擇的芯片的塊編號，選擇1個該塊內(nèi)的未記錄 頁，在此記錄(編程(programs ))今后的更新數(shù)據(jù)(7080 )。
最后，在該組的更新數(shù)據(jù)映射表中，將本次記錄的頁的表項從"空"狀態(tài) 設定為"有效"狀態(tài)，并且登錄更新對象扇區(qū)或原始地址這樣必要的信息 (7090)。到此，結束處理。
根據(jù)該實施方式，可以把在同一線內(nèi)具有原始地址的更新數(shù)據(jù)的記錄目的 地均等地分配給全體的芯片。結果，在數(shù)據(jù)的寫入/讀出請求命令的處理中并 行動作的多個閃速存儲器芯片中，削減了處于閃速存儲器命令待機狀態(tài)的時間 (空閑時間)。因此，可以抑制半導體存儲裝置1000的寫入/讀出性能的惡化。
此外，在以上的說明中，表示了根據(jù)來自裝置外部的寫入請求命令接收到 的更新數(shù)據(jù)的扇區(qū)大小收容在1個頁中的情況，但是顯然，即使是在更新數(shù)據(jù) 的扇區(qū)大小跨越多個頁的情況下，可以以頁為單位(4扇區(qū)單元)對其進行分 割，對于各個更新數(shù)據(jù)執(zhí)行上述的數(shù)據(jù)更新處理，同樣可以得到本發(fā)明的效果。
此外，在上述實施方式中，將本發(fā)明用于具有存儲控制器1020和多個閃 速存儲器芯片1100~1115的半導體存儲裝置1000。
該存儲控制器1020為了控制多個閃速存儲器芯片1100-1115,分別與閃 速存儲器芯片1100 1115相連接，各個閃速存儲器芯片1100 1115包含多個才艮 據(jù)存儲控制器1020的指示可以一并刪除的塊1300 1311,各個塊1300 1311
由作為存儲控制器1020的寫入單位的多個頁1400 1463構成。
此外，存儲控制器1020包含第1分割部，其將各個塊1300 1311分割 為由多個頁構成的第1頁集合(頁1400-1459),以及由多個頁構成的第2頁 集合(頁1460-1463 )來做成圖3所示的狀態(tài)；第2分割部，其將邏輯地址空 間分割為多個組2000-20IO(組編號為0~1999的2000個組)，將各組2000 2010 分割為多條線2100 2163來做成圖4所示的狀態(tài)；管理部(圖6、圖7),其從 各個閃速存儲器芯片1100-1115集合規(guī)定數(shù)量的塊來生成多組塊單元，將規(guī)定 數(shù)量的塊單元作為標準塊單元2300,而將該標準塊單元以外的塊單元作為預 備塊單元2400進行管理；以及存儲部(圖9的表3200、 3300),其將1個組 與各個標準塊單元2300對應，對與構成標準塊單元2300的多個塊的第1頁集 合內(nèi)的頁對應的組的數(shù)據(jù)進行存儲。
而且，關于半導體存儲裝置1000,在構成標準塊單元2300的多個塊的第 2頁集合內(nèi)的頁中，具有用于記錄對應組數(shù)據(jù)的更新數(shù)據(jù)的未寫入的頁的情況 下，進行了說明，但本發(fā)明并不限于上述實施方式。
此外，以上，對這樣的情況進行了說明亦即，存儲控制器1020,根據(jù) 半導體存儲裝置IOOO例如從主機接收到的寫入命令，接收寫入目的地的邏輯 地址和寫入數(shù)據(jù)，確定包含邏輯地址的組和線，從多個閃速存儲器芯片 1100 1115中選擇1個滿足與第2頁集合相關的規(guī)定條件的閃速存儲器芯片， 將寫入數(shù)據(jù)作為特定組的特定線內(nèi)的數(shù)據(jù)的更新數(shù)據(jù)，寫入所選擇的閃速存儲 器芯片的第2頁集合內(nèi)的未寫入頁中，但本發(fā)明并不限于上述方式。
而且，關于所述存儲控制器1020，通過以下的情況進行了說明為了評 價規(guī)定條件，包含對與組數(shù)據(jù)的更新數(shù)據(jù)有關的信息進行管理的表3200、 3300，在存儲控制器1020內(nèi)的易失性RAM中生成這些表3200、 3300，但本 發(fā)明并不限于此。
本發(fā)明可以廣泛地用于半導體存儲裝置以及半導體存儲裝置的控制方法。
權利要求
1. 一種半導體存儲裝置，其具有存儲控制器和多個閃速存儲器芯片，其特征在于，所述存儲控制器為了控制所述多個閃速存儲器芯片，與所述閃速存儲器芯片連接，所述多個閃速存儲器芯片中的各個閃速存儲器芯片包含多個根據(jù)所述存儲控制器的指示可以一并刪除的塊，所述塊中的各個塊由作為所述存儲控制器的寫入單位的多個頁構成，所述存儲控制器包含:第一分割部，其將所述各個塊分割為由多個所述頁構成的第一頁集合，和由多個所述頁構成的第二頁集合；第二分割部，將其邏輯地址空間分割為多個組，將所述組的各個組分割為多條線；管理部，其從所述多個閃速存儲器芯片中的各個閃速存儲器芯片收集規(guī)定數(shù)量的所述塊，來生成多組塊單元，將規(guī)定數(shù)量的所述塊單元作為標準塊單元進行管理，將該標準塊單元以外的所述塊單元作為預備塊單元進行管理；以及存儲部，其將一個所述組與所述標準塊單元中的各個塊單元對應，在構成所述標準塊單元的多個所述塊的所述第一頁集合內(nèi)的所述頁中，存儲對應的所述組的數(shù)據(jù)，在構成所述標準塊單元的多個所述塊的所述第二頁集合內(nèi)的所述頁中，具有用于記錄所述對應組數(shù)據(jù)的更新數(shù)據(jù)的未寫入的所述頁。
2.根據(jù)權利要求1所述的半導體存儲裝置，其特征在于， 所述存儲控制器還具備接收部，其根據(jù)所述半導體存儲裝置接收到的寫命令，接收寫目的地的邏 輯地址和寫數(shù)據(jù)；特定部，其特定包含所述邏輯地址的所述組和所述線；選擇部，其從所述多個閃速存儲器芯片中，選擇一個滿足與所述第二頁集合有關的規(guī)定條件的所述閃速存儲器芯片；以及 寫入部，其將所述寫數(shù)據(jù)作為所述特定組的所述特定線內(nèi)的數(shù)據(jù)的更新數(shù) 據(jù)，寫入所述選擇出的閃速存儲器芯片的所述第二頁集合內(nèi)的所述未寫入頁。
3. 根據(jù)權利要求2所述的半導體存儲裝置，其特征在于， 所述存儲控制器為了評價所述規(guī)定條件，包含對與所述組數(shù)據(jù)的更新數(shù)據(jù)有關的信息進行管理的表。
4. 根據(jù)權利要求3所述的半導體存儲裝置，其特征在于， 所述存儲控制器具有易失性存儲部， 所述表被存儲在所述易失性存儲部中。
5. 根據(jù)權利要求4所述的半導體存儲裝置，其特征在于， 所述易失性存儲部為易失性RAM。
6. 根據(jù)權利要求3所述的半導體存儲裝置，其特征在于， 所述存儲控制器在所述第二頁集合的頁內(nèi)的冗余部中記錄與所述更新數(shù)據(jù)有關的信息。
7. 根據(jù)權利要求6所述的半導體存儲裝置，其特征在于， 所述存儲控制器通過讀取所述第二頁集合的頁內(nèi)的所述冗余部，生成所述表。
8. 根據(jù)權利要求2所述的半導體存儲裝置，其特征在于， 所述生成部使用在所述第二頁集合內(nèi)記錄的所述更新lt據(jù)，生成所述對應組數(shù)據(jù)的最新數(shù)據(jù)，所述選擇部選擇所述預備塊單元中的一個，所述存儲控制器包含在所述預備塊單元的所述第一頁集合內(nèi)復制所述最 新組數(shù)據(jù)的復制部，進行管理。
9. 根據(jù)權利要求2所述的半導體存儲裝置，其特征在于， 所述規(guī)定條件為在屬于與所述特定組對應的所述標準塊單元的所述第二頁集合內(nèi)至少具有一個所述未寫入頁的所述閃速存儲器芯片中，所述特定線內(nèi) 的數(shù)據(jù)的更新數(shù)據(jù)的記錄頁數(shù)最少的所述閃速存儲器芯片。
10. —種半導體存儲裝置的控制方法，該半導體裝置具有存儲控制器和多 個閃速存儲器芯片，該半導體存儲裝置的控制方法的特征在于，所述存儲控制器為了控制所述多個閃速存儲器芯片，與所迷閃速存儲器芯 片連接，所述多個閃速存儲器芯片中的各個閃速存儲器芯片包含多個根據(jù)所述存 儲控制器的指示可以一并刪除的塊，所述塊中的各個塊由作為所述存儲控制器的寫入單位的多個頁構成，所述存儲控制器包含第一分割部，其將所述各個塊分割為由多個所述頁構成的第一頁集合，和 由多個所述頁構成的第二頁集合；第二分割部，將其邏輯地址空間分割為多個組，將所述組的各個組分割為多條線；管理部，其從所述多個閃速存儲器芯片中的各個閃速存儲器芯片收集規(guī)定 數(shù)量的所述塊，來生成多組塊單元，將規(guī)定數(shù)量的所述塊單元作為標準塊單元所述標準塊單元的多個所述塊的所述第一頁集合內(nèi)的所述頁中，存儲對應的所 述組的數(shù)據(jù)，所述半導體存儲裝置在構成所述標準塊單元的多個所述塊的所述第二頁 集合內(nèi)的所述頁中，具有用于記錄所述對應組數(shù)據(jù)的更新數(shù)據(jù)的未寫入的所述頁，所述存儲控制器具備以下步驟根據(jù)所述半導體存儲裝置接收到的寫命令，接收寫目的地的邏輯地址和寫 數(shù)據(jù)；特定包含所述邏輯地址的所述組和所述線；從所述多個閃速存儲器芯片中，選擇一個滿足與所述第二頁集合有關的規(guī) 定條件的所述閃速存儲器芯片；以及將所述寫凄t據(jù)作為所述特定組的所述特定線內(nèi)的數(shù)據(jù)的更新數(shù)據(jù)，寫入所 述選擇出的閃速存儲器芯片的所述第二頁集合內(nèi)的所述未寫入頁。
11.根據(jù)權利要求IO所述的半導體存儲裝置的控制方法，其特征在于， 所述存儲控制器為了評價所述規(guī)定條件，包含對與所述組數(shù)據(jù)的更新數(shù)據(jù) 有關的信息進行管理的表。
12. 根據(jù)權利要求IO所述的半導體存儲裝置的控制方法，其特征在于， 所述存儲控制器具有易失性存儲部，所述表被存儲在所述易失性存儲部中。
13. 根據(jù)權利要求12所述的半導體存儲裝置的控制方法，其特征在于， 所述易失性存儲部為易失性RAM。
14. 根據(jù)權利要求IO所述的半導體存儲裝置的控制方法，其特征在于， 具有以下的步驟所述存儲控制器在所述第二頁集合的頁內(nèi)的冗余部中記錄與所述更新數(shù)據(jù)有關的信息。
15. 根據(jù)權利要求14所述的半導體存儲裝置的控制方法，其特征在于， 具有以下的步驟所述存儲控制器通過讀取所述第二頁集合的頁內(nèi)的所述冗余部，生成所述表。
16. 根據(jù)權利要求IO所述的半導體存儲裝置的控制方法，其特征在于， 所述進行生成的步驟包含使用所述第二頁集合內(nèi)記錄的所述更新數(shù)據(jù)，生成所述對應組數(shù)據(jù)的最新數(shù)據(jù)的步驟，包含所述選擇部選擇一個所述預備塊單元的步驟，具有所述存儲控制器在所述預備塊單元的所述第一頁集合內(nèi)復制所述最 新組數(shù)據(jù)的步驟，所述進行管理的步驟將所述預備塊單元作為與所述組對應的新的所述標 準塊單元進行管理。
17. 根據(jù)權利要求IO所述的半導體存儲裝置的控制方法，其特征在于， 所述規(guī)定條件為在屬于與所述特定組對應的所述標準塊單元的所述第二頁集合內(nèi)至少具有一個所述未寫入頁的所述閃速存儲器芯片中，所述特定線內(nèi) 的數(shù)據(jù)的更新數(shù)據(jù)的記錄頁數(shù)最少的所述閃速存儲器芯片。
全文摘要
本發(fā)明提供可以抑制性能惡化的半導體存儲裝置及半導體存儲裝置的控制方法。存儲控制器將芯片內(nèi)的各個塊分割為由多個頁構成的第1頁集合，以及由多個頁構成的第2頁集合，將邏輯地址空間分割為多個組，將各個組分割為多條線。而且，從各個芯片集合規(guī)定數(shù)量的塊來生成多組塊單元，其中將規(guī)定數(shù)量的塊單元作為標準塊單元，將除此之外的塊單元作為預備塊單元進行管理。將1個組與各個標準塊單元對應，在構成標準塊單元的多個塊的第1頁集合內(nèi)的頁中存儲對應組的數(shù)據(jù)，在第2頁集合內(nèi)的頁中設置用于記錄該組數(shù)據(jù)的更新數(shù)據(jù)的未寫入頁。
文檔編號G06F12/06GK101382917SQ20081009862
公開日2009年3月11日 申請日期2008年6月3日 優(yōu)先權日2007年9月6日
發(fā)明者水島永雅 申請人:株式會社日立制作所