專(zhuān)利名稱(chēng)：一種mmu(存儲(chǔ)管理單元)設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明提出了一種MMU (存儲(chǔ)管理單元)的設(shè)計(jì)方法。該方法適用于智能卡集成電路，在 提供靈活、高效的存儲(chǔ)管理方式的同時(shí)，也提供了一種突破非易失性存儲(chǔ)體(EEPR0M/FLASH) 做程序存儲(chǔ)器而帶來(lái)的系統(tǒng)運(yùn)行頻率瓶頸的設(shè)計(jì)方法。
背景技術(shù)：
當(dāng)今的智能卡領(lǐng)域，在對(duì)運(yùn)算速度提出要求的同時(shí)也要求芯片具備一定的安全性能，特 別是對(duì)卡內(nèi)數(shù)據(jù)的安全提出了很高的要求，在這種背景下，MMU設(shè)計(jì)廣泛應(yīng)用于智能卡集成 電路中。
一般情況下智能卡IC的麗U設(shè)計(jì)主要實(shí)現(xiàn)卡內(nèi)程序空間和數(shù)據(jù)空間的安全管理以及邏輯 空間到物理空間的映射，并且常規(guī)做法都是將RAM存儲(chǔ)器映射為數(shù)據(jù)空間用來(lái)保存程序運(yùn)算 的中間結(jié)果，而非易失性存儲(chǔ)體(EEPR0M/FLASH)用來(lái)保存程序或生命周期較長(zhǎng)的交易數(shù)據(jù)， 這種管理方式在一般情況下是能夠滿足應(yīng)用需求的，但在一些需要高速運(yùn)算的場(chǎng)合下，由于 非易失性存儲(chǔ)體(EEPR0M/FLASH)隨機(jī)讀取速度瓶頸(一般在10 20M Hz)，并且一般智能卡 領(lǐng)域的CPU又不帶有cache,導(dǎo)致CPU只能遷就于非易失性存儲(chǔ)體而運(yùn)行在一個(gè)較低的頻率 水平下。
本發(fā)明提出的羅U設(shè)計(jì)方法，提出了一種靈活的存儲(chǔ)管理方法，很好地解決了非易失性 存儲(chǔ)體(EEPR0M/FLASH)做程序存儲(chǔ)器帶來(lái)的系統(tǒng)運(yùn)行頻率瓶頸問(wèn)題。

發(fā)明內(nèi)容
在系統(tǒng)運(yùn)行之初畫(huà)U控制寄存器會(huì)被初始化，形成最初的系統(tǒng)存儲(chǔ)器映射結(jié)構(gòu)，RAM在默 認(rèn)情況下被映射為數(shù)據(jù)存儲(chǔ)器。在系統(tǒng)運(yùn)行過(guò)程中一旦出現(xiàn)高速運(yùn)算需求，CPU會(huì)將參與高 速運(yùn)算的程序搬移至R層存儲(chǔ)器的空閑地址，隨后通過(guò)配置MMU控制寄存器將這部分地址映 射入程序空間。CPU—旦跳轉(zhuǎn)至RAM后通過(guò)配置系統(tǒng)運(yùn)行參數(shù)提高CPU運(yùn)行頻率，完成高速 運(yùn)算后通過(guò)類(lèi)似的方式降低CPU運(yùn)行頻率，CPU返回非易失性存儲(chǔ)體(EEPROM/FLASH)運(yùn)行 程序，同時(shí)釋放RAM (將MM配置為數(shù)據(jù)存儲(chǔ)器)。
通過(guò)對(duì)上述過(guò)程的分析本發(fā)明至少具有以下幾點(diǎn)優(yōu)點(diǎn)，以下是具體說(shuō)明 1.間接解決了某些CPU體系結(jié)構(gòu)下不支持程序空間寫(xiě)操作的缺陷。對(duì)于標(biāo)準(zhǔn)MSC51CPU 體系結(jié)構(gòu)而言，指令集中沒(méi)有寫(xiě)程序空間指令，通過(guò)本發(fā)明用戶可以首先將RAM映射為數(shù)據(jù) 空間通過(guò)數(shù)據(jù)空間寫(xiě)指令完成寫(xiě)入操作，之后再將RAM映射為程序空間，間接完成了程序空 間的寫(xiě)入操作。2. 突破系統(tǒng)運(yùn)行瓶頸。根據(jù)RAM隨機(jī)讀取速度快的特點(diǎn)，將高速運(yùn)算程序放入RAM中執(zhí) 行，突破了系統(tǒng)運(yùn)行頻率瓶頸，在不增加硬件開(kāi)銷(xiāo)的情況下提高了系統(tǒng)運(yùn)算頻率上限，使系 統(tǒng)能夠適應(yīng)各種速度需求，大大提高了系統(tǒng)的適應(yīng)性。
3. RAM既可全部作為程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器，也可以部分的作為程序存儲(chǔ)器和數(shù)據(jù)存 儲(chǔ)器，這種靈活的劃分方式大大提高了系統(tǒng)的資源利用率。


圖1描述了本發(fā)明中所涉及的廳U原理。
圖2描述了本發(fā)明中所涉及讓U結(jié)構(gòu)。"謹(jǐn)U控制寄存器"是一組由觸發(fā)器組成的寄存器， CPU對(duì)控制寄存器具有讀寫(xiě)權(quán)限，可以通過(guò)改寫(xiě)控制寄存器的內(nèi)容，達(dá)到操縱物理地址采取 特定的方式向邏輯地址映射，以及控制特定邏輯地址的訪問(wèn)權(quán)限；"MAP模塊"是MMU的實(shí)際 執(zhí)行模塊，MAP模塊根據(jù)MMU控制寄存器的預(yù)設(shè)值執(zhí)行邏輯地址向物理地址的翻譯和比較， 區(qū)P模塊同時(shí)也是CPU和物理存儲(chǔ)器的接口模塊。圖中的CPU模塊僅供示意，不屬于畫(huà)U模 塊。
具體實(shí)施例方式
1. 如圖2所示，在醒U中針對(duì)RAM存儲(chǔ)器設(shè)置了一組控制寄存器，該組寄存器規(guī)定了 R認(rèn)特定地址范圍被映射入程序空間或數(shù)據(jù)空間以及如何被映射；
2. 在系統(tǒng)上電后通過(guò)設(shè)置薩U中控制寄存器，初始化RAM為數(shù)據(jù)存儲(chǔ)器、EEPR0M/FLASH 為程序存儲(chǔ)器(圖1中實(shí)線所示映射關(guān)系)，之后將參與高速運(yùn)算的程序段N (邏輯地址為N') 拷貝至RAM中，即為圖1中數(shù)據(jù)段M (邏輯地址為M');
3. 程序設(shè)置MMU取消程序段N到邏輯地址N'的映射關(guān)系，并將數(shù)據(jù)段M (程序段N的拷 貝)映射到邏輯地址N'(圖1中虛線所示過(guò)程)，此時(shí)RAM中數(shù)據(jù)段M被映射為程序存儲(chǔ)空 間，具備執(zhí)行程序能力。此后CPU跳轉(zhuǎn)至邏輯地址N'(實(shí)際上是在RAM中執(zhí)行程序)，通過(guò) 設(shè)置系統(tǒng)控制寄存器提高CPU運(yùn)行頻率，進(jìn)行高速操作。
4. 系統(tǒng)完成高速運(yùn)算后，再次設(shè)置系統(tǒng)控制寄存器恢復(fù)CPU運(yùn)行頻率至正常水平，程序 跳出邏輯地址空間N'，跳轉(zhuǎn)至非易失性存儲(chǔ)體(EEPR0M/FLASH)運(yùn)行，同時(shí)釋放RAM為數(shù)據(jù) 存儲(chǔ)體(恢復(fù)映射數(shù)據(jù)段M為邏輯地址M'，并將程序段N重新指向邏輯地址N')。
權(quán)利要求
1.一種MMU(存儲(chǔ)管理單元)設(shè)計(jì)方法，其特征在于MMU通過(guò)對(duì)內(nèi)部一組寄存器的配制實(shí)現(xiàn)物理存儲(chǔ)器地址向CPU程序邏輯地址和數(shù)據(jù)邏輯地址的靈活映射，從而實(shí)現(xiàn)在XRAM中執(zhí)行程序的設(shè)計(jì)要求。
2. 如權(quán)利要求1所述的一種MMU (存儲(chǔ)管理單元)設(shè)計(jì)方法，其特征在于R認(rèn)物理存儲(chǔ) 器能夠部分或全部的映射入CPU程序空間和數(shù)據(jù)空間。
3. 如權(quán)利要求1所述的一種麗U (存儲(chǔ)管理單元)設(shè)計(jì)方法，其特征在于CPU首先將RAM 映射入數(shù)據(jù)空間從而寫(xiě)入程序，然后再將RAM映射入程序空間運(yùn)行程序，間接解決了某些CPU 程序空間無(wú)法寫(xiě)入的問(wèn)題。
4. 如權(quán)利要求1所述的一種麗U (存儲(chǔ)管理單元)設(shè)計(jì)方法，其特征在于MMU模塊的控 制寄存器映射到CPU的SFR (特殊功能寄存器)區(qū)。
5. 如權(quán)利要求1所述的一種顧U (存儲(chǔ)管理單元)設(shè)計(jì)方法，其特征在于羅U具備將RAM 映射入程序空間的能力能夠突破非易失性存儲(chǔ)體(EEPROM/FLASH)做程序存儲(chǔ)器帶來(lái)的系統(tǒng) 運(yùn)行頻率瓶頸，大大提高系統(tǒng)效率。
全文摘要
本發(fā)明是一種在XRAM中執(zhí)行程序的MMU(存儲(chǔ)管理單元)設(shè)計(jì)方法，其特點(diǎn)在于哈佛(havard)結(jié)構(gòu)中被定義為XRAM的數(shù)據(jù)存儲(chǔ)器通過(guò)該MMU的配制可映射為程序存儲(chǔ)器，實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)器執(zhí)行程序的功能，解決了非易失性存儲(chǔ)體(EEPROM/FLASH)做程序存儲(chǔ)器而帶來(lái)的系統(tǒng)運(yùn)行頻率瓶頸。
文檔編號(hào)G06K19/073GK101349995SQ200710119109
公開(kāi)日2009年1月21日 申請(qǐng)日期2007年7月16日 優(yōu)先權(quán)日2007年7月16日
發(fā)明者磊 湯, 王延斌 申請(qǐng)人:北京中電華大電子設(shè)計(jì)有限責(zé)任公司