專利名稱：一種中斷處理方法及系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及計算機領域及電子技術領域，特別是一種中斷處理方法及系統(tǒng)。
背景技術：
目前的嵌入式系統(tǒng)包括基帶芯片和協處理芯片，基帶芯片具有通用的處理功能，協處理芯片具有特定的處理功能。嵌入式系統(tǒng)的主要發(fā)展方向之一是實現對更多的多媒體業(yè)務的支持，如和弦、彩鈴、視頻和音頻壓縮格式(MP3)業(yè)務等?，F有技術中基帶芯片經常使用專用的引腳(pin)向協處理芯片發(fā)送各種信息，應用之一就是，基帶芯片產生中斷時，通過引腳向協處理芯片發(fā)送中斷信號。而嵌入式系統(tǒng)通常對芯片的體積和功耗的要求較高，所以引腳成為一種有限且寶貴的資源。為了支持多媒體業(yè)務的發(fā)展，將有大量的引腳需要使用，所以盡量減少對引腳的使用是業(yè)界渴望解決的一個問題。
目前現有技術中，協處理芯片只包括一個硬件堆棧，當基帶芯片產生中斷時，該硬件堆棧需要暫停當前操作，并以軟件堆棧形式進行保護現場的操作，將需要保存的數據和地址寫入軟件堆棧。當基帶芯片完成中斷處理時，該硬件堆棧需要繼續(xù)之前的操作，即需要恢復現場，則從軟件堆棧中讀取數據和地址。由于協處理芯片只包括一個硬件堆棧，基帶芯片在處理中斷過程中可能也需要訪問該協處理芯片，即需要由該協處理芯片中的硬件堆棧處理數據和地址?？梢?，該硬件堆棧在正常模式和中斷模式下都需要進行操作，這就要求該硬件堆棧在保護現場時需要將緩存中和已處理的數據和地址寫入軟件堆棧中。當數據量非常大時，該保護現場和將來的恢復現場的工作量將變得巨大，影響嵌入式系統(tǒng)的處理速度，并且由于軟件堆棧中存儲著大量的數據，增加軟件負載。

發(fā)明內容
本發(fā)明實施例提供一種中斷處理方法及系統(tǒng)，用于節(jié)約引腳資源，提高中斷處理速度，減輕系統(tǒng)的軟件負載。
一種中斷處理方法，包括以下步驟基帶芯片產生中斷，并且通過復用總線向協處理芯片發(fā)送中斷開始標志；所述基帶芯片在中斷處理結束時通過所述復用總線向所述協處理芯片發(fā)送中斷結束標志。
一種基帶芯片，包括處理模塊，用于運行通用的程序，在產生中斷時生成中斷開始標志，以及在中斷結束時生成中斷結束標志；發(fā)送模塊，用于通過復用總線向協處理芯片發(fā)送所述中斷開始標志和所述中斷結束標志。
一種協處理芯片，包括第一硬件堆棧，用于在正常模式下處理基帶芯片發(fā)送的數據和地址；第二硬件堆棧，用于在中斷模式下處理所述基帶芯片發(fā)送的數據和地址；第一多路器，用于在正常模式下發(fā)送所述第一硬件堆棧輸出的數據和在中斷模式下發(fā)送所述第二硬件堆棧輸出的數據；第二多路器，用于在正常模式下發(fā)送所述第一硬件堆棧輸出的數據和在中斷模式下發(fā)送所述第二硬件堆棧輸出的地址；標志器，用于根據所述基帶芯片發(fā)送的中斷標志控制所述第一硬件堆棧和所述第二硬件堆棧及所述第一多路器和所述第二多路器。
一種嵌入式系統(tǒng)，包括復用總線，用于連接基帶芯片和協處理芯片，并向所述基帶芯片或所述協處理芯片發(fā)送數據或地址；所述基帶芯片，用于運行通用的程序，并在產生中斷和結束中斷時通過所述復用總線向所述協處理芯片發(fā)送相應的中斷標志；
所述協處理芯片，用于運行特定的程序，并在收到所述中斷標志時進行相應的處理。
在本發(fā)明實施例中，基帶芯片通過復用總線向協處理芯片發(fā)送中斷標志以通知產生中斷，節(jié)省了引腳的使用，可進一步縮小基帶芯片和協處理芯片的體積，節(jié)省系統(tǒng)功耗。本實施例還提供了包括多個硬件堆棧的協處理芯片，減少保護現場及恢復現場時的操作，提高了處理速度和減輕了軟件負載。


圖1為本發(fā)明實施例中系統(tǒng)的結構圖；圖2為本發(fā)明實施例中協處理芯片包含一個堆棧的結構圖；圖3為本發(fā)明實施例中協處理芯片包含多個堆棧的結構圖；圖4為本發(fā)明實施例中基帶芯片的結構圖；圖5為本發(fā)明實施例中中斷處理的主要方法流程圖；圖6為本發(fā)明實施例中一種中斷處理的具體方法流程圖；圖7為本發(fā)明實施例中信號和數據的示意圖；圖8為本發(fā)明實施例中另一種中斷處理的具體方法流程圖。
具體實施例方式
在本實施例中，基帶芯片在產生中斷時，通過數據/地址復用總線(以下簡稱復用總線)向協處理芯片發(fā)送中斷標志，通知協處理芯片進行有關中斷的操作。本實施例提供一種包含至少兩個硬件堆棧(以下簡稱堆棧)的協處理芯片，其中一個堆棧用于在正常模式下處理數據和地址，另一個堆棧用于在中斷模式下處理數據和地址。本實施例中的正常模式是相對于中斷模式而言，即在未產生中斷或中斷結束后的工作模式。
基帶芯片可以以數據形式通過數據復用總線向協處理芯片發(fā)送中斷標志，也可以以地址形式通過數據復用總線向協處理芯片發(fā)送中斷標志，根據中斷位置而定。本實施例以地址形式的中斷標志為例進行說明。
參見圖1，本實施例中系統(tǒng)包括基帶芯片101、協處理芯片102和復用總線A/D[7:0]。
復用總線A/D[7:0]連接基帶芯片101和協處理芯片102，并提供數據和地址的傳輸通道。
基帶芯片101具有通用處理功能，執(zhí)行通用的程序。在正常模式的處理過程中需要訪問協處理芯片102，在中斷模式的處理過程中可能需要訪問同一個協處理芯片102。一個基帶芯片101可以連接多個協處理芯片102?；鶐酒?01可以通過引腳以硬件形式通知協處理芯片102產生中斷和中斷結束，或者以軟件形式通過復用總線A/D[7:0]向協處理芯片102發(fā)送中斷標志，以通知中斷的發(fā)生和結束。本實施例中基帶芯片101為8位處理器。
協處理芯片102具有特定的處理功能，如音頻數據處理或視頻數據處理等，執(zhí)行特定的程序。在正常模式下處理基帶芯片101發(fā)送的數據和地址，在中斷模式下可能也需要處理基帶芯片101發(fā)送的數據和地址，協處理芯片102可以通過引腳或復用總線A/D[7:0]獲知中斷的發(fā)生和結束。在從正常模式進入中斷模式過程中需要保護現場，以及從中斷模式進入正常模式過程中需要恢復現場。該協處理芯片102包括一個或多個堆棧。本實施例中協處理芯片102為32位處理器。
一種協處理芯片102包括多個堆棧的實現方式，參見圖2所示，本實施例中協處理芯片102包括標志器201、第一堆棧202、第二堆棧203、第一多路器204和第二多路器205。
標志器201控制第一堆棧202和第二堆棧203的工作狀態(tài)，在通過復用總線A/D[7:0]收到基帶芯片101發(fā)送的中斷開始標志時，同時向第一堆棧202、第二堆棧203、第一多路器204和第二多路器205發(fā)送高電平的中斷狀態(tài)信號，在通過復用總線A/D[7:0]收到基帶芯片101發(fā)送的中斷結束標志時，同時向第一堆棧202、第二堆棧203、第一多路器204和第二多路器205發(fā)送低電平的中斷狀態(tài)信號。標志器201也可以通過引腳獲知中斷的發(fā)生和結束。
第一堆棧202在正常模式下接收并處理基帶芯片101發(fā)送的數據和地址，在收到高電平的中斷狀態(tài)信號時進入中斷模式，暫停當前的處理操作，并進行保護現場操作，僅將緩存中的數據和地址寫入軟件堆棧。在收到低電平的中斷狀態(tài)信號時進入正常模式，根據軟件堆棧中的記錄恢復現場，并繼續(xù)之前的處理操作。在處理數據和地址過程中，將需要的數據和地址分別發(fā)送給第一多路器204和第二多路器205。
第二堆棧203在正常模式下處于待命狀態(tài)，在收到高電平的中斷狀態(tài)信號時進入中斷模式，接收并處理基帶芯片101發(fā)送的數據和地址。在收到低電平的中斷狀態(tài)信號時進入正常模式，恢復為待命狀態(tài)。在處理數據和地址過程中，將需要的數據和地址分別發(fā)送給第一多路器204和第二多路器205。
第一多路器204向其它設備發(fā)送第一堆棧202和第二堆棧203發(fā)送的數據，其它設備包括基帶芯片101。在收到高電平的中斷狀態(tài)信號時進入中斷模式，關閉與第一堆棧202的接口，并打開與第二堆棧203的接口。在收到低電平的中斷狀態(tài)信號時進入正常模式，關閉與與第二堆棧203的接口，并打開與第一堆棧202的接口。
第二多路器205向其它設備發(fā)送第一堆棧202和第二堆棧203發(fā)送的地址，其它設備包括基帶芯片101。在收到高電平的中斷狀態(tài)信號時進入中斷模式，關閉與第一堆棧202的接口，并打開與第二堆棧203的接口。在收到低電平的中斷狀態(tài)信號時進入正常模式，關閉與與第二堆棧203的接口，并打開與第一堆棧202的接口。
第一多路器204與第二多路器205既可以是串聯關系，也可以是并聯關系。
本實施例中，在寫信號Wen的上升沿，第一堆棧202或第二堆棧203捕獲復用總線A/D[7:0]上的地址或者數據，標志器201捕獲復用總線A/D[7:0]上的中斷標志。
協處理芯片102還可以包括第三堆棧(本圖未示出)，當第二堆棧203在中斷模式下接收并處理基帶芯片101發(fā)送的數據和地址，并且基帶芯片101再次產生中斷時，接收并處理基帶芯片101發(fā)送的數據和地址。協處理芯片102中的標志器201連續(xù)收到第二個中斷開始標志時，向第二堆棧203和第三堆棧發(fā)送信號，使第二堆棧203暫停當前的操作，并使第三堆棧啟動?？梢愿鶕袛嗲短椎膶訑翟趨f處理芯片102中增加相應數量的堆棧。
一種協處理芯片102包括一個堆棧的實現方式，參見圖3所示，本實施例中協處理芯片102包括接收模塊301、堆棧302和發(fā)送模塊303。
接收模塊301接收基帶芯片101發(fā)送的數據、地址、各種信號和中斷標志等。還可以包括引腳，通過引腳接收基帶芯片101發(fā)送的信號。
堆棧302在正常模式和中斷模式下接收并處理基帶芯片101發(fā)送的數據和地址。在收到高電平的中斷狀態(tài)信號時進入中斷模式，暫停當前的處理操作，并進行保護現場操作，將緩存中、部分或全部已處理的數據和地址寫入軟件堆棧。在收到低電平的中斷狀態(tài)信號時進入正常模式，根據軟件堆棧中的記錄恢復現場，并繼續(xù)之前的處理操作。
發(fā)送模塊303向其它設備發(fā)送堆棧302處理后的數據和地址。該發(fā)送模塊303包括用于發(fā)送數據的單元和用于發(fā)送地址的單元。所述其它設備包括基帶芯片101。
參見圖4，本實施例中基帶芯片101包括處理模塊401、發(fā)送模塊402和接收模塊403。
處理模塊401運行通用的程序，具體通用的處理功能。在正常模式和中斷模式下生成數據和地址。當產生中斷時生成中斷開始標志，當中斷結束時生成中斷結束標志。
發(fā)送模塊402在正常模式和中斷模式下通過復用總線向協處理芯片102發(fā)送數據和地址，并在產生中斷和中斷結束時通過復用總線向協處理芯片102發(fā)送中斷標志。
接收模塊403接收協處理芯片102返回的數據和地址，和/或接收其它設備發(fā)送的數據和地址等。
參見圖5，本實施例中中斷處理方法的主要方法流程如下步驟501基帶芯片101在正常模式下進行操作，訪問協處理芯片102，并在這過程中產生中斷。
步驟502基帶芯片101生成中斷開始標志，并通過復用總線向協處理芯片102發(fā)送該中斷開始標志。
步驟503協處理芯片102收到該中斷開始標志后進入中斷模式，并進行相關操作。
步驟504基帶芯片101進行中斷處理，并在中斷處理結束時生成中斷結束標志，以及通過復用總線向協處理芯片102發(fā)送該中斷結束標志。
步驟505協處理芯片102收到該中斷結束標志后進入正常模式，并進行相關操作。
一種在協處理芯片102為圖3所示的只包括一個堆棧的情況下中斷處理的具體實現方式，方法流程參見圖6所示步驟601基帶芯片101在正常模式下進行操作，訪問協處理芯片102。例如，一種基帶芯片101為8位處理器，一種協處理芯片102為32位處理器，所以基帶芯片101向協處理芯片102發(fā)送一個完整的數據需要4個時鐘周期，發(fā)送一個完整的地址也需要4個時鐘周期，即一個隨機寫操作需要8個時鐘周期。一個寫操作的實例參見圖7所示，nWR是基帶的寫控制信號，低電平有效。Data是八位的地址/數據復用總線。該總線上傳輸的數據類型由RS信號確定，低電平表示復用總線上傳輸地址，高電平則表示傳輸數據。在隨機寫中，基帶芯片先發(fā)送寫地址，后發(fā)送寫數據。在起始的四個時鐘周期中，RS為低電平，表示該四個時鐘周期內發(fā)送的是地址，則按照地址的由高到低順序依次發(fā)送部分地址，即A3、A2、A1和A0。在接續(xù)的四個時鐘周期中，RS為高電平，表示該四個時鐘周期內發(fā)送的是數據，則按照數據的由高到低的順序依次發(fā)送部分數據，即D3、D2、D1、D0。一個中斷標志用4個時鐘周期的IF表示，中斷標志可以有多種，如定義的一種特定標識、中斷的名稱、中斷的地址和協處理芯片102的地址等。本實施例中基帶芯片101正在向協處理芯片102寫入第一個時鐘周期的地址A3。
步驟602基帶芯片101產生中斷，生成中斷標志，并向協處理芯片102寫入4個時鐘周期的中斷標志IF(即中斷開始標志)。
步驟603協處理芯片102收到中斷開始標志后，將緩存中的數據和地址、部分或全部已處理的數據和地址寫入軟件堆棧，以保護現場。例如保存緩存的A3，該A3對應的數據可能與前一次的處理結果有關，則需要保存前一次的數據和地址。
步驟604基帶芯片101在處理中斷過程中根據中斷的需要，再次訪問該協處理芯片102。
步驟605協處理芯片102從復用總線A/D[7:0]上捕獲數據和地址并進行處理，以及在需要時向外輸出數據和地址。
步驟606基帶芯片101在處理中斷完成時生成中斷標志，并向協處理芯片102寫入4個時鐘周期的中斷標志IF(即中斷結束標志)。
步驟607協處理芯片102收到中斷結束標志后，讀出軟件堆棧中的數據和地址，以恢復現場。
步驟608基帶芯片101繼續(xù)向協處理芯片102寫入地址A2、A1、A0和數據D3、D2、D1、D0。協處理芯片102從復用總線A/D[7:0]上捕獲地址A2、A1、A0和數據D3、D2、D1、D0，并進行相應的處理。
一種在協處理芯片102為圖2所示的包括多個堆棧的情況下中斷處理的具體實現方式，方法流程參見圖8所示步驟801基帶芯片101在正常模式下進行操作，訪問協處理芯片102。本實施例中基帶芯片101正在向協處理芯片102寫入第一個時鐘周期的地址A3。參見圖7所示。
步驟802基帶芯片101產生中斷，生成中斷標志，并向協處理芯片102寫入4個時鐘周期的中斷標志IF(即中斷開始標志)。
步驟803協處理芯片102中的標志器201收到中斷開始標志后，生成并向第一堆棧202、第二堆棧203、第一多路器204和第二多路器205發(fā)送高電平的中斷狀態(tài)信號。
步驟804第一堆棧202暫停當前的操作，將緩存中的數據和地址寫入軟件堆棧，以保護現場。第二堆棧203啟動。第一多路器204和第二多路器205關閉與第一堆棧202之間的接口，并打開與第二堆棧203之間的接口。例如，只需保存緩存的A3，不需要保存前一次處理的數據及地址。
步驟805基帶芯片101在處理中斷過程中根據中斷的需要，再次訪問該協處理芯片102。
協處理芯片102中的第二堆棧203從復用總線A/D[7:0]上捕獲數據和地址并進行處理，以及在需要時向外輸出數據和地址。
步驟806基帶芯片101在處理中斷完成時生成中斷標志，并向協處理芯片102寫入4個時鐘周期的中斷標志IF(即中斷結束標志)。
步驟807協處理芯片102中的標志器201收到中斷結束標志后，向第一堆棧202、第二堆棧203、第一多路器204和第二多路器205發(fā)送低電平的中斷狀態(tài)信號。
步驟808第一堆棧202讀出軟件堆棧中的數據和地址，以恢復現場。第二堆棧203進入待命狀態(tài)。第一多路器204和第二多路器205關閉與第二堆棧203之間的接口，并打開與第一堆棧202之間的接口。
步驟809基帶芯片101繼續(xù)向協處理芯片102寫入地址A2、A1、A0和數據D3、D2、D1、D0。
在本發(fā)明實施例中，基帶芯片通過復用總線向協處理芯片發(fā)送中斷標志以通知產生中斷，節(jié)省了引腳的使用，可進一步縮小基帶芯片和協處理芯片的體積，節(jié)省系統(tǒng)功耗。本實施例還提供了包括多個硬件堆棧的協處理芯片，減少保護現場及恢復現場時的操作，提高了處理速度和減輕了軟件負載。
顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若對本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。
權利要求
1.一種中斷處理方法，其特征在于，包括以下步驟基帶芯片產生中斷，并且通過復用總線向協處理芯片發(fā)送中斷開始標志；所述基帶芯片在中斷處理結束時通過所述復用總線向所述協處理芯片發(fā)送中斷結束標志。
2.如權利要求1所述的中斷處理方法，其特征在于，所述協處理芯片在收到所述中斷開始標志時保護現場。
3.如權利要求2所述的中斷處理方法，其特征在于，所述協處理芯片保護現場的步驟包括記錄緩存中的數據和地址，以及記錄部分或全部已處理的數據和地址，并將記錄的內容保存在其內部的硬件堆棧。
4.如權利要求2所述的中斷處理方法，其特征在于，所述協處理芯片保護現場的步驟為記錄緩存中的數據和地址，并將記錄的內容保存在其內部的用于在正常模式下工作的第一硬件堆棧；以及所述協處理芯片在中斷處理過程中將接收到的數據存儲在其內部的用于在中斷模式下工作的第二硬件堆棧。
5.如權利要求4所述的中斷處理方法，其特征在于，所述第一硬件堆棧和所述第二硬件堆棧將從所述基帶芯片接收的數據和地址進行處理后分別發(fā)送給用于發(fā)送數據的多路器和用于發(fā)送地址的多路器。
6.如權利要求4所述的中斷處理方法，其特征在于，所述協處理芯片中的標志器通過所述復用總線接收所述中斷開始標志，并同時向協處理芯片中所述第一硬件堆棧和所述第二硬件堆棧發(fā)送第一中斷狀態(tài)信號，使所述第一硬件堆棧暫停當前的處理并進行保護現場的操作，以及使所述第二硬件堆棧啟動。
7.如權利要求6所述的中斷處理方法，其特征在于，所述標志器通過所述復用總線接收所述中斷結束標志，并同時向所述第一硬件堆棧和所述第二硬件堆棧發(fā)送第二中斷狀態(tài)信號，使所述第一硬件堆棧繼續(xù)所述當前的處理，并使所述第二硬件堆棧進入待命狀態(tài)。
8.如權利要求6所述的中斷處理方法，其特征在于，所述第二硬件堆棧啟動后，在接收到所述基帶芯片發(fā)送的數據和地址時進行處理操作。
9.一種基帶芯片，其特征在于，包括處理模塊，用于運行通用的程序，在產生中斷時生成中斷開始標志，以及在中斷結束時生成中斷結束標志；發(fā)送模塊，用于通過復用總線向協處理芯片發(fā)送所述中斷開始標志和所述中斷結束標志。
10.一種協處理芯片，其特征在于，包括第一硬件堆棧，用于在正常模式下處理基帶芯片發(fā)送的數據和地址；第二硬件堆棧，用于在中斷模式下處理所述基帶芯片發(fā)送的數據和地址；第一多路器，用于在正常模式下發(fā)送所述第一硬件堆棧輸出的數據和在中斷模式下發(fā)送所述第二硬件堆棧輸出的數據；第二多路器，用于在正常模式下發(fā)送所述第一硬件堆棧輸出的數據和在中斷模式下發(fā)送所述第二硬件堆棧輸出的地址；標志器，用于根據所述基帶芯片發(fā)送的中斷標志控制所述第一硬件堆棧和所述第二硬件堆棧及所述第一多路器和所述第二多路器。
11.如權利要求10所述的協處理芯片，其特征在于，至少一個第三硬件堆棧，用于在所述第二硬件堆棧處理數據和地址并且所述基帶芯片再次產生中斷時處理所述基帶芯片發(fā)送的數據和地址。
12.如權利要求10所述的協處理芯片，其特征在于，所述標志器在收到所述基帶芯片發(fā)送的中斷開始標志時同時向所述第一硬件堆棧和所述第二硬件堆棧發(fā)送第一中斷狀態(tài)信號，使所述第一硬件堆棧暫停當前處理，并使所述第二硬件堆棧啟動。
13.如權利要求12所述的協處理芯片，其特征在于，所述標志器在收到所述基帶芯片發(fā)送的中斷結束標志時同時向所述第一硬件堆棧和所述第二硬件堆棧發(fā)送第二中斷狀態(tài)信號，使所述第一硬件堆棧繼續(xù)所述當前處理，并使所述第二硬件堆棧進入待命狀態(tài)。
14.如權利要求10至13中任一項所述的協處理芯片，其特征在于，所述標志器在收到所述基帶芯片發(fā)送的中斷開始標志時同時向所述第一多路器和所述第二多路器發(fā)送第一中斷狀態(tài)信號，使所述第一多路器和所述第二多路器關閉與所述第一堆棧的接口，并打開與所述第二堆棧的接口。
15.如權利要求14所述的協處理芯片，其特征在于，所述標志器在收到所述基帶芯片發(fā)送的中斷結束標志時向所述第一多路器和所述第二多路器發(fā)送第二中斷狀態(tài)信號，使所述第一多路器和所述第二多路器打開與所述第一堆棧的接口，并關閉與所述第二堆棧的接口。
16.一種嵌入式系統(tǒng)，其特征在于，包括復用總線，用于連接基帶芯片和協處理芯片，并向所述基帶芯片或所述協處理芯片發(fā)送數據或地址；所述基帶芯片，用于運行通用的程序，并在產生中斷和結束中斷時通過所述復用總線向所述協處理芯片發(fā)送相應的中斷標志；所述協處理芯片，用于運行特定的程序，并在收到所述中斷標志時進行相應的處理。
全文摘要
本發(fā)明公開了一種中斷處理方法，用于節(jié)約引腳資源，提高中斷處理速度，減輕系統(tǒng)的軟件負載。所述方法為基帶芯片產生中斷，并且通過復用總線向協處理芯片發(fā)送中斷開始標志；所述基帶芯片在中斷處理結束時通過所述復用總線向所述協處理芯片發(fā)送中斷結束標志。本發(fā)明還公開了一種基帶芯片、協處理芯片和嵌入式系統(tǒng)。
文檔編號G06F13/20GK101075219SQ200710119079
公開日2007年11月21日 申請日期2007年6月19日 優(yōu)先權日2007年6月19日
發(fā)明者馬鳳翔, 張軍琪 申請人:北京中星微電子有限公司