專利名稱：：半導(dǎo)體裝置和用于啟動(dòng)該半導(dǎo)體裝置的處理方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種半導(dǎo)體裝置和用于啟動(dòng)該半導(dǎo)體裝置的處理方法，該半導(dǎo)體裝置被適配為通過從數(shù)據(jù)可重寫(data-rewritable)的非易失性存儲(chǔ)器讀出引導(dǎo)程序來開始操作。更具體地，本發(fā)明涉及一種半導(dǎo)體裝置和用于啟動(dòng)該半導(dǎo)體裝置的處理方法，該半導(dǎo)體裝置被適配為通過從不能在制造過程中消除壞塊的大容量非易失性存儲(chǔ)器(例如NAND型快閃存儲(chǔ)器)讀出引導(dǎo)程序來啟動(dòng)操作。此申請(qǐng)要求于2004年1月28日提交的日本專利申請(qǐng)第2004-019278號(hào)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過引用而被合并于此。
背景技術(shù)：
：近年來，已在例如家用便攜式設(shè)備的各類設(shè)備中使用了具有將大量功能部件(feature)集成在單個(gè)芯片上的結(jié)構(gòu)的系統(tǒng)LSI(大規(guī)模集成電路)。系統(tǒng)LSI在內(nèi)部或外部配備有與數(shù)據(jù)一起存儲(chǔ)引導(dǎo)程序和其它各種處理程序的非易失性存儲(chǔ)器。這種非易失性存儲(chǔ)器經(jīng)常是允許電重寫其存儲(chǔ)的數(shù)據(jù)的快閃存儲(chǔ)器。通常，使用NOR型快閃存儲(chǔ)器來存儲(chǔ)引導(dǎo)程序。然而，近來已經(jīng)產(chǎn)生了對(duì)于在每比特成本方面較不昂貴的NAND型快閃存儲(chǔ)器的需求。利用NAND型快閃存儲(chǔ)器的已知的引導(dǎo)系統(tǒng)包括這樣的引導(dǎo)系統(tǒng)，所述引導(dǎo)系統(tǒng)包括CPU(中央處理單元)核、系統(tǒng)存儲(chǔ)器、NAND型快閃存儲(chǔ)器、以及用于每個(gè)存儲(chǔ)器和CPU核之間的數(shù)據(jù)通信的接口，并且被適配為通過在CPU核的控制下利用所述接口將來自NAND型快閃存儲(chǔ)器的引導(dǎo)代碼暫時(shí)存儲(chǔ)在RAM(隨機(jī)存取存儲(chǔ)器)中、并從該RAM讀出所述引導(dǎo)代碼來操作以進(jìn)行系統(tǒng)引導(dǎo)，以便提高系統(tǒng)的性能。在日本專利申請(qǐng)公開第2003-271391號(hào)中公開了所述種類的已知引導(dǎo)系統(tǒng)。同時(shí)，在快閃存儲(chǔ)器中，在逐塊的基礎(chǔ)上進(jìn)行寫入或讀取數(shù)據(jù)的操作。然而，已知在NAND型快閃存儲(chǔ)器中，在制造過程中隨機(jī)出現(xiàn)壞塊。另一方面，使用NAND型快閃存儲(chǔ)器的引導(dǎo)需要確保存儲(chǔ)引導(dǎo)程序的塊沒有故障、并且正確地存儲(chǔ)了程序。然而，確保NAND型快閃存儲(chǔ)器沒有任何特定的壞塊存在問題，因?yàn)樵诔鲐浿盀榱嗽撃康亩枰M(jìn)行的測(cè)試的成本是巨大的。
發(fā)明內(nèi)容因此，考慮到上面指出的情形，本發(fā)明的一個(gè)目的是提供一種半導(dǎo)體裝置，其能夠在使用諸如NAND型快閃存儲(chǔ)器的每比特成本比較低的快閃存儲(chǔ)器作為引導(dǎo)裝置時(shí)，持續(xù)穩(wěn)定地開始操作。本發(fā)明的另一目的是提供一種用于啟動(dòng)半導(dǎo)體裝置的處理方法，所述半導(dǎo)體裝置能夠在使用諸如NAND型快閃存儲(chǔ)器的每比特成本比較低的快閃存儲(chǔ)器作為引導(dǎo)裝置時(shí)，持續(xù)穩(wěn)定地啟動(dòng)半導(dǎo)體裝置。在本發(fā)明的一個(gè)方面，通過提供一種半導(dǎo)體裝置來實(shí)現(xiàn)第一目的，所述半導(dǎo)體裝置被適配為通過從數(shù)據(jù)可重寫的非易失性存儲(chǔ)器讀出引導(dǎo)程序而啟動(dòng)，該引導(dǎo)程序被并行地存儲(chǔ)在非易失性存儲(chǔ)器中的多個(gè)塊中，所述半導(dǎo)體裝置包括CPU，其被適配為指定用于在啟動(dòng)時(shí)讀出存儲(chǔ)在非易失性存儲(chǔ)器中的引導(dǎo)程序的讀取位置，并根據(jù)所讀出的程序來執(zhí)行啟動(dòng)過程；以及讀取控制電路，其被適配為根據(jù)從與讀取位置相對(duì)應(yīng)的塊讀出的數(shù)據(jù)來確定該塊是否有故障，如果該塊被確定為沒有故障，則向CPU輸出該數(shù)據(jù)，而如果該塊被確定為有故障，則從存儲(chǔ)引導(dǎo)程序的另一塊中讀取數(shù)據(jù)，并且再次確定所述另一塊是否有故障。因此，在根據(jù)本發(fā)明的半導(dǎo)體裝置中，讀取控制電路從與其它塊并行地存儲(chǔ)相同的引導(dǎo)程序的非易失性存儲(chǔ)器的塊中的一個(gè)讀出數(shù)據(jù)。隨后，典型地，讀取控制電路根據(jù)所讀出的數(shù)據(jù)、在包含在所讀出的數(shù)據(jù)中的糾錯(cuò)信息或塊狀態(tài)信息的基礎(chǔ)上，確定從中讀出所述數(shù)據(jù)的塊是有故障還是無故障的。如果確定該塊是無故障的，則讀取控制電路將所讀出的數(shù)據(jù)輸出到CPU。然后，結(jié)果，引導(dǎo)程序被依序輸入CPU并由CPU執(zhí)行，以使半導(dǎo)體裝置開始操作。另一方面，如果確定該塊是有故障的，則讀取控制電路從也存儲(chǔ)了引導(dǎo)程序的非易失性存儲(chǔ)器中的某個(gè)其它塊讀出數(shù)據(jù)，并且再次確定從中讀出所述數(shù)據(jù)的塊是否有故障。由于在半導(dǎo)體裝置中安裝了這樣的讀取控制電路，因此如果使用大容量非易失性存儲(chǔ)器、并且該非易失性存儲(chǔ)器隨機(jī)地包含壞塊，則避免了由CPU執(zhí)行存儲(chǔ)在壞塊中的不正確的引導(dǎo)代碼的情形。由此，可以在使用制造成本比較低的非易失性存儲(chǔ)器時(shí)持續(xù)穩(wěn)定地執(zhí)行啟動(dòng)過程。在本發(fā)明的另一方面，通過提供一種用于啟動(dòng)半導(dǎo)體裝置的處理方法來實(shí)現(xiàn)第二目的，所述半導(dǎo)體裝置包括CPU，其被適配為通過從數(shù)據(jù)可重寫的非易失性存儲(chǔ)器讀出引導(dǎo)程序而啟動(dòng)，所述引導(dǎo)程序被并行存儲(chǔ)在非易失性存儲(chǔ)器中的多個(gè)塊中，所述處理方法包括以下步驟通過非易失性存儲(chǔ)器的讀取控制電路，在啟動(dòng)時(shí)從與由CPU指定的讀取位置相對(duì)應(yīng)的非易失性存儲(chǔ)器中的塊讀出數(shù)據(jù)；以及根據(jù)從該塊讀出的數(shù)據(jù)來確定該塊是否有故障，如果該塊被確定為無故障，則將該數(shù)據(jù)輸出到CPU，而如果該塊被確定為有故障，則從存儲(chǔ)引導(dǎo)程序的另一塊讀取數(shù)據(jù)，并且再次確定所述另一塊是否有故障。因此，通過根據(jù)本發(fā)明的用于啟動(dòng)半導(dǎo)體裝置的處理方法，由讀取控制電路從與其它塊并行地預(yù)先存儲(chǔ)相同的引導(dǎo)程序的非易失性存儲(chǔ)器的塊中的一個(gè)讀出數(shù)據(jù)。隨后，典型地，根據(jù)所讀出的數(shù)據(jù)、在包含在所讀出的數(shù)據(jù)中的糾錯(cuò)信息或塊狀態(tài)信息的基礎(chǔ)上，確定從中讀出所述數(shù)據(jù)的塊是有故障還是無故障的。如果確定該塊是無故障的，則將所讀出的數(shù)據(jù)輸出到CPU。然后，結(jié)果，引導(dǎo)程序被依序輸入CPU并由CPU執(zhí)行，以使半導(dǎo)體裝置開始操作。另一方面，如果確定該塊是有故障的，則從也存儲(chǔ)引導(dǎo)程序的非易失性存儲(chǔ)器中的某個(gè)其它塊讀出數(shù)據(jù)，以便再次確定從中讀出所述數(shù)據(jù)的塊是否有故障。由于由讀取控制電路執(zhí)行這樣的處理操作，因此如果使用大容量非易失性存儲(chǔ)器、并且該非易失性存儲(chǔ)器隨機(jī)地包含壞塊，則避免了由CPU執(zhí)行存儲(chǔ)在壞塊中的不正確的引導(dǎo)代碼的情形。因此，可以在使用制造成本比較低的非易失性存儲(chǔ)器時(shí)持續(xù)穩(wěn)定地執(zhí)行啟動(dòng)過程。因而，根據(jù)本發(fā)明，可以在不依賴于裝運(yùn)前的測(cè)試的情況下，確保非易失性存儲(chǔ)器不具有任何存儲(chǔ)引導(dǎo)程序的特定的壞塊。因此，可以根據(jù)存儲(chǔ)在低制造成本的大容量非易失性存儲(chǔ)器中的引導(dǎo)代碼來持續(xù)穩(wěn)定地啟動(dòng)半導(dǎo)體裝置。圖1是示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置的配置的示意框圖；圖2是快閃存儲(chǔ)器的示例數(shù)據(jù)結(jié)構(gòu)的示意圖解；圖3是快閃存儲(chǔ)器中的引導(dǎo)程序的存儲(chǔ)的狀態(tài)的示意圖解；以及圖4是根據(jù)本發(fā)明實(shí)施例的用于啟動(dòng)半導(dǎo)體裝置的快閃存儲(chǔ)器控制器的處理操作的流程圖。具體實(shí)施例方式現(xiàn)在，將通過參照?qǐng)D解本發(fā)明的優(yōu)選實(shí)施例的附圖來更詳細(xì)地描述本發(fā)明。圖1是根據(jù)本發(fā)明的半導(dǎo)體裝置的實(shí)施例的示意框圖。在圖1中圖解的半導(dǎo)體裝置包括通過將各種電路集成地安裝在單個(gè)半導(dǎo)體芯片上而形成的系統(tǒng)LSI10、以及被布置在系統(tǒng)LSI10外部的NAND型快閃存儲(chǔ)器20。系統(tǒng)LSI10依次包括CPU11、eDRAM(嵌入動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)12和13、快閃存儲(chǔ)器控制器14、輸入/輸出(I·O)I/F(接口)15、其它外圍電路16和內(nèi)部總線17。CPU11通過內(nèi)部總線17連接到eDRAM12和13、快閃存儲(chǔ)器控制器14以及外圍電路16。CPU11通過執(zhí)行存儲(chǔ)在快閃存儲(chǔ)器20中的處理程序來全面地控制整個(gè)半導(dǎo)體裝置的操作。eDRAM12和13臨時(shí)存儲(chǔ)要由CPU11執(zhí)行的處理程序以及要用于處理操作的數(shù)據(jù)?？扉W存儲(chǔ)器控制器14是用于控制讀取在外部布置的快閃存儲(chǔ)器20的操作的電路。它在其內(nèi)部配備有RAM14a。當(dāng)由CPU11指定了讀取地址時(shí)，快閃存儲(chǔ)器控制器14從快閃存儲(chǔ)器20讀出數(shù)據(jù)，并且在它將該數(shù)據(jù)提供給CPU11之前將該數(shù)據(jù)暫時(shí)存儲(chǔ)在RAM14a中?？扉W存儲(chǔ)器控制器14還具有根據(jù)在存儲(chǔ)在RAM14a中的數(shù)據(jù)中包含的ECC(糾錯(cuò)碼)來執(zhí)行糾錯(cuò)處理的功能。另外，當(dāng)由CPU11訪問存儲(chǔ)在快閃存儲(chǔ)器20中的引導(dǎo)程序時(shí)，快閃存儲(chǔ)器控制器14暫時(shí)存儲(chǔ)從快閃存儲(chǔ)器20讀出的數(shù)據(jù)，然后確定從中讀出所述數(shù)據(jù)的快閃存儲(chǔ)器20中的塊是有故障還是無故障。隨后，它僅在確定該塊無故障時(shí)才將所述數(shù)據(jù)提供給CPU。輸入/輸出I/F15是用于在快閃存儲(chǔ)器控制器14和快閃存儲(chǔ)器20之間交換數(shù)據(jù)的I/F電路?？扉W存儲(chǔ)器20存儲(chǔ)包括用于啟動(dòng)半導(dǎo)體裝置的引導(dǎo)程序的各種處理程序、以及數(shù)據(jù)。由CPU11來執(zhí)行所述處理程序。內(nèi)部總線17包括用于傳送指示內(nèi)部總線17是否準(zhǔn)備好用于訪問的總線狀態(tài)信號(hào)READY的總線。例如，當(dāng)CPU11請(qǐng)求快閃存儲(chǔ)器控制器14從快閃存儲(chǔ)器20讀取數(shù)據(jù)時(shí)，如果總線狀態(tài)信號(hào)READY被快閃存儲(chǔ)器控制器14置非(negate)，則阻止主機(jī)系統(tǒng)訪問內(nèi)部總線17?？扉W存儲(chǔ)器20預(yù)先存儲(chǔ)用于半導(dǎo)體裝置的引導(dǎo)程序。在啟動(dòng)半導(dǎo)體裝置時(shí)，CPU11向快閃存儲(chǔ)器控制器14指定存儲(chǔ)引導(dǎo)程序的塊的起始(leading)地址，并執(zhí)行從快閃存儲(chǔ)器20讀出的引導(dǎo)程序。結(jié)果，半導(dǎo)體裝置的各個(gè)部件被初始化。同時(shí)，已知壞塊隨機(jī)出現(xiàn)在NAND型快閃存儲(chǔ)器中。如果與NOR型快閃存儲(chǔ)器相比的話，這樣的快閃存儲(chǔ)器具有大存儲(chǔ)容量但較不昂貴。另一方面，為了持續(xù)穩(wěn)定地啟動(dòng)半導(dǎo)體裝置，有必要始終在正常狀態(tài)下將存儲(chǔ)在快閃存儲(chǔ)器20中的引導(dǎo)程序提供給CPU并由CPU執(zhí)行。為此目的，在本發(fā)明的這一實(shí)施例中，將相同的引導(dǎo)程序并行存儲(chǔ)在快閃存儲(chǔ)器20的多個(gè)塊中。隨后，快閃存儲(chǔ)器控制器14根據(jù)所讀出的數(shù)據(jù)來確定從快閃存儲(chǔ)器20中、從中讀出所述數(shù)據(jù)的塊是有故障還是無故障，并且，如果確定該塊有故障，則從也存儲(chǔ)引導(dǎo)程序的某個(gè)其它塊再次讀出該引導(dǎo)程序。通過此過程，CPU11可以始終執(zhí)行存儲(chǔ)在正常的塊中的引導(dǎo)程序。在此實(shí)施例中，快閃存儲(chǔ)器控制器14根據(jù)在從快閃存儲(chǔ)器20讀出的數(shù)據(jù)中包含的ECC或塊信息來確定該塊是有故障還是無故障。圖2是快閃存儲(chǔ)器20的示例數(shù)據(jù)結(jié)構(gòu)的示意圖解。如圖2所示，快閃存儲(chǔ)器20的內(nèi)部被劃分為多個(gè)塊，并在逐塊的基礎(chǔ)上讀出數(shù)據(jù)。每個(gè)塊被進(jìn)一步劃分為多頁。在此實(shí)施例中，將塊劃分為64頁。典型地，將從頂部起總共2048字節(jié)的存儲(chǔ)區(qū)域分配為用于用戶數(shù)據(jù)的存儲(chǔ)區(qū)，并在該存儲(chǔ)區(qū)域之后布置64字節(jié)的擴(kuò)展數(shù)據(jù)(額外(extra)數(shù)據(jù))區(qū)域。將ECC劃分為4個(gè)3字節(jié)的部分，并且將其從擴(kuò)展數(shù)據(jù)區(qū)域的頂部起存儲(chǔ)在該擴(kuò)展數(shù)據(jù)區(qū)域的4個(gè)區(qū)域中。將“00”插入到每個(gè)區(qū)域的底部。在每個(gè)塊的起始頁中、在接下來的4字節(jié)的區(qū)域中存儲(chǔ)塊信息。塊信息是用來指示塊是否有故障的標(biāo)志。當(dāng)該標(biāo)志的值示出特定值時(shí)，可以說該塊是正常的。圖3是快閃存儲(chǔ)器20中的引導(dǎo)程序的存儲(chǔ)的狀態(tài)的示意圖解。如圖3所示，在此實(shí)施例中，將相同的引導(dǎo)程序存儲(chǔ)在快閃存儲(chǔ)器20的起始的4個(gè)塊中，并將其它處理程序和數(shù)據(jù)存儲(chǔ)在隨后的塊中。在起始的4個(gè)塊中，在復(fù)位之后立即由CPU11指定第一起始?jí)K。如果確定此塊有故障，則快閃存儲(chǔ)器控制器14依序指定第二塊、第三塊和第四塊以讀取引導(dǎo)程序。圖4是用于啟動(dòng)上述半導(dǎo)體裝置的快閃存儲(chǔ)器控制器14的處理操作的流程圖。當(dāng)輸入了系統(tǒng)復(fù)位信號(hào)時(shí)，CPU11通過內(nèi)部總線17訪問存儲(chǔ)引導(dǎo)程序的快閃存儲(chǔ)器20的存儲(chǔ)區(qū)域?？扉W存儲(chǔ)器控制器14等待來自CPU11的訪問命令，并且當(dāng)它實(shí)際接收到訪問命令時(shí)，它訪問所述存儲(chǔ)區(qū)域(更具體地說，起始?jí)K的起始頁)，快閃存儲(chǔ)器控制器14前進(jìn)到步驟S102。快閃存儲(chǔ)器控制器14將總線狀態(tài)信號(hào)READY置非。結(jié)果，試圖訪問內(nèi)部總線17的主機(jī)系統(tǒng)的任何嘗試都被阻止?？扉W存儲(chǔ)器控制器14通過輸入/輸出I/F15訪問快閃存儲(chǔ)器20，并從由CPU11指定的存儲(chǔ)區(qū)域讀取一頁的數(shù)據(jù)。隨后，它將它已經(jīng)讀出的數(shù)據(jù)暫時(shí)存儲(chǔ)在RAM14a中。如果此時(shí)一些數(shù)據(jù)已經(jīng)被存儲(chǔ)在RAM14a中，則快閃存儲(chǔ)器控制器14覆寫該數(shù)據(jù)?？扉W存儲(chǔ)器控制器14依序讀出存儲(chǔ)在RAM14a中的數(shù)據(jù)。首先，它檢查ECC，并且如將在下面描述的那樣進(jìn)行步驟S105的確定、然后進(jìn)行步驟S107的確定。如果快閃存儲(chǔ)器控制器14確定該頁的數(shù)據(jù)包含不可校正的錯(cuò)誤(UCE)，則它前進(jìn)到步驟S106。否則，它前進(jìn)到步驟S107。快閃存儲(chǔ)器控制器14指定要從中讀取數(shù)據(jù)的快閃存儲(chǔ)器20中的下一塊，并返回步驟S103。結(jié)果，再次從所述下一塊的起始頁讀出所述塊中的數(shù)據(jù)。由于在此實(shí)施例中將引導(dǎo)程序存儲(chǔ)在快閃存儲(chǔ)器20的4個(gè)塊中，因此當(dāng)該處理操作前進(jìn)到步驟S106四次時(shí)，該處理操作終止。另一方面，如果快閃存儲(chǔ)器控制器14確定該頁的數(shù)據(jù)包含一個(gè)或多于一個(gè)的可校正的錯(cuò)誤(CE)，則其前進(jìn)到步驟S108。否則、或者當(dāng)它確定該頁的數(shù)據(jù)不包含任何錯(cuò)誤，則它前進(jìn)到步驟S109?？扉W存儲(chǔ)器控制器14對(duì)該頁的數(shù)據(jù)執(zhí)行糾錯(cuò)處理，并將校正后的數(shù)據(jù)寫入在RAM14a上?？扉W存儲(chǔ)器控制器14從RAM14a的數(shù)據(jù)中提取塊信息。如果該塊信息未示出預(yù)定值，則它確定該塊是壞塊，并且前進(jìn)到步驟S106。結(jié)果，從下一塊的起始頁再次讀出數(shù)據(jù)。另一方面，如果該塊信息示出預(yù)定值，則它確定該塊是正常塊，并且前進(jìn)到步驟S110?？扉W存儲(chǔ)器控制器14斷言(assert)總線狀態(tài)信號(hào)READY。快閃存儲(chǔ)器控制器14通過內(nèi)部總線17將RAM14a中的數(shù)據(jù)輸出到CPU11。結(jié)果，CPU11執(zhí)行從快閃存儲(chǔ)器20讀出的引導(dǎo)程序，并啟動(dòng)半導(dǎo)體裝置。注意，上面的流程圖適用于當(dāng)引導(dǎo)程序的量(volume)不大于一頁的數(shù)據(jù)存儲(chǔ)區(qū)域的容量時(shí)的處理。如果引導(dǎo)程序被存儲(chǔ)在多頁上，則僅在從塊的起始頁讀出引導(dǎo)程序時(shí)才進(jìn)行步驟S109的處理操作。如果作為以上處理的結(jié)果、快閃存儲(chǔ)器控制器14確定所述塊是正常的，則它通過步驟S110和S111而將RAM14a中的數(shù)據(jù)輸出到CPU11，然后返回步驟S102，以將總線狀態(tài)信號(hào)READY置非。隨后，在步驟S103中，快閃存儲(chǔ)器控制器14讀取下一頁的數(shù)據(jù)。作為通過參照?qǐng)D4的流程圖而在上面描述的處理的結(jié)果，快閃存儲(chǔ)器控制器14僅在其從快閃存儲(chǔ)器20讀出的數(shù)據(jù)包含一個(gè)或多于一個(gè)可校正的錯(cuò)誤時(shí)、或者在該數(shù)據(jù)不包含任何錯(cuò)誤并且根據(jù)塊信息而將從中讀出該數(shù)據(jù)的塊檢測(cè)為不是壞塊時(shí)，才將該數(shù)據(jù)輸出到CPU11。由此，當(dāng)啟動(dòng)半導(dǎo)體裝置時(shí)，CPU11始終可以執(zhí)行正常的引導(dǎo)程序。換句話說，可以持續(xù)穩(wěn)定地啟動(dòng)半導(dǎo)體裝置。因此，由于快閃存儲(chǔ)器控制器14所執(zhí)行的所述處理，可以確保存儲(chǔ)引導(dǎo)程序的快閃存儲(chǔ)器20的特定塊無故障。傳統(tǒng)上，確保NAND型快閃存儲(chǔ)器沒有任何特定的壞塊已經(jīng)成為問題，因?yàn)樵诔鲐浿盀榱嗽撃康亩枰M(jìn)行的測(cè)試的成本是巨大的，并且該測(cè)試不可避免地減小制造這種快閃存儲(chǔ)器的產(chǎn)量。然而，根據(jù)本發(fā)明，可以在其中隨機(jī)地存在壞塊的情況下使用低成本高容量的快閃存儲(chǔ)器作為引導(dǎo)裝置。由此，可以在降低制造整個(gè)半導(dǎo)體裝置的成本的同時(shí)持續(xù)穩(wěn)定地啟動(dòng)這樣的存儲(chǔ)器。如果要從中讀取引導(dǎo)程序的塊被確定為有故障，則快閃存儲(chǔ)器控制器14再次從某個(gè)其它塊讀出該引導(dǎo)程序，并且僅在確定該塊不是壞塊時(shí)才將該引導(dǎo)程序輸出到CPU11。由此，CPU11可在復(fù)位之后執(zhí)行完全相同的啟動(dòng)過程，并且，不需要變更除了快閃存儲(chǔ)器控制器14之外的組件的配置。換句話說，本發(fā)明使被適配為通過CPU來執(zhí)行各種處理的計(jì)算機(jī)系統(tǒng)找到廣泛的應(yīng)用范圍，而不會(huì)提高制造成本。盡管在上述實(shí)施例中快閃存儲(chǔ)器被布置在系統(tǒng)LSI外部，但是本發(fā)明也適用于快閃存儲(chǔ)器被布置在系統(tǒng)LSI內(nèi)部的配置。用作引導(dǎo)裝置的快閃存儲(chǔ)器不限于NAND型快閃存儲(chǔ)器，并且，在出貨時(shí)難以從中完全消除壞塊的、具有比較大的容量以及允許它被依序訪問的配置的任意其它類型的快閃存儲(chǔ)器也可用于本發(fā)明的目的。典型地，這樣的快閃存儲(chǔ)器包括那些所謂的AND型。權(quán)利要求1.一種被適配為通過從數(shù)據(jù)可重寫的非易失性存儲(chǔ)器讀出引導(dǎo)程序而啟動(dòng)的半導(dǎo)體裝置，所述引導(dǎo)程序被并行存儲(chǔ)在非易失性存儲(chǔ)器中的多個(gè)塊中，所述半導(dǎo)體裝置包括CPU，其被適配為指定用于在啟動(dòng)時(shí)讀出存儲(chǔ)在非易失性存儲(chǔ)器中的引導(dǎo)程序的讀取位置，并根據(jù)所讀出的程序來執(zhí)行啟動(dòng)過程；以及讀取控制電路，其被適配為根據(jù)從與讀取位置相對(duì)應(yīng)的塊讀出的數(shù)據(jù)來確定該塊是否有故障，如果該塊被確定為無故障，則向CPU輸出該數(shù)據(jù)，而如果該塊被確定為有故障，則從存儲(chǔ)引導(dǎo)程序的另一塊中讀取所述數(shù)據(jù)，并且再次確定所述另一塊是否有故障。2.如權(quán)利要求1所述的裝置，其中，讀取控制電路被適配為至少根據(jù)在從非易失性存儲(chǔ)器讀出的數(shù)據(jù)中包含的糾錯(cuò)碼來確定該塊是有故障還是無故障。3.如權(quán)利要求2所述的裝置，其中，當(dāng)讀取控制電路根據(jù)糾錯(cuò)碼確定所述數(shù)據(jù)是可校正的數(shù)據(jù)時(shí)，讀取控制電路校正該數(shù)據(jù)，并且將其提供給CPU，而當(dāng)讀取控制電路確定該數(shù)據(jù)是不可校正的數(shù)據(jù)時(shí)，讀取控制電路確定該塊是有故障的。4.如權(quán)利要求1所述的裝置，其中，讀取控制電路被適配為至少根據(jù)在從非易失性存儲(chǔ)器讀出的數(shù)據(jù)中包含的塊狀態(tài)信息來確定該塊是有故障還是無故障。5.如權(quán)利要求4所述的裝置，其中，當(dāng)塊狀態(tài)信息未示出預(yù)定值時(shí)，讀取控制電路確定該塊是有故障的。6.如權(quán)利要求4所述的裝置，其中，塊狀態(tài)信息被存儲(chǔ)在存儲(chǔ)引導(dǎo)程序的每個(gè)塊的起始頁中。7.如權(quán)利要求1所述的裝置，其中，非易失性存儲(chǔ)器是NAND型快閃存儲(chǔ)器。8.一種用于啟動(dòng)半導(dǎo)體裝置的處理方法，該半導(dǎo)體裝置包括CPU，其被適配為通過從數(shù)據(jù)可重寫的非易失性存儲(chǔ)器讀出引導(dǎo)程序而啟動(dòng)，該引導(dǎo)程序被并行存儲(chǔ)在非易失性存儲(chǔ)器中的多個(gè)塊中，所述處理方法包括以下步驟通過非易失性存儲(chǔ)器的讀取控制電路、在啟動(dòng)時(shí)從與由CPU指定的讀取位置相對(duì)應(yīng)的非易失性存儲(chǔ)器中的塊讀出數(shù)據(jù)；以及根據(jù)從該塊讀出的數(shù)據(jù)來確定該塊是否有故障，如果該塊被確定為無故障，則將所述數(shù)據(jù)輸出到CPU，而如果該塊被確定為有故障，則從存儲(chǔ)引導(dǎo)程序的另一塊中讀取數(shù)據(jù)，并且再次確定所述另一塊是否有故障。全文摘要一種半導(dǎo)體裝置，其中，使用諸如NAND型的每比特成本較低的快閃存儲(chǔ)器作為引導(dǎo)裝置，并將相同的引導(dǎo)程序存儲(chǔ)在快閃存儲(chǔ)器中的多個(gè)塊的每一個(gè)中。當(dāng)從CPU接收到對(duì)引導(dǎo)程序存儲(chǔ)區(qū)的訪問時(shí)，快閃存儲(chǔ)器控制器僅在它根據(jù)基于該數(shù)據(jù)中的ECC的確定、以及根據(jù)基于塊信息的確定而確定對(duì)應(yīng)的塊無缺陷時(shí)，才向CPU輸出從對(duì)應(yīng)的頁讀取的數(shù)據(jù)。否則，快閃存儲(chǔ)器控制器讀取存儲(chǔ)在下一塊中的引導(dǎo)程序，并再次進(jìn)行對(duì)于該塊是否有缺陷的確定。文檔編號(hào)G06F11/10GK1914598SQ20058000332公開日2007年2月14日申請(qǐng)日期2005年1月27日優(yōu)先權(quán)日2004年1月28日發(fā)明者片野由人,吉田正,迫和彥申請(qǐng)人:索尼株式會(huì)社