專利名稱：輸入控制裝置及輸入控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種輸入控制裝置及輸入控制方法，將用于解碼的數(shù)據(jù)量化。
背景技術(shù)：
圖1是表示現(xiàn)有的OFDM(Orthogonal Frequency Division Multiplex正交頻分復(fù)用)發(fā)送裝置10以及OFDM接收裝置20的結(jié)構(gòu)的方框圖。首先說明OFDM發(fā)送裝置10的結(jié)構(gòu)。比特序列的發(fā)送數(shù)據(jù)由編碼器11進(jìn)行信道編碼(Turbo編碼)，編碼后的信號由速率匹配單元12進(jìn)行數(shù)據(jù)的重復(fù)處理或穿孔處理(速率匹配處理)。速率匹配處理后的信號由調(diào)制單元13進(jìn)行數(shù)據(jù)調(diào)制映射，并輸出到IFFT(Inverse Fast Fourier Transform逆快速傅立葉轉(zhuǎn)換)單元14。
由調(diào)制單元13輸出的信號，由IFFT單元14進(jìn)行逆快速傅立葉轉(zhuǎn)換，形成OFDM信號，并由GI(Guard Interval保護(hù)間隔)加插單元15將保護(hù)間隔插入OFDM信號。插入保護(hù)間隔后的OFDM信號，由D/A轉(zhuǎn)換單元16，從數(shù)字信號轉(zhuǎn)換成模擬信號，模擬信號由RF(Radio Frequency射頻)轉(zhuǎn)換單元17上變頻，經(jīng)由天線18發(fā)送到OFDM接收裝置20。
接下來，說明OFDM接收裝置20的結(jié)構(gòu)。由OFDM接收裝置10發(fā)送的信號，在傳輸路徑中混雜噪聲，由天線21接收。由天線21接收的信號，再由RF轉(zhuǎn)換單元22從無線電頻率下變頻成中間頻率，并分離(正交檢波)成I分量以及Q分量的信道的信號，然后輸出到A/D轉(zhuǎn)換單元23。I分量以及Q分量的信道的信號，由A/D轉(zhuǎn)換單元23從模擬信號轉(zhuǎn)換成數(shù)字信號，數(shù)字信號由GI刪除單元24刪除掉保護(hù)間隔，并輸出到FFT 25(Fast FourierTransform快速傅立葉變換)。
由GI刪除單元24輸出的信號由FFT單元25分離成以每個副載波為單位的序列。被分離后的信號由解調(diào)單元26解調(diào)。解調(diào)后的信號由速率解匹配單元(rate dematching section)27進(jìn)行速率解匹配處理(rate dematchingprocessing)。經(jīng)速率解匹配處理后的信號由分離單元28分離成3個序列。被分離了的3個序列由比特數(shù)刪除單元29分別刪除相同數(shù)目的比特數(shù)。被刪除了比特的各個序列由解碼器30信道解碼(Turbo解碼)從而得到接收數(shù)據(jù)。
圖2是表示現(xiàn)有的OFDM發(fā)送裝置10中的編碼器11內(nèi)部結(jié)構(gòu)的方框圖。在該圖中，系統(tǒng)比特序列(發(fā)送數(shù)據(jù))u作為系統(tǒng)比特序列X1按照原樣輸出，同時其也被輸出到碼元編碼器(element coder)31和交織器32。碼元編碼器31生成關(guān)于輸入的系統(tǒng)比特序列u的碼字。生成后的碼字作為奇偶校驗位比特序列X2輸出。
交織器32具有轉(zhuǎn)換函數(shù)，用于相對于寫入順序改變讀出順序，將輸入的系統(tǒng)比特序列u按照與輸入順序不同的順序輸出到碼元編碼器33。碼元編碼器33生成關(guān)于由交織器32輸出的比特序列的碼字。生成后的碼字作為奇偶校驗位比特序列X3輸出。
圖3是表示現(xiàn)有的OFDM接收裝置20中的解碼器30的內(nèi)部結(jié)構(gòu)的方框圖。接收信號序列具有噪聲(在此假設(shè)為加性高斯白噪聲)，并且分別對應(yīng)于系統(tǒng)比特和奇偶校驗位。該接收信號序列被輸入到解碼器30。
碼元解碼器41(element decoder)對與系統(tǒng)比特序列X1對應(yīng)的接收信號序列(以下簡稱“系統(tǒng)部分Y1”)、與奇偶校驗位序列X2對應(yīng)的接收信號序列(以下簡稱“奇偶校驗部分Y2”)以及由去交織器45傳輸來的可靠性信息的先驗值La1進(jìn)行解碼處理，并且將外部值Le1輸出到交織器42。所謂外部值是指依據(jù)碼元解碼器的碼元可靠性的增值。外部值Le1由交織器42重新排列，并且作為先驗值La2輸入到碼元解碼器44。另外，在第1次的重復(fù)時，因為在碼元解碼器44不進(jìn)行解碼，所以將“0”代入先驗值。
碼元解碼器44接收通過由交織器43對系統(tǒng)部分Y1進(jìn)行重新排列而得到的序列、對應(yīng)于奇偶校驗位序列X3的接收信號的序列(以下簡稱“奇偶校驗部分Y3”)、先驗值La2，對它們進(jìn)行解碼處理，并且將外部值Le2輸出到解交織器45。外部值Le2接受解交織器45進(jìn)行的恢復(fù)在由交織器進(jìn)行重新排列之前的順序的操作，然后作為先驗值La1輸入到碼元解碼器41，并進(jìn)行反復(fù)解碼。經(jīng)過如此的幾次到十幾次的反復(fù)處理后，碼元解碼器44計算定義為對數(shù)后驗概率比的后驗值L2，并由解交織器46將該計算結(jié)果進(jìn)行解交織處理。然后，通過硬判決單元47對解交織后的序列進(jìn)行硬判決，輸出解碼比特序列，差錯檢測單元48對解碼比特序列進(jìn)行差錯檢測，并輸出檢測結(jié)果。
“非專利文獻(xiàn)1”
C.Berrou，A.Glavieux“Near Optimum Error Correcting Coding AndDecodingTurbo-Codes，”IEEE Trans.Commun.，Vol.44，pp.1261-1271，Oct.1996(C.Berrou，A.Glavieux“接近最佳糾錯編碼和解碼Turbo-編碼”IEEETrans.Commun.，第44卷，第1261-1271頁，1996年10月)。
發(fā)明內(nèi)容
但是，上述現(xiàn)有的Turbo解碼器存在著以下問題。因為對系統(tǒng)部分和奇偶校驗部分的軟信息比特不做任何區(qū)別而進(jìn)行同樣的量化處理，所以輸入到Turbo解碼器的比特數(shù)一直是固定的，而且系統(tǒng)部分Y1、奇偶校驗部分Y2以及Y3分別以同樣的比特數(shù)輸入到Turbo解碼器。Turbo解碼器的電路規(guī)模在很大程度上依賴于用于解碼計算的存儲容量，并且需要相應(yīng)于輸入到Turbo解碼器的比特數(shù)的存儲容量，因此無法減小存儲容量，從而無法減小電路規(guī)模。另外，為了減小存儲容量也可以考慮提高編碼率，但是這樣的話，由于奇偶校驗部分的數(shù)據(jù)會變少，差錯率特性也會惡化，而無法減小電路規(guī)模。
另外，在實際的系統(tǒng)中，由于編碼率或編碼塊長是可以變化的，并且因此，系統(tǒng)需要可以對應(yīng)由系統(tǒng)規(guī)定的最小的編碼率，以及可以對應(yīng)最長的編碼塊長的存儲容量，但因為并不是一直使用所有的存儲容量，所以會產(chǎn)生空閑容量而不能有效地使用存儲。
本發(fā)明旨在提供一種輸入控制裝置及輸入控制方法，用于在抑制特性惡化的同時，減小Turbo解碼器的電路規(guī)模，并且有效地利用Turbo解碼器的存儲。
本發(fā)明的輸入控制裝置具有比特數(shù)刪除單元，分別減少輸入到Turbo解碼器的系統(tǒng)部分的比特數(shù)和具有多個序列的奇偶校驗部分的各個比特數(shù)；控制單元，控制上述比特數(shù)刪除單元，使奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少。
根據(jù)該結(jié)構(gòu)，通過分別刪除各個比特數(shù)，從而使輸入到Turbo解碼器的奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少，可以使Turbo解碼器的解碼計算利用較少的比特數(shù)來進(jìn)行，最終可以減少用于該計算的存儲容量。
根據(jù)本發(fā)明，對輸入到Turbo解碼器的比特數(shù)，通過使奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少，可以減小Turbo解碼器的存儲容量，從而減小電路規(guī)模。另外，通過根據(jù)編碼率和/或編碼塊長來改變輸入到Turbo解碼器的系統(tǒng)部分的比特數(shù)以及奇偶校驗部分的比特數(shù)，可以有效地使用存儲。
圖1表示現(xiàn)有的OFDM發(fā)送裝置以及OFDM接收裝置的結(jié)構(gòu)的方框圖。
圖2表示現(xiàn)有的OFDM發(fā)送裝置中的編碼器的內(nèi)部結(jié)構(gòu)的方框圖。
圖3表示現(xiàn)有的OFDM接收裝置中的解碼器的內(nèi)部結(jié)構(gòu)的方框圖。
圖4表示根據(jù)本發(fā)明的實施方式1的OFDM接收裝置結(jié)構(gòu)的方框圖。
圖5表示用來說明比特數(shù)刪除單元的圖。以及圖6表示根據(jù)本發(fā)明的實施方式1的OFDM接收裝置的模擬結(jié)果的圖。
具體實施例方式
以下，參照
本發(fā)明的實施方式。
圖4是表示根據(jù)本發(fā)明的實施方式1的OFDM接收裝置結(jié)構(gòu)的方框圖。在該圖中，由發(fā)送裝置發(fā)送的信號，通過天線101接收，并輸出到RF(RadioFrequency射頻)轉(zhuǎn)換單元102。
RF轉(zhuǎn)換單元102將由天線101接收的信號從無線電頻率下變頻到中間頻率，并分離(正交檢測)成I分量以及Q分量的信道的信號。被分離成I分量以及Q分量的信道的信號分別輸出到A/D轉(zhuǎn)換單元103。
A/D轉(zhuǎn)換單元103將由RF轉(zhuǎn)換單元102輸出的信號從模擬信號轉(zhuǎn)換成數(shù)字信號，并輸出到GI(Guard Interval保護(hù)間隔)刪除單元104。
GI刪除單元104將由A/D轉(zhuǎn)換單元103輸出的信號中的保護(hù)間隔刪除，并將刪除了保護(hù)間隔的信號輸出到FFT(Fast Fourier Transform快速傅立葉變換)單元105。
FFT單元105將由GI刪除單元104輸出的信號進(jìn)行FFT變換，并分離成以每個副載波為單位的序列。被分離后的信號輸出到解調(diào)單元106，解調(diào)單元106將由FFT單元105輸出的信號解調(diào)。速率解匹配單元107對被解調(diào)后的信號進(jìn)行速率解匹配處理，并輸出到分離單元108。
分離單元108將由速率解匹配單元107輸出的信號分離成對應(yīng)于系統(tǒng)比特序列的接收信號序列(以下簡稱“系統(tǒng)部分Y1”)、對應(yīng)于奇偶比特序列的接收信號序列(以下簡稱“奇偶檢驗部分”)，并將分離后的各個序列輸出到比特數(shù)刪除單元109。另外，奇偶檢驗部分被分離成分別對應(yīng)于奇偶檢驗位序列X2以及X3的奇偶檢驗部分Y2以及Y3。另外，在此被分離的各個序列的比特數(shù)相同，設(shè)為K比特。
比特數(shù)刪除單元109對于分離單元108輸出的系統(tǒng)部分Y1、奇偶校驗部分Y2以及Y3，分別根據(jù)控制單元110的控制來進(jìn)行比特數(shù)的減少。比特數(shù)減少后的系統(tǒng)部分Y1、奇偶校驗部分Y2以及Y3被輸出到解碼器111。另外，假設(shè)輸出到解碼器111的系統(tǒng)部分Y1的比特數(shù)為M比特、分別輸出到解碼器111的奇偶校驗部分Y2以及Y3的比特數(shù)為L比特。
控制單元110獲得接收信號的編碼率以及編碼塊長的信息，然后根據(jù)編碼率和/或編碼塊長來決定系統(tǒng)部分Y1、奇偶校驗部分的Y2以及Y3的比特數(shù)以便使奇偶校驗部分的1個序列的比特數(shù)L比系統(tǒng)部分Y1的比特數(shù)M少，并控制比特數(shù)刪除單元109以使比特數(shù)成為決定好了的比特數(shù)。具體來說，控制部分110執(zhí)行控制以便當(dāng)編碼率低時，減少奇偶校驗部分的比特數(shù)L；而當(dāng)編碼率高時，增加奇偶校驗部分的比特數(shù)L。另一方面，控制部分110執(zhí)行控制以便當(dāng)編碼塊短時，增加奇偶校驗部分的比特數(shù)L；而當(dāng)編碼塊長時，減少奇偶校驗部分的比特數(shù)L。由此，可以縮小輸入到Turbo編碼器的每塊的比特數(shù)的波動范圍，可以減小未被使用的存儲的空閑容量，從而可以有效地使用存儲。
解碼器111將由比特數(shù)刪除單元109輸出的信號進(jìn)行信道解碼(Turbo解碼)，從而得到接收數(shù)據(jù)。
在此，說明在控制單元110是如何決定輸入到解碼器111的比特數(shù)?？刂茊卧?10具有以下普遍的控制算式。
M，L＝f(R，Nblock)…(算式1)M系統(tǒng)部分Y1的比特數(shù)L奇偶校驗部分Y2以及Y3的比特數(shù)R編碼率Nblock編碼塊長在上述算式(1)里，如果M固定不變，并且將L作為R的函數(shù)來表示，則L可以由下面的算式來表示。
L＝intM×(1-log33R)…(算式2)
其中，int表示不超過括弧中的算式的值的最大整數(shù)。在算式(2)，比如R＝1，則L＝0。根據(jù)該算式，當(dāng)編碼率R較小時，奇偶校驗部分的比特數(shù)L就變大；而當(dāng)編碼率R較大時，奇偶校驗部分的比特數(shù)L則變小。
另外，M以及L可以通過以下的方法可以求出。也就是，利用某個整數(shù)C就可以通過下面的算式(3)來表示M，并可以通過下面的算式(4)來表示L.
M=int[C×NmaxNblock]···]]>(算式3)L＝M-H…(算式4)其中，Nmax為最大編碼塊長度。另外，假定H為整數(shù)，而且滿足0＜H＜＝M。在該算式(3)中，隨著Nblock變小，M以及L變大；隨著Nblock接近Nmax，M以及L則變小。比如，Nblock＝Nmax/2時，M＝2×C，L＝M-H。
因而，控制單元110確定輸出到解碼器111的系統(tǒng)部分Y1、奇偶校驗部分Y2以及Y3的比特數(shù)。
接下來，具體說明比特數(shù)刪除單元109。圖5是表示用來說明比特數(shù)刪除單元109的圖。在該圖中，假設(shè)由分離單元108輸出的系統(tǒng)部分Y1的比特序列為“101110001110”的12比特，奇偶校驗部分Y2的比特序列為“110010110111”的12比特。同樣，假設(shè)奇偶校驗部分Y3的比特序列為“011001110001”的12比特。
比特數(shù)刪除單元109受控制單元110的控制，對各個輸入比特序列的比特進(jìn)行刪除，以便系統(tǒng)部分Y1、奇偶校驗部分Y2和奇偶校驗部分Y3分別成為6比特、4比特和4比特。該操作使由比特數(shù)刪除單元109輸出的系統(tǒng)部分Y1的比特序列為“101110”、奇偶校驗部分Y2的比特序列為“1100”、奇偶校驗部分Y3的比特序列為“0110”。
這樣，在Turbo解碼時，比特數(shù)刪除單元109使與系統(tǒng)部分相比重要度較低的奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少。由此，可以將Turbo解碼器的解碼計算用更少的比特數(shù)來進(jìn)行，從而可以減少存儲容量。另外，比特數(shù)刪除單元109將輸入的比特中的低位比特刪除，而輸出高位比特。
圖6表示根據(jù)本發(fā)明的實施方式1的OFDM接收裝置的模擬結(jié)果的圖。其中，進(jìn)行模擬時使用的各種要素如下所示。
副載波數(shù)1024擴(kuò)頻率 8調(diào)制方式(數(shù)據(jù)) QPSKTurbo塊長 3196信道編碼Turbo編碼(R＝1/3，K＝4)K約束長度，Max-Log-MAP解碼重復(fù)回數(shù)8回信道模式AWGN在圖6里，縱軸表示BER(Bit Error Rate比特差錯率)，橫軸表示Eb/NO。另外，假定系統(tǒng)部分的比特數(shù)為8比特，奇偶校驗部分的比特數(shù)具有分別為5、6、8比特的三種模式。從該圖可以看出奇偶校驗部分的比特數(shù)為6比特和為8比特時的特性完全相同，甚至在奇偶校驗部分的比特數(shù)為5比特時，BER在1.0E-4處僅僅惡化了約0.05dB。這是由于Turbo解碼器重復(fù)進(jìn)行解碼，從而實現(xiàn)了高的解碼特性?？墒?，奇偶校驗部分的比特數(shù)過少也不能實現(xiàn)高的解碼特性，所以仍然需要考慮減小存儲容量和避免特性的惡化。
根據(jù)本實施方式，對輸入到Turbo解碼器的比特數(shù)，通過使奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少，可以減小Turbo解碼器的存儲容量，從而減小電路規(guī)模。另外，通過根據(jù)編碼率和/或編碼塊長來改變輸入到Turbo解碼器的系統(tǒng)部分的比特數(shù)以及奇偶校驗部分的比特數(shù)，可以有效地使用存儲。
另外，在本實施方式，說明了將Turbo解碼器配備于OFDM接收裝置上的例子。本發(fā)明不限于此，將Turbo解碼器配備于利用光通信的接收裝置、諸如磁盤以及光盤等的再現(xiàn)裝置上也可以。另外，不限于Turbo編碼，卷積碼也可以。
本發(fā)明的第一方面是一種輸入控制裝置，所述輸入控制裝置具有比特數(shù)刪除單元，分別減少輸入到Turbo解碼器的系統(tǒng)部分的比特數(shù)和具有多個序列的奇偶校驗部分的各個比特數(shù)；控制單元，控制上述比特數(shù)刪除單元，使奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少。
根據(jù)該結(jié)構(gòu)，通過分別減少輸入到Turbo解碼器的系統(tǒng)部分的比特數(shù)和奇偶校驗部分的各個比特數(shù)，從而使奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少，可以利用較少的比特數(shù)進(jìn)行Turbo解碼器的解碼計算，最終可以減少用于該計算的存儲容量。
本發(fā)明的第二方面是在上述方面中的輸入控制裝置，其中所述控制單元控制所述比特數(shù)刪除單元，以便根據(jù)輸入到Turbo解碼器的比特序列的編碼率和/或編碼塊長來得到奇偶校驗部分的比特數(shù)。
根據(jù)該結(jié)構(gòu)，通過分別減少系統(tǒng)部分的比特數(shù)和奇偶校驗部分的比特數(shù)，從而根據(jù)輸入到Turbo解碼器的比特序列的編碼率和/或編碼塊長來得到奇偶校驗部分的比特數(shù)，可以縮小輸入到Turbo編碼器的每塊的比特數(shù)的波動范圍，而能夠減小未被使用的存儲的空閑容量，有效地使用存儲。
本發(fā)明的第三方面是在上述方面中的輸入控制裝置，其中，所述控制單元執(zhí)行控制以便隨著輸入到Turbo解碼器的比特序列的編碼率變低而減少奇偶校驗部分的比特數(shù)；隨著編碼率變高而增加奇偶校驗部分的比特數(shù)。
根據(jù)該結(jié)構(gòu)，在隨著編碼率變低而用于解碼的比特數(shù)要變多的情況下，減少奇偶校驗部分的比特數(shù)；在隨著編碼率的變高而用于解碼的比特數(shù)要變少的情況下，增加奇偶校驗部分的比特數(shù)，由此可以縮小輸入到Turbo編碼器的每塊的比特數(shù)的波動范圍，而能夠減小未被使用的存儲的空閑容量，有效地使用存儲。
本發(fā)明的第四方面是上述方面的輸入控制裝置，其中所述控制單元執(zhí)行控制以便隨著輸入到Turbo解碼器的編碼塊長變長而減少奇偶校驗部分的比特數(shù)；隨著編碼塊長變短而增加奇偶校驗部分的比特數(shù)。
根據(jù)該結(jié)構(gòu)，控制單元控制比特數(shù)刪除單元，以使隨著編碼塊長變長，減少奇偶校驗部分的比特數(shù)；隨著編碼塊長變短，增加奇偶校驗部分的比特數(shù)，由此可以縮小輸入到Turbo編碼器的每塊的比特數(shù)的波動范圍，而能夠減小未被使用的存儲的空閑容量，有效地使用存儲。
本發(fā)明的第五方面是一種輸入控制方法，所述方法具有步驟分別減少系統(tǒng)部分的比特數(shù)和奇偶校驗部分的比特數(shù)，使得在輸入到Turbo解碼器的系統(tǒng)部分的比特數(shù)和奇偶校驗部分的比特數(shù)當(dāng)中，奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少。
根據(jù)本方法，通過根據(jù)輸入到Turbo解碼器的編碼率和/或編碼塊長而分別減少各個比特數(shù)，以便奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少，而由此可以縮小輸入到Turbo編碼器的每塊的比特數(shù)的波動范圍，而能夠減小未被使用的存儲的空閑容量，有效地使用存儲。另外，通過利用少的比特數(shù)進(jìn)行Turbo解碼器的計算，可以減少用于該計算的存儲容量。
本申請基于2003年9月25日提交的日本專利申請第2003-333489號，其內(nèi)容全部包含于此用來參考。
工業(yè)實用性本發(fā)明的輸入控制裝置及輸入控制方法，對輸入到Turbo解碼器的比特數(shù)，通過使奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少，而具有減小Turbo解碼器的存儲容量的效果，另外，通過根據(jù)編碼率和/或編碼塊長來改變輸入到Turbo解碼器的系統(tǒng)部分的比特數(shù)以及奇偶校驗部分的比特數(shù)，具有有效地使用存儲的良好效果，而適用于諸如利用無線通信的接收裝置、利用光通信的接收裝置、磁盤以及光盤等的再現(xiàn)裝置之類的、具有Turbo解碼器的裝置。
權(quán)利要求
1.一種輸入控制裝置，其特征在于包括比特數(shù)刪除單元，用于減少輸入到Turbo解碼器的系統(tǒng)部分的比特數(shù)和具有多個序列的奇偶校驗部分的各個比特數(shù)；以及控制單元，用于控制所述比特數(shù)刪除單元，以使奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分的比特數(shù)少。
2.如權(quán)利要求1所述的輸入控制裝置，其特征在于，所述控制單元控制所述比特數(shù)刪除單元，以使得根據(jù)輸入到Turbo解碼器的比特序列的編碼率和/或編碼塊長度來得到奇偶校驗部分的比特數(shù)。
3.如權(quán)利要求2所述的輸入控制裝置，其特征在于，所述控制單元執(zhí)行控制以便隨著輸入到Turbo解碼器的比特序列的編碼率變低而減少奇偶校驗部分的比特數(shù)，隨著編碼率變高而增加奇偶校驗部分的比特數(shù)。
4.如權(quán)利要求2所述的輸入控制裝置，其特征在于，所述控制單元執(zhí)行控制以便隨著輸入到Turbo解碼器的比特序列的編碼塊長變長而減少奇偶校驗部分的比特數(shù)，隨著編碼塊長變短而增加奇偶校驗部分的比特數(shù)。
5.一種輸入控制方法，其特征在于，所述方法包括步驟在輸入到Turbo解碼器的系統(tǒng)部分和具有多個序列的奇偶校驗部分中，分別減少系統(tǒng)部分的比特數(shù)和奇偶校驗部分的比特數(shù)，以使奇偶校驗部分的1個序列的比特數(shù)少于系統(tǒng)部分的比特數(shù)。
全文摘要
本發(fā)明提供一種輸入控制裝置，可以在抑制特性惡化的同時，減小Turbo解碼器的電路規(guī)模，并且有效地利用Turbo解碼器的存儲。該裝置中，控制單元(110)獲得接收信號的編碼率以及編碼塊長的信息，根據(jù)編碼率以及編碼塊長，決定系統(tǒng)部分Y1、奇偶校驗部分Y2以及Y3的比特數(shù)以便使奇偶校驗部分的1個序列的比特數(shù)比系統(tǒng)部分Y1的比特數(shù)少，并控制比特數(shù)刪除單元(109)使比特數(shù)成為決定出的比特數(shù)。比特數(shù)刪除單元(109)依照控制單元(110)的控制，減少由分離單元(108)輸出的系統(tǒng)部分Y1、奇偶校驗部分Y2以及Y3的比特數(shù)，解碼器(111)利用由比特數(shù)刪除單元(109)所刪減的各個序列來進(jìn)行Turbo解碼。
文檔編號G06F11/10GK1856939SQ20048002726
公開日2006年11月1日 申請日期2004年9月17日 優(yōu)先權(quán)日2003年9月25日
發(fā)明者李繼峰 申請人:松下電器產(chǎn)業(yè)株式會社