專利名稱：處理器預(yù)取以匹配存儲(chǔ)器總線協(xié)議特性的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)預(yù)取領(lǐng)域，并且更具體地涉及以有助于減少處理器故障周期(stall cyc1e)的方式從存儲(chǔ)器中預(yù)取數(shù)據(jù)的領(lǐng)域。
背景技術(shù)：
隨著集成電路技術(shù)發(fā)展為更小的特征尺寸，因而正在研發(fā)更快的中央處理單元(CPU)。不幸地，其中通常存儲(chǔ)指令和數(shù)據(jù)的諸如隨機(jī)存取存儲(chǔ)器(RAM)形式的主存儲(chǔ)器的存儲(chǔ)器子系統(tǒng)的存取時(shí)間尚未匹配CPU的存取時(shí)間。CPU必須訪問這些較慢的設(shè)備，以便從中檢索指令和數(shù)據(jù)來對(duì)其進(jìn)行處理。在檢索這些指令和數(shù)據(jù)的過程中，在CPU和較慢的存儲(chǔ)器子系統(tǒng)之間存在瓶頸。典型地，為了降低該瓶頸的影響，在存儲(chǔ)器子系統(tǒng)和CPU之間實(shí)現(xiàn)超高速緩沖存儲(chǔ)器，以便利用較低的等待時(shí)間(latency)將最近使用的(MRU)指令和數(shù)據(jù)提供給處理器。超高速緩沖存儲(chǔ)器的目的是增加從存儲(chǔ)器子系統(tǒng)流向CPU的信息的指令和數(shù)據(jù)等待時(shí)間。通過所需要的時(shí)鐘周期數(shù)量來測量等待時(shí)間，以便將預(yù)定數(shù)量的信息從主存儲(chǔ)器傳送給CPU。所需要的時(shí)鐘周期數(shù)量越少，則等待時(shí)間越好。
在CPU執(zhí)行指令期間，訪問存儲(chǔ)器子系統(tǒng)和超高速緩沖存儲(chǔ)器。首先訪問超高速緩沖存儲(chǔ)器，以查看相應(yīng)的數(shù)據(jù)字節(jié)是否滿足存儲(chǔ)器存取請求。如果滿足存儲(chǔ)器存取請求，則超高速緩存“命中(hit)”結(jié)果，否則如果不滿足存儲(chǔ)器存取請求，則訪問存儲(chǔ)器子系統(tǒng)，以檢索數(shù)據(jù)字節(jié)。必須訪問存儲(chǔ)器子系統(tǒng)以檢索所需要的數(shù)據(jù)字節(jié)，這被稱作超高速緩存“未命中(miss)”。當(dāng)超高速緩存未命中發(fā)生時(shí)，處理器遭遇故障周期，同時(shí)將所需要的數(shù)據(jù)字節(jié)從存儲(chǔ)器子系統(tǒng)傳送給處理器和超高速緩沖存儲(chǔ)器。
執(zhí)行從存儲(chǔ)器子系統(tǒng)中預(yù)取數(shù)據(jù)字節(jié)的處理，以減少處理器故障周期。通過預(yù)期指令和數(shù)據(jù)的未來使用，執(zhí)行從存儲(chǔ)器子系統(tǒng)中預(yù)取該預(yù)期信息，以便當(dāng)使用實(shí)際發(fā)生時(shí)，能夠更快地給超高速緩沖存儲(chǔ)器提供該信息。結(jié)果，能夠減少處理器故障周期的數(shù)量，因?yàn)轭A(yù)取了數(shù)據(jù)，并且不必再從存儲(chǔ)器子系統(tǒng)中讀取(fetch)該數(shù)據(jù)。
預(yù)取數(shù)據(jù)塊的處理使用數(shù)據(jù)總線，這提供存儲(chǔ)器子系統(tǒng)和超高速緩沖存儲(chǔ)器之間的通信。作為預(yù)取操作的結(jié)果，降低了數(shù)據(jù)總線帶寬。在一些情況下，預(yù)取處理從處理器將不使用的存儲(chǔ)器子系統(tǒng)中檢索數(shù)據(jù)塊。這給總線使用增添了不必要的負(fù)載。將數(shù)據(jù)塊讀取到超高速緩沖存儲(chǔ)器體系的某一層次需要替換現(xiàn)有的超高速緩存數(shù)據(jù)塊，其中這樣的數(shù)據(jù)塊替換可能導(dǎo)致額外的總線使用，因?yàn)楫a(chǎn)生了另一個(gè)讀取操作以便從存儲(chǔ)器子系統(tǒng)中提供正確的數(shù)據(jù)。通常，重新組織超高速緩存數(shù)據(jù)塊，以便將所替換的塊移動(dòng)到超高速緩沖存儲(chǔ)器體系中的較低層次上。而且，如果所移動(dòng)的數(shù)據(jù)塊在超高速緩沖存儲(chǔ)器體系的最高層次上不再可用于未來參考，則可能導(dǎo)致超高速緩存未命中。
此外，因?yàn)橄率鲈?，處理器在預(yù)期其未來使用時(shí)預(yù)取額外的數(shù)據(jù)塊也可能是無效的。一個(gè)接一個(gè)地出現(xiàn)大量的預(yù)取可能導(dǎo)致突發(fā)的總線使用，這導(dǎo)致降低數(shù)據(jù)總線帶寬。突發(fā)的總線使用可能導(dǎo)致使用共享數(shù)據(jù)總線資源的其它組件的臨時(shí)不足，這可能導(dǎo)致其它類型的處理器故障周期，因而對(duì)處理器和系統(tǒng)性能具有降級(jí)影響。
當(dāng)從存儲(chǔ)器子系統(tǒng)向超高速緩沖存儲(chǔ)器傳送數(shù)據(jù)字節(jié)時(shí)，傳送的單位被稱作超高速緩存線路。一旦已從存儲(chǔ)器子系統(tǒng)傳送出超高速緩存線路，則從存儲(chǔ)器中預(yù)取下一個(gè)超高速緩存線路。預(yù)取處理基于從存儲(chǔ)器子系統(tǒng)中預(yù)取下一個(gè)順序線路將改善處理器性能的假定。當(dāng)在當(dāng)前的超高速緩存線路上超高速緩存未命中出現(xiàn)時(shí)，已經(jīng)從存儲(chǔ)器子系統(tǒng)中讀取了相應(yīng)的超高速緩存線路，有效地降低超高速緩存線路讀取等待時(shí)間。在這種情況下，僅當(dāng)超高速緩存未命中在這一線路上出現(xiàn)時(shí)，才將預(yù)取的超高速緩存線路放置在超高速緩沖存儲(chǔ)器內(nèi)，在超高速緩存未命中出現(xiàn)之前，預(yù)取的超高速緩存線路駐留在預(yù)取超高速緩存線路緩沖器內(nèi)。這阻止了因?yàn)槲词褂玫念A(yù)取超高速緩存線路而犧牲有用的超高速緩存線路。
這個(gè)執(zhí)行下一順序超高速緩存線路預(yù)取的處理是用于降低處理器可見的慢速存儲(chǔ)器子系統(tǒng)訪問時(shí)間即存儲(chǔ)器等待時(shí)間的影響的公知技術(shù)。通過使用預(yù)取來隱藏這個(gè)等待時(shí)間，處理器遭受較少的故障周期，因?yàn)闈撛陬A(yù)期的超高速緩存線路已經(jīng)出現(xiàn)在靠近超高速緩沖存儲(chǔ)器的預(yù)取緩沖器內(nèi)。因而處理器可以從超高速緩沖存儲(chǔ)器中更有效地訪問這個(gè)預(yù)取超高速緩存線路，因此潛在地改善處理器性能。
超高速緩存線路預(yù)取可能降低系統(tǒng)性能。處理器隨后不再需要的預(yù)取超高速緩存線路隨后從存儲(chǔ)器子系統(tǒng)傳送給處理器，因而消耗存儲(chǔ)器帶寬，阻止其它的存儲(chǔ)器事務(wù)處理發(fā)生。在其中多個(gè)處理單元必需共享關(guān)鍵的存儲(chǔ)器帶寬資源的片上統(tǒng)一存儲(chǔ)器系統(tǒng)結(jié)構(gòu)(UnifiedMemory system on chip architecture)中，這種負(fù)面影響變得更加明顯。因此，預(yù)取是從系統(tǒng)結(jié)構(gòu)以及處理器的觀點(diǎn)出發(fā)必須解決的處理。
通常，確定在超高速緩沖存儲(chǔ)器內(nèi)使用的超高速緩存線路的大小以允許處理器的最佳性能；通常，這需要為最常見的情況即超高速緩存命中來優(yōu)化超高速緩存線路大小。而且，超高速緩存線路的大小涉及超高速緩存未命中的增加或減少。如果超高速緩存線路太大，則導(dǎo)致超高速緩存污染，因?yàn)槌咚倬彌_存儲(chǔ)器包含太多的數(shù)據(jù)，并且此數(shù)據(jù)的絕大部分不能由處理器使用，因?yàn)樗遣徽_的。如果超高速緩存線路太小，則超高速緩存并未包含足夠的數(shù)據(jù)量來防止大多數(shù)的超高速緩存未命中，并且處理器需要從存儲(chǔ)器子系統(tǒng)中預(yù)取數(shù)據(jù)，以便有助于處理操作。
上述問題在其中多個(gè)處理器共享同一存儲(chǔ)器和總線資源的多處理器系統(tǒng)內(nèi)變得甚至更加明顯。在這樣的系統(tǒng)內(nèi)，超高速緩存未命中影響所有處理器的性能，并且需要以及時(shí)的方式有效地解決超高速緩存未命中，以維持總體系統(tǒng)性能。有效的預(yù)取顯著地提高處理器性能。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供一種超高速緩存線路讀取的方法，包括以下步驟提供第一存儲(chǔ)器，其中具有存儲(chǔ)器位置，用于存儲(chǔ)第一組N個(gè)數(shù)據(jù)元素和第二相鄰組N個(gè)數(shù)據(jù)元素，這兩組數(shù)據(jù)元素在第一存儲(chǔ)器內(nèi)被線路對(duì)準(zhǔn)，其中N個(gè)數(shù)據(jù)元素構(gòu)成整數(shù)個(gè)線路；提供超高速緩沖存儲(chǔ)器；提供處理器，用于訪問超高速緩沖存儲(chǔ)器和用于在兩個(gè)模式即第一模式和第二模式之中的每個(gè)模式內(nèi)操作；確定處理器的操作模式；當(dāng)處理器處于第一操作模式中時(shí)，一次N個(gè)數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器傳送給超高速緩沖存儲(chǔ)器；和至少若干次地當(dāng)處理器處于第二操作模式中時(shí)，一次M×N個(gè)數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器傳送給超高速緩沖存儲(chǔ)器，其中M是大于1的整數(shù)。
根據(jù)本發(fā)明的另一方面，提供一種其中存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器，該數(shù)據(jù)涉及用于執(zhí)行下述步驟的指令從包括第一操作模式和第二操作模式的多個(gè)操作模式中確定處理器的操作模式；當(dāng)處理器處于第一操作模式中時(shí)，一次N個(gè)數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器傳送給超高速緩沖存儲(chǔ)器；和至少若干次地當(dāng)處理器處于第二操作模式中時(shí)，一次M×N個(gè)數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器傳送給超高速緩沖存儲(chǔ)器，其中M是大于1的整數(shù)。
根據(jù)本發(fā)明的又一方面，提供一種存儲(chǔ)器系統(tǒng)電路，包括超高速緩沖存儲(chǔ)器；和超高速緩存線路讀取電路，用于在第一模式操作中在單個(gè)操作中將構(gòu)成一個(gè)或多個(gè)超高速緩存線路的N個(gè)數(shù)據(jù)元素讀取到超高速緩沖存儲(chǔ)器內(nèi)，并在第二其他的操作模式中在單個(gè)操作中將構(gòu)成多個(gè)超高速緩存線路的M個(gè)數(shù)據(jù)元素讀取到超高速緩沖存儲(chǔ)器內(nèi)，其中M＞N，并且其中M和N之中的每個(gè)都是整數(shù)個(gè)超高速緩存線路。


現(xiàn)在將參考附圖描述本發(fā)明，在附圖中圖1a圖示現(xiàn)有技術(shù)的片上系統(tǒng)(system on chip)結(jié)構(gòu)；圖1b圖示現(xiàn)有技術(shù)的多處理器片上系統(tǒng)(SoC)結(jié)構(gòu)；圖1c圖示另一個(gè)現(xiàn)有技術(shù)的多處理器片上系統(tǒng)(SoC)結(jié)構(gòu)；圖2a圖示與本發(fā)明一起使用的片上系統(tǒng)結(jié)構(gòu)；圖2b圖示多處理器片上系統(tǒng)(SoC)結(jié)構(gòu)；圖2c圖示多處理器片上系統(tǒng)(SoC)結(jié)構(gòu)的另一實(shí)施例；圖2d圖示用于處理器的第一和第二操作模式；圖3a是具有存儲(chǔ)在其中的四個(gè)數(shù)據(jù)元素的五個(gè)順序超高速緩存線路的存儲(chǔ)器子系統(tǒng)存儲(chǔ)頁面的簡化存儲(chǔ)器圖；圖3b是具有存儲(chǔ)在其中的八個(gè)數(shù)據(jù)元素的五個(gè)順序超高速緩存線路的存儲(chǔ)器子系統(tǒng)存儲(chǔ)頁面的簡化存儲(chǔ)器圖；和圖4圖示包含四個(gè)數(shù)據(jù)元素對(duì)準(zhǔn)的存儲(chǔ)器結(jié)構(gòu)的簡化存儲(chǔ)器圖，具有分隔8個(gè)數(shù)據(jù)元素的較粗線。
具體實(shí)施例方式
圖1a圖示現(xiàn)有技術(shù)的片上系統(tǒng)(SoC)結(jié)構(gòu)101。SoC定義耦合到片外存儲(chǔ)器控制器104的處理器102。此片外存儲(chǔ)器控制器通過外部數(shù)據(jù)總線105耦合到形式為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的存儲(chǔ)器子系統(tǒng)106。存儲(chǔ)器子系統(tǒng)106包括“n”個(gè)存儲(chǔ)頁面106a至106n，其中這n個(gè)頁面中的每個(gè)頁面是可被單個(gè)訪問。還提供了超高速緩存緩沖器108，用于在將超高速緩存線路存儲(chǔ)在作為SoC101的一部分提供的超高速緩沖存儲(chǔ)器107內(nèi)之前存儲(chǔ)從存儲(chǔ)器子系統(tǒng)傳送的超高速緩存線路。
使用片外存儲(chǔ)器控制器104來訪問任一存儲(chǔ)頁面106a至106n，以便使用外部數(shù)據(jù)總線105將數(shù)據(jù)字節(jié)從存儲(chǔ)器子系統(tǒng)提供給超高速緩沖存儲(chǔ)器107和超高速緩存緩沖器108。典型地，在存儲(chǔ)器子系統(tǒng)106和超高速緩沖存儲(chǔ)器107或超高速緩存緩沖器108之間傳送的數(shù)據(jù)字節(jié)量是構(gòu)成超高速緩存線路109的數(shù)據(jù)字節(jié)量。片外存儲(chǔ)器控制器104受處理器102的控制，并負(fù)責(zé)執(zhí)行從存儲(chǔ)器子系統(tǒng)106到超高速緩沖存儲(chǔ)器107和超高速緩存緩沖器108的預(yù)取事務(wù)處理，以降低處理器故障周期。
當(dāng)處理器102生成預(yù)取事務(wù)處理時(shí)，可能會(huì)導(dǎo)致恒定等待時(shí)間和可變等待時(shí)間。恒定等待時(shí)間具有恒定的時(shí)間量，需要相同的時(shí)間量來建立每個(gè)預(yù)取事務(wù)處理?？勺兊却龝r(shí)間在時(shí)間上根據(jù)在事務(wù)處理期間將要預(yù)取的數(shù)據(jù)元素的數(shù)量成比例地變化。因此，將可變等待時(shí)間乘以在預(yù)取操作中傳送的數(shù)據(jù)元素?cái)?shù)量并相加恒定等待時(shí)間，將生成總的預(yù)取等待時(shí)間。
當(dāng)發(fā)生預(yù)取事務(wù)處理時(shí)，外部數(shù)據(jù)總線105專用于當(dāng)前的預(yù)取事務(wù)處理，并因而其它的事務(wù)處理在此時(shí)不能共享相同的外部總線105資源，直到完成該預(yù)取。完成預(yù)取事務(wù)處理所花費(fèi)的時(shí)間取決于在此事務(wù)處理中傳送的數(shù)據(jù)字節(jié)的數(shù)量。因而，在一些情況下，執(zhí)行具有更小超高速緩存線路大小的預(yù)取事務(wù)處理將是更為有利的，以便將更少的外部總線資源用于每個(gè)事務(wù)處理。然而，通過生成更多數(shù)量的預(yù)取事務(wù)處理，在建立每個(gè)事務(wù)處理上將花費(fèi)更多的時(shí)間，并因此歸固于恒定等待時(shí)間的時(shí)間量增加。因此，在預(yù)取事務(wù)處理的數(shù)量和在每個(gè)預(yù)取事務(wù)處理中傳送的數(shù)據(jù)量之間具有折衷。
當(dāng)訪問存儲(chǔ)器子系統(tǒng)時(shí)，產(chǎn)生其它的困難，因?yàn)榇嬖谟捎谠L問存儲(chǔ)器子系統(tǒng)106內(nèi)的存儲(chǔ)頁面而導(dǎo)致的附加等待時(shí)間。當(dāng)訪問存儲(chǔ)器子系統(tǒng)106內(nèi)的存儲(chǔ)頁面時(shí)，隨后訪問該相同的存儲(chǔ)頁面是不可能的，因?yàn)橛糜诖鎯?chǔ)該頁面的存儲(chǔ)器電路通常是單端口的，并因而并不支持在不同地址上的多個(gè)讀出。如果已經(jīng)執(zhí)行預(yù)取事務(wù)處理用于訪問在第一地址上的當(dāng)前存儲(chǔ)頁面，則延遲在第二地址上訪問同一存儲(chǔ)頁面的后續(xù)事務(wù)處理的執(zhí)行，直到已經(jīng)完成在前事務(wù)處理。這產(chǎn)生了下一個(gè)順序超高速緩存線路預(yù)取的問題，因?yàn)橥ǔＯ乱豁樞虺咚倬彺婢€路位于與先前讀取的超高速緩存線路相同的存儲(chǔ)頁面內(nèi)。然而，預(yù)取下一順序超高速緩存線路的處理在開始之前遭受延遲，因?yàn)橄乱豁樞虺咚倬彺婢€路預(yù)取事務(wù)處理必須等待，直到已經(jīng)完成前一超高速緩存線路讀取事務(wù)處理。一旦已經(jīng)完成讀取操作，則存儲(chǔ)頁面可用于訪問，并且下一順序超高速緩存線路預(yù)取事務(wù)處理開始。典型地，在待完成的事務(wù)處理的等待時(shí)間期間，處理器經(jīng)歷故障周期，因而導(dǎo)致處理器102更低效率的指令處理。更不必說的是，當(dāng)外部數(shù)據(jù)總線資源正用于預(yù)取操作時(shí)，試圖使用同一總線資源的其它存儲(chǔ)器子系統(tǒng)事務(wù)處理可能會(huì)導(dǎo)致干擾。當(dāng)然，耦合處理器、超高速緩沖存儲(chǔ)器和片外存儲(chǔ)器控制器的內(nèi)部數(shù)據(jù)總線也在預(yù)取操作過程中被使用，并因而下一順序超高速緩存線路的讀取可能導(dǎo)致來自源自其它的SoC單元的存儲(chǔ)器子系統(tǒng)事務(wù)處理的干擾。因而，因?yàn)榇鎯?chǔ)器子系統(tǒng)106內(nèi)封閉的片外存儲(chǔ)頁面，通常觀察到大的事務(wù)處理等待時(shí)間。上述問題在多處理器系統(tǒng)內(nèi)尤其復(fù)雜。
圖1b圖示多處理器片上系統(tǒng)(SoC)結(jié)構(gòu)111。該SoC內(nèi)的結(jié)構(gòu)類似于圖1a所示的結(jié)構(gòu)。然而，在這種情況下，已經(jīng)添加了附加處理器112。兩個(gè)處理器102和112都耦合到片外存儲(chǔ)器控制器104，并在從存儲(chǔ)器子系統(tǒng)106檢索數(shù)據(jù)元素時(shí)共享外部數(shù)據(jù)總線105。因而，在一些情況期間，片外存儲(chǔ)器控制器104正訪問存儲(chǔ)器子系統(tǒng)以實(shí)現(xiàn)處理器102的預(yù)取事務(wù)處理。在這些相同的情況期間，附加處理器112不立即訪問存儲(chǔ)器子系統(tǒng)，因?yàn)檎谑褂猛獠靠偩€105。如果附加處理器112正在等待以初始化預(yù)取操作，則附加處理器112在此時(shí)間期間遭受故障周期，以等待處理器102完成預(yù)取操作。因此，將附加處理器添加到SoC并不必然增加系統(tǒng)的處理能力。每個(gè)處理器幾乎固定地等待其它處理器的預(yù)取操作完成使雙處理器系統(tǒng)的性能降低到單處理器系統(tǒng)的性能，或甚至更差。因而，除非添加附加處理器的益處有助于增加處理帶寬，否則多處理器系統(tǒng)是不利的。實(shí)際上，當(dāng)兩個(gè)處理器在互相競爭同一外部總線105資源時(shí)，性能降低。
圖1c圖示多處理器片上系統(tǒng)(SoC)結(jié)構(gòu)121的另一實(shí)施例。該SoC內(nèi)的結(jié)構(gòu)類似于圖1b所示的結(jié)構(gòu)。然而，在這種情況下，利用專用處理器122替換附加處理器112。SoC的操作基本上與圖1b等同。也就是說，因?yàn)槊總€(gè)處理器是不同的，并用于提供不同應(yīng)用的性能，所以這樣的一種系統(tǒng)即使在故障周期很多時(shí)也有可能經(jīng)歷性能改善。
當(dāng)然，故障周期的降低將導(dǎo)致上述任一系統(tǒng)的性能改善。
在此，描述利用到存儲(chǔ)器子系統(tǒng)的SoC接口的特性的下一順序線路預(yù)取技術(shù)。并不對(duì)超高速緩存未命中的每次出現(xiàn)，生成從存儲(chǔ)器子系統(tǒng)的單個(gè)超高速緩存線路預(yù)取，而是生成既讀取出現(xiàn)未命中的超高速緩存線路和又讀取下一個(gè)順序超高速緩存線路的單個(gè)事務(wù)處理。結(jié)果是單個(gè)存儲(chǔ)器子系統(tǒng)預(yù)取事務(wù)處理，在僅從存儲(chǔ)器子系統(tǒng)中預(yù)取單個(gè)超高速緩存線路時(shí)與事務(wù)處理大小相比，其具有兩倍的事務(wù)處理大?。划?dāng)然，恒定的等待時(shí)間保持相同。因此，生成單個(gè)2n元素請求的預(yù)取事務(wù)處理，而不是在前n元素不能解決超高速緩存未命中時(shí)繼之以隨后的n元素請求的n元素請求，n是超高速緩存線路內(nèi)的元素?cái)?shù)量。因而，這種類型的預(yù)取操作降低了突發(fā)性總線使用。當(dāng)檢索2n個(gè)元素時(shí)，可變的等待時(shí)間在這兩種情況下是相同的，因?yàn)樵陬A(yù)取操作中傳送相同數(shù)量的數(shù)據(jù)字節(jié)。當(dāng)然，取決于在降低故障周期和突發(fā)性總線使用方面哪一個(gè)最有效，2n、3n和4n等元素請求預(yù)取事務(wù)處理是可能的。
圖2a圖示片上系統(tǒng)結(jié)構(gòu)(SoC)201。該SoC定義耦合到內(nèi)部數(shù)據(jù)總線和片外存儲(chǔ)器控制器204的處理器202。此片外存儲(chǔ)器控制器通過外部數(shù)據(jù)總線205耦合到形式為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的存儲(chǔ)器子系統(tǒng)206或第一存儲(chǔ)器206。存儲(chǔ)器子系統(tǒng)206包括“n”個(gè)存儲(chǔ)頁面206a至206n，其中n個(gè)頁面中的每個(gè)頁面都是可以被分別訪問的。還提供了超高速緩存緩沖器208，用于從存儲(chǔ)器子系統(tǒng)傳送的單個(gè)超高速緩存線路，并用于在將多超高速緩存線路存儲(chǔ)在作為SoC201的一部分提供的超高速緩沖存儲(chǔ)器207內(nèi)之前存儲(chǔ)從存儲(chǔ)器子系統(tǒng)傳送的多超高速緩存線路。
使用片外存儲(chǔ)器控制器204來訪問任一存儲(chǔ)頁面206a至206n，以便使用外部數(shù)據(jù)總線205將數(shù)據(jù)字節(jié)從存儲(chǔ)器子系統(tǒng)提供給超高速緩沖存儲(chǔ)器207和超高速緩存緩沖器208。典型地，在存儲(chǔ)器子系統(tǒng)和超高速緩沖存儲(chǔ)器207或超高速緩存緩沖器208之間傳送的數(shù)據(jù)字節(jié)量是構(gòu)成超高速緩存線路的數(shù)據(jù)字節(jié)量；然而，在超高速緩存未命中情況期間，傳送構(gòu)成多個(gè)超高速緩存線路的數(shù)據(jù)字節(jié)量。片外存儲(chǔ)器控制器204受處理器202的控制，并負(fù)責(zé)執(zhí)行從存儲(chǔ)器子系統(tǒng)206到超高速緩沖存儲(chǔ)器207和超高速緩存緩沖器208的預(yù)取事務(wù)處理，以降低處理器故障周期。片外存儲(chǔ)器控制器204在其中包括用于執(zhí)行單個(gè)超高速緩存線路209a傳送操作和用于執(zhí)行多個(gè)超高速緩存線路傳送操作的電路。例如，多超高速緩存線路在超高速緩存未命中情況期間傳送兩個(gè)順序的超高速緩存線路209a和209b。
圖2b圖示多處理器片上系統(tǒng)(SoC)結(jié)構(gòu)211。該SoC內(nèi)的結(jié)構(gòu)類似于圖2a所示的結(jié)構(gòu)。然而，在這種情況下，已經(jīng)添加了附加處理器212。兩個(gè)處理器202和212都耦合到片外存儲(chǔ)器控制器204，并在從存儲(chǔ)器子系統(tǒng)206中檢索數(shù)據(jù)元素時(shí)共享外部數(shù)據(jù)總線205。因而，在一些情況期間，片外存儲(chǔ)器控制器204在訪問存儲(chǔ)器子系統(tǒng)以實(shí)現(xiàn)處理器202的預(yù)取事務(wù)處理。在這些相同情況期間，附加處理器212未立即訪問存儲(chǔ)器子系統(tǒng)，因?yàn)檎谑褂猛獠靠偩€205。
圖2c圖示多處理器片上系統(tǒng)(SoC)結(jié)構(gòu)221的另一實(shí)施例。該SoC內(nèi)的結(jié)構(gòu)類似于圖2b所示的。然而，在這種情況下，專用處理器222替換了附加處理器212。SoC的操作基本上與圖2b的相同。
根據(jù)圖2d，圖示一幅流程圖，其表示處理器工作在第一操作模式290或第二操作模式291中，用于在預(yù)取事務(wù)處理中傳送數(shù)據(jù)。在第一操作模式290中，處理器從第一存儲(chǔ)器向超高速緩沖存儲(chǔ)器傳送數(shù)據(jù)，一次傳送N個(gè)數(shù)據(jù)元素，在第二操作模式291中，處理器從第一存儲(chǔ)器向超高速緩沖存儲(chǔ)器傳送數(shù)據(jù)，一次傳送M×N個(gè)數(shù)據(jù)元素，其中M是大于1的整數(shù)。
根據(jù)圖3a，圖示存儲(chǔ)器子系統(tǒng)存儲(chǔ)頁面206a，具有在其中存儲(chǔ)的五個(gè)順序超高速緩存線路301至305。這些超高速緩存線路中的每個(gè)超高速緩存線路分別具有4個(gè)數(shù)據(jù)元素301a至301d直到305a至305d。這些5×4個(gè)數(shù)據(jù)元素位于開始地址0x00到0x10上。如果一般利用An表示數(shù)據(jù)元素的地址，則使用An+1＝An+(4*元素大小)發(fā)現(xiàn)到第n個(gè)元素的下一個(gè)順序線路。
當(dāng)從存儲(chǔ)器子系統(tǒng)向SoC內(nèi)的電路單元傳送超高速緩存線路時(shí)，使用存儲(chǔ)器系統(tǒng)，協(xié)議。對(duì)于這些協(xié)議而言，通常存在觀察到的三個(gè)方面。首先，存儲(chǔ)器子系統(tǒng)協(xié)議通常支持為事務(wù)處理單元大小的2的整數(shù)冪的事務(wù)處理大小。即，它們使用2的冪即2n的事務(wù)處理大小來操作。因此，2、4和8個(gè)元素?cái)?shù)據(jù)傳送對(duì)于存儲(chǔ)器子系統(tǒng)事務(wù)處理是常用的。
其次，存儲(chǔ)器子系統(tǒng)事務(wù)處理存儲(chǔ)區(qū)域通常是根據(jù)事務(wù)處理大小被對(duì)準(zhǔn)的區(qū)域。因此，4元素事務(wù)處理是指其中第一個(gè)元素被四元素對(duì)準(zhǔn)的區(qū)域，如圖3a所示，其中AnMOD(元素大小)＝0。在存儲(chǔ)器子系統(tǒng)內(nèi)對(duì)準(zhǔn)超高速緩存線路有助于從存儲(chǔ)器子系統(tǒng)內(nèi)讀出這些超高速緩存線路。盡管圖3a的超高速緩存線路均具有4個(gè)元素，因而Anmod4＝0，但也容易支持8元素超高速緩存線路。在圖3b中圖示包括8個(gè)元素超高速緩存線路的存儲(chǔ)器。
根據(jù)圖3b，圖示具有其中存儲(chǔ)的5個(gè)順序超高速緩存線路311至315的存儲(chǔ)器子系統(tǒng)存儲(chǔ)頁面106a。這些超高速緩存線路之中的每個(gè)超高速緩存線路分別包括8個(gè)數(shù)據(jù)元素311a至311h直到315a至315h。這5×8個(gè)數(shù)據(jù)元素位于開始地址0x00至0x20上。如果一般利用An表示這些數(shù)據(jù)元素的地址，則使用An+1＝An+(8*元素大小)發(fā)現(xiàn)到第n個(gè)元素的下一個(gè)順序線路。
此外，大多數(shù)存儲(chǔ)器子系統(tǒng)協(xié)議支持事務(wù)處理內(nèi)線性地址環(huán)繞式處理(wrap around)。因此，如果使用四元素對(duì)準(zhǔn)邊界之外的其他來訪問超高速緩存線路，則依然傳送這四個(gè)數(shù)據(jù)元素，然而，并不以順序數(shù)據(jù)元素遞增地址的順序進(jìn)行傳送。例如，如果對(duì)于元素301b出現(xiàn)超高速緩存未命中，則預(yù)取事務(wù)處理開始于元素301b的地址，因而以下述順序301b、301c、301d、301a從存儲(chǔ)器子系統(tǒng)傳送這些數(shù)據(jù)元素。傳送四個(gè)元素，因?yàn)檫@是在這個(gè)例子中使用的超高速緩存線路大小，并且存儲(chǔ)器子系統(tǒng)是四元素線路對(duì)準(zhǔn)的。只要將導(dǎo)致超高速緩存未命中和在地址0x00上的超高速緩存線路內(nèi)的元素即元素301b從存儲(chǔ)器子系統(tǒng)提供給處理器，則處理器開始未出現(xiàn)故障的操作。當(dāng)然，為了釋放處理器的重新填充單元以便將來使用，從存儲(chǔ)器子系統(tǒng)傳送整個(gè)四元素超高速緩存線路。
盡管看起來圖3a和圖3b的存儲(chǔ)器子系統(tǒng)結(jié)構(gòu)之間的差別僅在于設(shè)計(jì)選擇，但是現(xiàn)在已經(jīng)發(fā)現(xiàn)它支持兩種結(jié)構(gòu)，分別用于處理器的不同操作模式，這給整個(gè)系統(tǒng)的性能提供了好處。下面參考圖4的存儲(chǔ)器圖進(jìn)行解釋。
在圖4中，圖示四數(shù)據(jù)元素對(duì)準(zhǔn)的存儲(chǔ)器結(jié)構(gòu)，具有分隔8數(shù)據(jù)元素對(duì)準(zhǔn)的數(shù)據(jù)元素的粗線。當(dāng)超高速緩存命中情況出現(xiàn)時(shí)，該超高速緩存以與現(xiàn)有技術(shù)緩存類似的方式操作，其中因?yàn)樘幚砥鞑僮髟诘谝荒Ｊ?90中，在單個(gè)存儲(chǔ)器存取操作中傳送超高速緩存線路。當(dāng)超高速緩存未命中出現(xiàn)時(shí)，因?yàn)樘幚砥鞑僮髟诘诙Ｊ?91內(nèi)，在單個(gè)存儲(chǔ)器存取操作中傳送兩個(gè)超高速緩存線路。優(yōu)選地，這兩個(gè)超高速緩存線路是8元素對(duì)準(zhǔn)的。因而，當(dāng)對(duì)于數(shù)據(jù)元素401a出現(xiàn)超高速緩存未命中時(shí)，檢索超高速緩存線路401。然而，當(dāng)對(duì)于元素402e出現(xiàn)超高速緩存未命中時(shí)，在第一超高速緩存未命中數(shù)據(jù)傳送操作中傳送單個(gè)超高速緩存線路；此后，如果超高速緩存未命中情況繼續(xù)，則檢索兩個(gè)超高速緩存線路401?？蛇x擇地，檢索兩個(gè)超高速緩存線路402；這是較為不利的，因?yàn)樗鼮榱撕苄】赡艿脑鲆娑黾恿丝偩€使用。
當(dāng)對(duì)于元素403a出現(xiàn)超高速緩存未命中時(shí)，傳送兩個(gè)超高速緩存線路403增加了將足夠的數(shù)據(jù)存儲(chǔ)在超高速緩存內(nèi)以解決超高速緩存未命中的可能性，并降低了后續(xù)超高速緩存未命中的可能性。因?yàn)閿?shù)據(jù)元素403a靠近其超高速緩存線路的末尾，所以出現(xiàn)這種可能性。
再次參見圖4的存儲(chǔ)器圖，公開了本發(fā)明的另一個(gè)實(shí)施例。在超高速緩存未命中期間，當(dāng)滿足下述兩個(gè)條件時(shí)導(dǎo)致超高速緩存線路內(nèi)超高速緩存未命中的元素是在該超高速緩存線路內(nèi)的第一元素402a；和導(dǎo)致超高速緩存線路內(nèi)超高速緩存未命中402a的元素被四數(shù)據(jù)元素對(duì)準(zhǔn)以及被八數(shù)據(jù)元素對(duì)準(zhǔn)，則執(zhí)行預(yù)取事務(wù)處理，用于以兩個(gè)超高速緩存線路402的形式預(yù)取多個(gè)超高速緩存線路，每個(gè)超高速緩存線路具有四個(gè)數(shù)據(jù)元素。
當(dāng)滿足上述兩個(gè)條件時(shí)，執(zhí)行雙倍大小的預(yù)取事務(wù)處理，從而使用第二操作模式傳送八個(gè)數(shù)據(jù)元素402。這有利地允許處理器無故障地操作，只要將導(dǎo)致超高速緩存未命中的第一元素402a提供給處理器。此外，在將下一線路或預(yù)取線路的任何數(shù)據(jù)元素提供給處理器之前，由處理器檢索第一超高速緩存線路的所有數(shù)據(jù)元素。因此，這允許釋放處理器的再填充單元，只要將8元素事務(wù)處理的前四個(gè)元素提供給處理器。
當(dāng)超高速緩存線路內(nèi)的數(shù)據(jù)元素但非第一數(shù)據(jù)元素導(dǎo)致超高速緩存未命中時(shí)，因?yàn)榫€性地址環(huán)繞式處理，在本實(shí)施例中避免兩個(gè)順序的超高速緩存線路的傳送。因此，并不傳送來自下一順序超高速緩存線路的元素，因?yàn)樵撎幚砥鞑僮髟诘谝徊僮髂Ｊ街小?br> 有利地，當(dāng)指令超高速緩存參考具有非常規(guī)律的順序訪問模式時(shí)，根據(jù)該實(shí)施例的預(yù)取技術(shù)的性能有效地操作。因?yàn)楫?dāng)對(duì)某一超高速緩存線路的參考出現(xiàn)在存儲(chǔ)器子系統(tǒng)中時(shí)，在將來很可能參考該順序超高速緩存線路。因此，通過提供兩個(gè)超高速緩存線路即當(dāng)前的和順序的超高速緩存線路給處理器，減少了處理器故障周期以及與預(yù)取事務(wù)處理相關(guān)的總的恒定等待時(shí)間。
用于流/順序訪問模式的數(shù)據(jù)超高速緩存參考受益于順序預(yù)取。這些訪問模式通常在其第一元素上未命中超高速緩存線路。有利地，根據(jù)本發(fā)明實(shí)施例的預(yù)取當(dāng)前和下一順序超高速緩存線路的處理在出現(xiàn)未命中的超高速緩存線路的第一元素被八元素對(duì)準(zhǔn)時(shí)對(duì)于流/順序訪問模式是有益的。
當(dāng)然，當(dāng)出現(xiàn)未命中的超高速緩存線路內(nèi)的第一元素并非八元素對(duì)準(zhǔn)時(shí)，沒有系統(tǒng)上的性能命中，因?yàn)樗J(rèn)該系統(tǒng)的“正?！背咚倬彺骖A(yù)取操作。
盡管使用單個(gè)和雙倍超高速緩存線路大小描述了本發(fā)明，但是也可以使用其它的多個(gè)超高速緩存線路大小。優(yōu)選地，多個(gè)超高速緩存線路大小是2的冪。更優(yōu)選地，超高速緩存線路內(nèi)的數(shù)據(jù)元素?cái)?shù)量是2的冪。
在不脫離本發(fā)明的精神或范圍的情況下，可以預(yù)見許多其它的實(shí)施例。
權(quán)利要求
1.一種超高速緩存線路讀取的方法，包括以下步驟提供第一存儲(chǔ)器(206)，其中具有存儲(chǔ)器位置，用于存儲(chǔ)第一組N個(gè)數(shù)據(jù)元素(209a)和第二相鄰組N個(gè)數(shù)據(jù)元素(209b)，這兩組數(shù)據(jù)元素在第一存儲(chǔ)器(206)內(nèi)進(jìn)行線路對(duì)準(zhǔn)，其中N個(gè)數(shù)據(jù)元素構(gòu)成整數(shù)個(gè)線路；提供超高速緩沖存儲(chǔ)器(207)；提供處理器(202)，用于訪問超高速緩沖存儲(chǔ)器(207)和用于在兩個(gè)模式即第一模式(290)和第二模式(291)之中的每個(gè)模式內(nèi)操作；確定處理器的操作模式；當(dāng)處理器處于第一操作模式(290)中時(shí)，一次N個(gè)數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器傳送到超高速緩沖存儲(chǔ)器(207)；和至少若干次當(dāng)處理器處于第二操作模式(291)中時(shí)，一次M×N個(gè)數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器(206)傳送到超高速緩沖存儲(chǔ)器，其中M是大于1的整數(shù)。
2.根據(jù)權(quán)利要求1的方法，其中第一模式(290)包括超高速緩存命中模式，其中在請求時(shí)由處理器所請求的數(shù)據(jù)存儲(chǔ)在超高速緩沖存儲(chǔ)器(207)內(nèi)，和其中第二模式(291)包括超高速緩存未命中模式，其中在請求時(shí)由處理器所請求的數(shù)據(jù)并不存儲(chǔ)在超高速緩沖存儲(chǔ)器內(nèi)。
3.根據(jù)權(quán)利要求2的超高速緩存線路讀取的方法，包括以下步驟確定已經(jīng)出現(xiàn)超高速緩存未命中的數(shù)據(jù)元素(402a)是否在第一存儲(chǔ)器(206)內(nèi)被M線路對(duì)準(zhǔn)，和其中僅在數(shù)據(jù)元素(402a)被M線路對(duì)準(zhǔn)時(shí)，執(zhí)行一次M×N數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器(206)傳送到超高速緩沖存儲(chǔ)器(207)的步驟。
4.根據(jù)權(quán)利要求3的方法，其中M是2的冪。
5.根據(jù)權(quán)利要求4的方法，其中M是2。
6.根據(jù)權(quán)利要求5的方法，其中N＝4。
7.根據(jù)權(quán)利要求2的方法，包括以下步驟確定已經(jīng)出現(xiàn)超高速緩存未命中的數(shù)據(jù)元素(402a)是否在第一存儲(chǔ)器(206)內(nèi)被M線路對(duì)準(zhǔn)的數(shù)據(jù)元素(402)的線路內(nèi)，和其中僅當(dāng)數(shù)據(jù)元素(402a)被M線路對(duì)準(zhǔn)時(shí)，執(zhí)行一次M×N數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器(206)傳送到超高速緩沖存儲(chǔ)器(207)的步驟。
8.根據(jù)權(quán)利要求7的方法，其中M是2的冪。
9.根據(jù)權(quán)利要求8的方法，其中M是2。
10.根據(jù)權(quán)利要求9的方法，其中N＝4。
11.一種存儲(chǔ)器，其中存儲(chǔ)數(shù)據(jù)，該數(shù)據(jù)涉及用于執(zhí)行下述步驟的指令從包括第一操作模式(290)和第二操作模式(291)的多個(gè)操作模式中確定處理器的操作模式；當(dāng)處理器處于第一操作模式中時(shí)，一次N個(gè)數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器(206)傳送到超高速緩沖存儲(chǔ)器(207)；和至少若干次當(dāng)處理器處于第二操作模式(291)中時(shí)，一次M×N個(gè)數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器(206)傳送到超高速緩沖存儲(chǔ)器(207)，其中M是大于1的整數(shù)。
12.根據(jù)權(quán)利要求11的存儲(chǔ)器，其中該數(shù)據(jù)用于執(zhí)行指令，以使第一模式(290)包括超高速緩存命中模式，其中在請求時(shí)由處理器所請求的數(shù)據(jù)存儲(chǔ)在超高速緩沖存儲(chǔ)器(207)內(nèi)，和其中第二模式(291)包括超高速緩存未命中模式，其中在請求時(shí)由處理器(202)所請求的數(shù)據(jù)并不存儲(chǔ)在超高速緩存內(nèi)。
13.根據(jù)權(quán)利要求12的存儲(chǔ)器，其中該數(shù)據(jù)涉及用于執(zhí)行下述步驟的指令確定已經(jīng)出現(xiàn)超高速緩存未命中的數(shù)據(jù)元素是否在第一存儲(chǔ)器(206)內(nèi)被M線路對(duì)準(zhǔn)，和其中僅當(dāng)數(shù)據(jù)元素被M線路對(duì)準(zhǔn)時(shí)，執(zhí)行一次M×N數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器(206)傳送給超高速緩沖存儲(chǔ)器(207)的步驟。
14.根據(jù)權(quán)利要求13的存儲(chǔ)器，其中M是2的冪。
15.根據(jù)權(quán)利要求14的存儲(chǔ)器，其中M是2。
16.根據(jù)權(quán)利要求15的存儲(chǔ)器，其中N＝4。
17.根據(jù)權(quán)利要求12的存儲(chǔ)器，其中該數(shù)據(jù)涉及用于執(zhí)行下述步驟的指令確定已經(jīng)出現(xiàn)超高速緩存未命中的數(shù)據(jù)元素(402a)是否在第一存儲(chǔ)器(206)內(nèi)被M線路對(duì)準(zhǔn)的數(shù)據(jù)元素的線路內(nèi)，和其中僅當(dāng)數(shù)據(jù)元素被M線路對(duì)準(zhǔn)時(shí)，執(zhí)行一次M×N數(shù)據(jù)元素(402a)地將數(shù)據(jù)從第一存儲(chǔ)器(206)傳送到超高速緩沖存儲(chǔ)器(207)的步驟。
18.根據(jù)權(quán)利要求17的方法，其中M是2的冪。
19.根據(jù)權(quán)利要求18的方法，其中M是2。
20.根據(jù)權(quán)利要求19的方法，其中N＝4。
21.一種存儲(chǔ)器系統(tǒng)電路，包括超高速緩沖存儲(chǔ)器(207)；和超高速緩存線路讀取電路(204)，用于在第一模式操作中，在單個(gè)操作中將構(gòu)成一個(gè)或多個(gè)超高速緩存線路的N個(gè)數(shù)據(jù)元素讀取到超高速緩沖存儲(chǔ)器內(nèi)，并在第二其他操作模式中，在單個(gè)操作中將構(gòu)成多個(gè)超高速緩存線路的M個(gè)數(shù)據(jù)元素讀取到超高速緩沖存儲(chǔ)器內(nèi)，其中M＞N，并且其中M和N之中的每個(gè)都是整數(shù)個(gè)超高速緩存線路。
22.根據(jù)權(quán)利要求21的存儲(chǔ)器系統(tǒng)電路，其中N個(gè)數(shù)據(jù)元素構(gòu)成一個(gè)超高速緩存線路，和M個(gè)數(shù)據(jù)元素構(gòu)成多個(gè)超高速緩存線路。
23.根據(jù)權(quán)利要求22的存儲(chǔ)器系統(tǒng)電路，其中M個(gè)數(shù)據(jù)元素構(gòu)成兩個(gè)超高速緩存線路。
24.根據(jù)權(quán)利要求23的存儲(chǔ)器系統(tǒng)，其中N＝4。
25.根據(jù)權(quán)利要求23的存儲(chǔ)器系統(tǒng)，包括用于操作在超高速緩存命中操作模式和超高速緩存未命中操作模式中的處理器，和其中第一操作模式(290)是處理器的超高速緩存命中操作模式和第二其他操作模式(291)是處理器的超高速緩存未命中操作模式。
26.根據(jù)權(quán)利要求21的存儲(chǔ)器系統(tǒng)，包括用于操作在超高速緩存命中操作模式和超高速緩存未命中操作模式中的處理器(202)，和其中第一操作模式(290)是處理器(202)的超高速緩存命中操作模式和第二其他操作模式(291)是處理器(202)的超高速緩存未命中操作模式。
27.根據(jù)權(quán)利要求26的存儲(chǔ)器系統(tǒng)，其中第二其他操作模式(291)是超高速緩存未命中模式，其中超高速緩存未命中涉及為M數(shù)據(jù)元素對(duì)準(zhǔn)的數(shù)據(jù)元素的超高速緩存線路內(nèi)的數(shù)據(jù)元素。
28.根據(jù)權(quán)利要求27的存儲(chǔ)器系統(tǒng)，其中第二其他操作模式(291)是超高速緩存未命中模式，其中超高速緩存未命中涉及M數(shù)據(jù)元素對(duì)準(zhǔn)的數(shù)據(jù)元素。
29.一種存儲(chǔ)器系統(tǒng)電路，包括超高速緩沖存儲(chǔ)器(207)；和超高速緩存線路讀取電路(204)，用于在第一超高速緩存命中操作模式(290)中，在單個(gè)操作中將構(gòu)成一個(gè)或多個(gè)超高速緩存線路的N個(gè)數(shù)據(jù)元素讀取到超高速緩沖存儲(chǔ)器(206)內(nèi)，并用于若干次在第二超高速緩存未命中操作模式(291)中，在單個(gè)操作中將構(gòu)成多個(gè)超高速緩存線路的M個(gè)數(shù)據(jù)元素讀取到超高速緩沖存儲(chǔ)器(206)內(nèi)，其中M＞N，并且其中M和N之中的每個(gè)都是整數(shù)個(gè)超高速緩存線路。
全文摘要
超高速緩存線路讀取的示例性實(shí)施例包括提供第一存儲(chǔ)器(206)，其中具有用于存儲(chǔ)第一組N個(gè)數(shù)據(jù)元素(209a)和第二相鄰組N個(gè)數(shù)據(jù)元素(209b)的位置。這兩組數(shù)據(jù)元素與第一存儲(chǔ)器(206)線路對(duì)準(zhǔn)。N個(gè)數(shù)據(jù)元素構(gòu)成整數(shù)個(gè)線路。提供處理器(202)，用于訪問超高速緩沖存儲(chǔ)器(207)，并且該處理器操作在兩種模式，即第一模式(290)和第二模式(291)。確定處理器的操作模式。當(dāng)該處理器處于第一模式(290)中時(shí)，一次N個(gè)數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器傳送到超高速緩沖存儲(chǔ)器(207)。當(dāng)該處理器處于第二模式中時(shí)，至少若干次，該處理器一次M×N個(gè)數(shù)據(jù)元素地將數(shù)據(jù)從第一存儲(chǔ)器(206)傳送到超高速緩沖存儲(chǔ)器，M是大于1的整數(shù)。
文檔編號(hào)G06F12/08GK1679006SQ03819933
公開日2005年10月5日 申請日期2003年8月15日 優(yōu)先權(quán)日2002年8月23日
發(fā)明者J·-W·范德維爾德特 申請人:皇家飛利浦電子股份有限公司