專利名稱：一種雙通道共享存儲器的實(shí)現(xiàn)方法
所屬領(lǐng)域本發(fā)明涉及一種外部存儲器接口電路的設(shè)計方法，確切地說，涉及一種兼顧技術(shù)復(fù)雜性、成本、存儲器的容量及性能等多方面參數(shù)的雙通道共享存儲器的實(shí)現(xiàn)方法，屬于邏輯IC或ASIC芯片的電路設(shè)計技術(shù)領(lǐng)域。
使用先進(jìn)先出存儲器(FIFO)作為外部共享存儲器，對于邏輯IC或ASIC芯片的設(shè)計，實(shí)現(xiàn)起來比較簡單，但是邏輯IC或ASIC芯片不能對被訪問存儲器單元的地址進(jìn)行控制，只能按照一定的順序訪問FIFO中存儲器單元的內(nèi)容，因此只能在一些特定的應(yīng)用場合使用FIFO作為外部共享存儲器，不具有應(yīng)用的普遍性；并且FIFO的價格較高，容量很小。
使用雙端口RAM作為外部共享存儲器，對于邏輯IC或ASIC芯片的設(shè)計來講，其實(shí)現(xiàn)起來也比較簡單，還不存在必須順序訪問FIFO中存儲器單元內(nèi)容的缺陷，具有應(yīng)用的普遍性。并且由于邏輯IC或ASIC芯片內(nèi)部的不同邏輯模塊可以通過雙端口RAM的不同端口同時訪問雙端口RAM，無需等待總線仲裁，使得該邏輯IC或ASIC芯片的工作效率和性能都比較高。但是雙端口RAM同樣具有價格高，容量很小的缺點(diǎn)；并且它所需要的信號線很多，是普通存儲器的兩倍，會極大地浪費(fèi)邏輯IC或ASIC芯片的管腳資源。
如果使用總線仲裁的方法訪問外部共享存儲器，該外部共享存儲器雖然可以使用比較便宜同時容量也比較大的存儲器芯片，也不需要占用邏輯IC或ASIC芯片太多的管腳資源，但是需要設(shè)計總線仲裁電路，同時邏輯IC或ASIC芯片內(nèi)部使用該共享存儲器的邏輯模塊需要申請及等待分配總線使用權(quán)，使整個芯片的邏輯的復(fù)雜性提高，同時其工作效率和性能也會降低。
所述的多路二選一開關(guān)至少包括有下列各個雙通道兩個通道的地址信號，兩個通道的控制信號和兩個通道的數(shù)據(jù)輸出信號。
所述的切換控制信號可以是和其所連接的邏輯IC或ASIC芯片的系統(tǒng)時鐘同頻、反相的開關(guān)選擇信號。
本發(fā)明的特點(diǎn)是在邏輯IC或ASIC芯片的硬件邏輯結(jié)構(gòu)、工作時鐘頻率和信號時序上采用一定的技術(shù)措施，就可以把一個單端口的存儲器等效于一個雙端口的存儲器，使得邏輯IC或ASIC芯片內(nèi)部的兩個不同模塊，可以分別得到一個獨(dú)立的存儲器訪問接口，并且該接口的時鐘頻率和整個系統(tǒng)的時鐘頻率相同，在應(yīng)用上非常方便，從而解決了目前常用的幾種外部共享存儲器方案的明顯弊端，得到一種在共享存儲器的容量、成本、設(shè)計復(fù)雜性和系統(tǒng)性能等多方面都結(jié)合得比較好，且可以普遍應(yīng)用的外部共享存儲器的實(shí)現(xiàn)方法?？梢灶A(yù)見，本發(fā)明的方法將會在今后獲得很好的推廣應(yīng)用。
圖2是本發(fā)明雙通道共享存儲器的實(shí)施例的邏輯方框圖。
參見圖2所示的本發(fā)明雙通道共享存儲器的實(shí)施例的邏輯結(jié)構(gòu)方框圖，該實(shí)施例中使用的外部共享存儲器是同步靜態(tài)存儲器(SSRAM)。該雙通道共享存儲器的硬件邏輯結(jié)構(gòu)也是一個受切換控制信號(又稱時隙分配開關(guān))SWITCH控制選通的多路二選一開關(guān)U1，該多路二選一開關(guān)U1包括有下列各個雙通道A、B兩個通道的地址信號UA_ADD和UB_ADD，A、B兩個通道的讀寫控制信號UA_WEN和UB_WEN，A、兩個B通道的數(shù)據(jù)輸出信號UA_DTO和UB_DTO。這里的切換控制信號(即時隙分配開關(guān))SWITCH的信號波形要求與系統(tǒng)時鐘CLK同頻同相(或反相)，以便使信號SWITCH為“0”時對應(yīng)的SCLK時鐘周期分配給A通道訪問共享存儲器，SWITCH為“1”時對應(yīng)的SCLK時鐘周期分配給B通道訪問共享存儲器，從而實(shí)現(xiàn)了使上述兩個A、B獨(dú)立通道的地址信號、數(shù)據(jù)信號和讀寫控制信號可以在一個系統(tǒng)時鐘的周期內(nèi)，分別在該切換控制信號為“0”和“1”的時刻被送到多路二選一開關(guān)U1的輸出端。圖中CLK為系統(tǒng)時鐘信號，SCLK為系統(tǒng)時鐘CLK的兩倍頻時鐘信號，由該邏輯芯片內(nèi)部或外部的鎖相環(huán)對系統(tǒng)時鐘CLK鎖相倍頻后得到。同樣地，上述多路二選一開關(guān)U1輸出的地址信號SRMADD、數(shù)據(jù)信號SRMDTO和控制信號SRMWEN都需要經(jīng)過適當(dāng)?shù)臅r序調(diào)整后才能被輸出到與外部存儲器連接的地址信號PINSRMADD、數(shù)據(jù)信號PINSRMDAT、讀寫控制信號PINSRMWEN的相應(yīng)管腳，以滿足外部共享存儲器對于各信號之間的時序要求；而該外部存儲器的輸入的數(shù)據(jù)信號SRMDTI也要進(jìn)行時序調(diào)整和鎖存后才能分別得到A、B兩個通道的數(shù)據(jù)輸入信號UA_DTI和UB_DTI。圖中的U2、U3、U4、U5、U7、U8、U9和U10都是用于完成時序調(diào)整及數(shù)據(jù)鎖存的電路。該同步靜態(tài)存儲器(SSRAM)的容量相對于雙端口RAM來說要大得多，同時其價格卻要低很多，即使用該同步靜態(tài)存儲器(SSRAM)作為共享存儲器具有很好的性能價格比；并且SSRAM允許的工作速度很高，比較適合對性能要求較高的場合。
申請人已經(jīng)按照本發(fā)明的方法進(jìn)行了實(shí)施試驗(yàn)，上述同步靜態(tài)存儲器(SSRAM)的實(shí)施例即為其中之一，這些雙通道共享存儲器的實(shí)施試驗(yàn)是成功的，實(shí)現(xiàn)了預(yù)期的發(fā)明目的。
權(quán)利要求
1.一種雙通道共享存儲器的實(shí)現(xiàn)方法，其特征在于該方法包括有下列步驟(1)首先將該共享存儲器的工作時鐘頻率設(shè)置為其所連接的邏輯IC或ASIC芯片的系統(tǒng)時鐘頻率的兩倍，使該邏輯IC或ASIC芯片內(nèi)部的兩個不同模塊可以采用分時的方法從兩個獨(dú)立的訪問通道分別訪問該外部共享存儲器；(2)因?yàn)樵撾p通道共享存儲器模塊的邏輯結(jié)構(gòu)為一個受切換控制信號控制選通的多路二選一開關(guān)，將該切換控制信號設(shè)置為和該共享存儲器所連接的邏輯IC或ASIC芯片的系統(tǒng)時鐘同頻、同相的開關(guān)選擇信號，使上述兩個獨(dú)立訪問通道的地址信號、數(shù)據(jù)信號和讀寫控制信號分別在該切換控制信號為“1”和“0”的時刻被送到多路二選一開關(guān)的輸出端；(3)對上述多路二選一開關(guān)輸出的地址信號、數(shù)據(jù)信號和控制信號進(jìn)行時序調(diào)整，然后再將其輸出到外部共享存儲器的相應(yīng)管腳，以滿足外部共享存儲器對于各信號之間的時序要求；(4)對輸入的數(shù)據(jù)信號分別進(jìn)行時序調(diào)整和鎖存處理后，得到兩個通道的數(shù)據(jù)輸入信號。
2.根據(jù)權(quán)利要求1所述的雙通道共享存儲器的實(shí)現(xiàn)方法，其特征在于所述的多路二選一開關(guān)至少包括有下列各個雙通道兩個通道的地址信號，兩個通道的控制信號和兩個通道的數(shù)據(jù)輸出信號。
3.根據(jù)權(quán)利要求1所述的雙通道共享存儲器的實(shí)現(xiàn)方法，其特征在于所述的切換控制信號可以是和其所連接的邏輯IC或ASIC芯片的系統(tǒng)時鐘同頻、反相的開關(guān)選擇信號。
全文摘要
一種雙通道共享存儲器的實(shí)現(xiàn)方法，是在設(shè)置該共享存儲器的工作時鐘頻率、切換控制信號和輸出/輸入信號的時序上采用多種技術(shù)措施如將該共享存儲器的時鐘頻率設(shè)置為其所連接的邏輯IC或ASIC芯片的系統(tǒng)時鐘頻率的兩倍，將該共享存儲器的切換控制信號設(shè)置為和其所連接的邏輯IC或ASIC芯片的系統(tǒng)時鐘同頻、同相的開關(guān)選擇信號等，把一個單端口的存儲器等效成一個雙端口的存儲器，使得邏輯IC或ASIC芯片內(nèi)部的兩個不同模塊，可分別得到一個獨(dú)立的存儲器訪問接口，并且該接口的時鐘頻率和整個系統(tǒng)的時鐘頻率相同，應(yīng)用非常方便，從而得到一種在共享存儲器的容量、成本、設(shè)計的復(fù)雜性和系統(tǒng)性能等多方面都結(jié)合得較好，且可普遍應(yīng)用的外部共享存儲器的實(shí)現(xiàn)方法。
文檔編號G06F13/16GK1421789SQ0113509
公開日2003年6月4日 申請日期2001年11月27日 優(yōu)先權(quán)日2001年11月27日
發(fā)明者涂君, 雷春 申請人:華為技術(shù)有限公司