專利名稱：一種低功耗電阻存儲(chǔ)器的實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明屬微電子技術(shù)領(lǐng)域，具體涉及一種低功耗電阻存儲(chǔ)器的實(shí)現(xiàn)方法。
技術(shù)背景存儲(chǔ)器在半導(dǎo)體市場(chǎng)中占有著重要的地位。由于便攜式電子設(shè)備的不斷普及，不揮發(fā) 存儲(chǔ)器在整個(gè)存儲(chǔ)器市場(chǎng)中的份額也越來越大，其中卯％以上的份額被FLASH占據(jù)。但 是由于串?dāng)_(CROSS TALK)、以及隧穿層不能隨技術(shù)代發(fā)展無限制減薄、與嵌入式系統(tǒng) 集成等FLASH發(fā)展的瓶頸問題，迫使人們尋找性能更為優(yōu)越的新型不揮發(fā)存儲(chǔ)器。最近， 電阻隨機(jī)存儲(chǔ)器(Resistive Random Access Memory,簡(jiǎn)稱為RRAM)因?yàn)槠涓呙芏?、低?本、有很強(qiáng)的隨技術(shù)代發(fā)展能力等特點(diǎn)引起高度關(guān)注，所使用的材料有相變材料、摻雜的 SrZr03、鐵電材料PbZrTi03、鐵磁材料Pri.xCaxMn03、 二元金屬氧化物材料[1]、有機(jī)材料 等。其中一些二元金屬氧化物(如銅的氧化物[2]、鉤的氧化物、鈦的氧化物、鎳的氧化物、 鋁的氧化物等)由于在組份精確控制、與集成電路工藝兼容性及成本方面的潛在優(yōu)勢(shì)格外受 關(guān)注。圖1是電阻存儲(chǔ)單元的I一V特性曲線的示意圖W，曲線101表示起始態(tài)為高阻的IV 曲線，電壓掃描方向如箭頭所示，當(dāng)電壓從O開始向正向逐漸增大到V^時(shí)，電流會(huì)突然 迅速增大，表明存儲(chǔ)電阻從高阻突變成低阻狀態(tài)，曲線100表示起始態(tài)為低阻的狀態(tài)，當(dāng) 電壓由0向負(fù)向逐漸增大到VT2時(shí)，電流達(dá)到最大值，此后電流會(huì)突然迅速減小，表明存 儲(chǔ)電阻從低阻突變成高阻狀態(tài)。在電信號(hào)作用下，器件可在高阻和低阻間可逆轉(zhuǎn)換，從而 達(dá)到信號(hào)存儲(chǔ)的作用。通常稱從高阻轉(zhuǎn)換為低阻的操作為置位(set)操作，從低阻轉(zhuǎn)換為 高阻的為復(fù)位(reset)操作。圖2是已報(bào)道的傳統(tǒng)的電阻存儲(chǔ)單元結(jié)構(gòu)圖[2]。其中21是金屬下電極，23是電阻存儲(chǔ) 薄膜，25是金屬上電極，三者共同組成存儲(chǔ)單元10，可以看到，它采用了金屬電極一電 阻存儲(chǔ)薄膜一金屬電極(MIM)的三明治結(jié)構(gòu)。圖3是一種Al/CuxO/Cu結(jié)構(gòu)電阻存儲(chǔ)器的I-V特性曲線圖，從圖中可以看出當(dāng)電壓從 OV向負(fù)電壓掃描時(shí)，存儲(chǔ)器從低阻態(tài)向高阻態(tài)轉(zhuǎn)變實(shí)現(xiàn)RESET操作，RESET操作電流達(dá) 到約0.01A。由于其低阻態(tài)電阻值很低(約幾十歐姆)，在此時(shí)存儲(chǔ)狀態(tài)讀的電流也將達(dá)到 mA數(shù)量級(jí)。因此，根據(jù)功耗公式P^ZRt，復(fù)位操作電流大意味著大的功耗，這將將成為之一。有文獻(xiàn)研究的結(jié)果表明[3]，復(fù)位操作過程與電流流過產(chǎn)生 的焦耳熱有關(guān)，是一種熱擦除的機(jī)制，當(dāng)產(chǎn)生的焦耳熱高時(shí)，會(huì)對(duì)復(fù)位操作過程有利。找 到一種降低電阻存儲(chǔ)器復(fù)位操作電流的方法具有很大實(shí)際應(yīng)用意義。圖4a是Sumsang Electronics公司專利申請(qǐng)的另外一種RRAM結(jié)構(gòu)W，它與傳統(tǒng)的MIM 三明治結(jié)構(gòu)的不同之處在于在兩個(gè)電極之間增加了一層電流控制層。如圖4a所示，21是 金屬下電極，23是電阻存儲(chǔ)薄膜，25是金屬上電極，26是電流控制層。其中電流控制層26 是一種氧化物，它可以為過渡金屬元素?fù)诫s的ZnOx和RuOx、過渡金屬元素的氧化物、 摻雜Al和In的ZnOx和RuOx、金屬摻雜的Si02和Zr02。圖4b是圖4a所示結(jié)構(gòu)的電阻示意圖， RTE、 Rr、 RNi0、 Rbe分別示25、 26、 20和21的電阻，電流控制層26的電阻范圍在大約10Q 至IJ10kQ。通過電流控制層26的電阻RR，可以使RRAM單元的低阻態(tài)電阻升高，從而可以減 小低電阻態(tài)的電流值，根據(jù)功耗公式P^Rt，電流I明顯減小，電阻R部分增加，整體存儲(chǔ) 單元的讀或?qū)懙墓腜將可以得到降低。但是在實(shí)際電阻存儲(chǔ)器的制造過程中，圖4a所示結(jié)構(gòu)電阻存儲(chǔ)器的電流控制層的實(shí)現(xiàn)是通過CVD或者濺射等方法形成，過渡金屬元素的氧化物和多元摻雜的金屬氧化物形成過程相對(duì)復(fù)雜，特別是金屬摻雜的氧化物，在常規(guī)集成電路制造方法中其薄膜成份比例控制較難，同時(shí)均勻性難以保證，這將影響電阻存儲(chǔ)器的制造成本和均勻可靠性。同時(shí)過渡金屬元素相對(duì)于CMOS集成電路的前端和后段工藝是一種新的元素，對(duì)設(shè)備有一定的污染性，因此在制造過程種必須謹(jǐn)慎考慮。 發(fā)明內(nèi)容本發(fā)明的目的在于提供一種工藝簡(jiǎn)單、均勻可靠性好的低功耗電阻存儲(chǔ)器的實(shí)現(xiàn)方法。本發(fā)明提供的低功耗電阻存儲(chǔ)器的實(shí)現(xiàn)方法，具體通過降低電阻存儲(chǔ)器的復(fù)位操作或 讀操作的電流方法實(shí)現(xiàn)電阻存儲(chǔ)器的功耗降低。實(shí)現(xiàn)方法在于通過在金屬氧化物電阻存儲(chǔ) 薄膜和導(dǎo)電電極之間或者在兩層金屬氧化物電阻存儲(chǔ)薄膜之間插入一層二元金屬氧化物 或者二元金屬氮化物介質(zhì)薄膜，其介質(zhì)薄膜的電阻率在10歐，cm以上。所插入的介質(zhì)薄 膜作為串聯(lián)電阻層來減小存儲(chǔ)器的復(fù)位操作電流和讀電流；或者通過通過所插入介質(zhì)薄膜 產(chǎn)生的熱量對(duì)電阻存儲(chǔ)薄膜加熱，使電阻存儲(chǔ)層更加容易實(shí)現(xiàn)復(fù)位操作，從而降低復(fù)位操 作電流。所述的二元金屬氧化物介質(zhì)薄膜，可以是氧化鋁(A1203)、氧化鉭(Ta205)、氧化銅 (CuO)、氧化鉿(HfO2)或氧化鴇(W03)等材料。所述的二元金屬氮化物介質(zhì)薄膜，可以是氮化銅(Cu3N)等材料。
所述的金屬氧化物電阻存儲(chǔ)薄膜可以是CuxO (l<x《2)，或者WOx (l《x《3)，或 者NiOx (0.66<x《l)，或者Ti02。所述的介質(zhì)薄膜的制造具有易于與集成電路制造工藝兼容的特點(diǎn)，成本低，厚度和成 份易于控制；其中氧化銅(CuO)介質(zhì)薄膜形成于CuxO存儲(chǔ)介質(zhì)層之上時(shí)，還可以通過 控制氧化工藝來氧化銅，自對(duì)準(zhǔn)形成氧化銅。


圖1電阻存儲(chǔ)器的I-V特性曲線。圖2目前報(bào)道的MIM電阻存儲(chǔ)器結(jié)構(gòu)圖。圖3 CuxO電阻存儲(chǔ)器的I-V特性曲線。圖4a Samsung報(bào)道的電阻存儲(chǔ)器橫截面圖。圖4b為圖4a所示結(jié)構(gòu)的電阻示意圖。圖5為低功耗電阻存儲(chǔ)器實(shí)施例橫截面圖。圖6到圖10為形成圖5結(jié)構(gòu)所示實(shí)施例的方法示意圖。圖中標(biāo)號(hào)IOO是初始態(tài)為低阻電壓掃描曲線，101分別為初始態(tài)為高阻的電壓掃描 曲線，IO為電阻存儲(chǔ)單元，ll為電阻存儲(chǔ)單元，110為電阻存儲(chǔ)單元，21表示下電極，23 表示電阻存儲(chǔ)層，26表示電流控制層，25表示上電極，200表示襯底，201下電極，203 表示電阻存儲(chǔ)層，204表示絕緣介質(zhì)層，205表示上電極，206表示插入介質(zhì)層，601表示 溝槽。
具體實(shí)施方式
在下文中結(jié)合圖示在參考實(shí)施例中更完全地描述本發(fā)明，本發(fā)明提供優(yōu)選實(shí)施例，但 不應(yīng)該被認(rèn)為僅限于在此闡述的實(shí)施例。在圖中，為了清楚放大了層和區(qū)域的厚度，但作 為示意圖不應(yīng)該被認(rèn)為嚴(yán)格反映了幾何尺寸的比例關(guān)系。在此參考圖是本發(fā)明的理想化實(shí)施例的示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅限于圖中所示的區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如干法刻蝕得到的曲線通常具有彎曲或圓潤的特點(diǎn)，但在本發(fā)明實(shí)施例圖示中，均以矩形表示，圖中的表示是示意性的，但這不應(yīng)該被認(rèn)為限制本發(fā)明的范圍。 圖5為根據(jù)本發(fā)明電阻存儲(chǔ)器實(shí)施例的剖面圖的一部分。參考圖5， 110為電阻存儲(chǔ)單元，電阻存儲(chǔ)單元110可以在集成電路襯底200上形成， 襯底200可以使用二氧化硅，摻雜的二氧化硅，氮化硅或其它材料形成。電阻存儲(chǔ)單元110 包括下電極201、存儲(chǔ)介質(zhì)層203、插入介質(zhì)層206和上電極205。下電極201可以是使用 標(biāo)準(zhǔn)大馬士革工藝形成的銅下電極；或是用化學(xué)氣相沉積的方法形成的W下電極；或是其
它金屬或半金屬，其包含但不限于鈦、鉑、氮化鈦(TiN)或氮化鋁鈦(TiAlN)，電極也 可是金屬和半金屬的復(fù)合層，可以用物理濺射、化學(xué)反應(yīng)濺射、物理汽相沉積、化學(xué)汽相 沉積或電化學(xué)沉積(ECP)等方法形成。存儲(chǔ)介質(zhì)層203形成在下電極201之上，能在外 部電信號(hào)的作用下在高阻態(tài)和低阻態(tài)之間來會(huì)轉(zhuǎn)變，它起存儲(chǔ)特性的作用，它可以是 CuxO(Kx《2)電阻存儲(chǔ)薄膜，或者WOx (Kx《3)電阻存儲(chǔ)薄膜，或者NiO (0.66<x 《1)電阻存儲(chǔ)薄膜，或者Ti02電阻存儲(chǔ)薄膜，可以用熱氧化或化學(xué)反應(yīng)濺射或物理汽相 沉積或化學(xué)汽相沉積或原子層淀積(ALD)等的方法制作存儲(chǔ)層薄膜。上電極205可以是 金屬或者導(dǎo)電金屬化合物，它可以用物理濺射、化學(xué)反應(yīng)濺射、物理汽相沉積、化學(xué)汽相 沉積或電化學(xué)沉積(ECP)等方法形成。插入介質(zhì)層206位于上電極205和存儲(chǔ)介質(zhì)層203 之間，它也可以位于下電極201和存儲(chǔ)介質(zhì)層203之間，其位置不受本實(shí)施例圖限制；插 入介質(zhì)層206可以是氧化鋁(A1203)、氧化鉭(Ta205)、氧化銅(CuO)、氧化鉿(Hf02)、 氧化鎢(W03)等是二元金屬氧化物介質(zhì)材料，也可以是是氮化銅(Cu3N)等二元金屬氮 化物介質(zhì)薄膜材料，插入介質(zhì)層206電阻率大于電阻存儲(chǔ)層203低阻狀態(tài)的電阻率，其電 阻率在10Q.cm以上。當(dāng)存儲(chǔ)介質(zhì)層203是低阻態(tài)時(shí)，插入介質(zhì)層電阻206高于存儲(chǔ)介質(zhì) 層203，電流流過高電阻的插入介質(zhì)層206，產(chǎn)生的熱量對(duì)電阻存儲(chǔ)層203加熱，從而有 利于復(fù)位操作時(shí)從低阻到高阻的轉(zhuǎn)變，換而言之，用較小的電流就能產(chǎn)生復(fù)位操作所需的 熱量；同時(shí)，插入介質(zhì)層206可以作為串聯(lián)電阻層，增加存器器的低阻態(tài)電阻，從而減小 存儲(chǔ)器的讀操作電流；因此插入介質(zhì)層206能從整體上降低電阻存儲(chǔ)單元的復(fù)位操作電流 和讀操作電流，起降低存儲(chǔ)器功耗的作用。由于所插入介質(zhì)層206是氧化鋁(A1203)、氧 化鉭(Ta205)、氧化銅(CuO)、氧化鉿(Hf02)、氧化鎢(W03)等是二元金屬氧化物介 質(zhì)材料，這些材料可以通過ALD等薄膜生長辦法形成，薄膜的厚度成分容易控制，成熟 的集成電路工藝條件下能夠完成；也可以通過氧化金屬的辦法形成二元金屬氧化物介質(zhì)， 例如熱氧化和等離子氧化銅或者鴿的方法分別形成氧化銅和氧化鎢，這種方法也與集成電 路制造工藝兼容；從而整體上能在降低功耗電阻存儲(chǔ)的實(shí)現(xiàn)方法上能實(shí)現(xiàn)低低成本。接下來，將以基于CuxO的電阻隨機(jī)存儲(chǔ)器結(jié)合圖5示實(shí)施例基本結(jié)構(gòu)更完全地描述形成低功耗電阻存儲(chǔ)器單元的實(shí)現(xiàn)方法，圖6到圖10圖示了形成本實(shí)施例的電阻隨機(jī)存取器件單元的方法的剖面圖。參考圖6，襯底200可以為單晶硅，也可以是銅互連中銅線層，利用化學(xué)汽相淀積(CVD)工藝在襯底200上形成Si02介質(zhì)層204。本發(fā)明的進(jìn)一步實(shí)施，參考圖7，利用光刻工藝形成窗口，再利用如刻蝕工藝在窗口處千法刻蝕去除204的一部分形成溝槽601，然后濕法去除光刻膠。
本發(fā)明的進(jìn)一步實(shí)施，參考圖8，采用銅互連中大馬士革的方法，先形成Ta/TaN阻擋 層，形成籽晶層，電鍍銅，退火，然后再CMP去除多余銅，下電極201形成。本發(fā)明的進(jìn)一步實(shí)施，參考圖9，用等離子體氧化或熱氧化的辦法在下電極201上形 成CuxO電阻存儲(chǔ)薄膜203。本發(fā)明的進(jìn)一步實(shí)施，參考圖10a，在CuxO電阻存儲(chǔ)薄膜203及Si02介質(zhì)層204上 原子層淀積2nmAl203介質(zhì)層206。在另一實(shí)施例中，參考圖10b，在氧氣氣氛中350度退火5分鐘，Cux0電阻存儲(chǔ)薄膜 203上表面層自對(duì)準(zhǔn)成10nm左右的CuO介質(zhì)層206。本發(fā)明的進(jìn)一步實(shí)施，參考圖3a，在八1203介質(zhì)層206上濺射Al形成上電極205。在另一實(shí)施例中，參考圖3b，在CuO介質(zhì)層206和Si02介質(zhì)層204上濺射Al形成 上電極205。至此，本發(fā)明電阻存儲(chǔ)器單元形成，該電阻存儲(chǔ)器具有較小讀操作和復(fù)位操作電流， 功耗低，同時(shí)實(shí)現(xiàn)過程相對(duì)簡(jiǎn)單，工藝兼容性強(qiáng)。參考文獻(xiàn)[1] I.G. Baek, M,S. Lee, S. Seo, M丄Lee， D.H. Seo, .S. Suh， J.C. Park, S.O. Park, H.S. Kim, I.K. Yoo, U-InChung, and J.T. Moon, "Highly scalable non-volatile resistive memory using simple binary oxide drivenby asymmetric unipolar voltage pulses", /￡Z)M7fec/ . ￡>/g. p.587 (2004). [2] A. Chen, S. Haddad, Y.-C. Wu, "on-Volatile Resistive Switching for Advanced Memory Applications"/五DMTecA D/g.， p. 746, 2005 [3] Tzu-Ning Fang, Swaroop Kaza, Sameer Haddad, etal. "Erase Mechanism for Copper Oxide ResistiveSwitching" . IEDM Tech Dig.， 2006 [4] Myoung Lee， Yongin-si Yoon-dong Park, Hyun-sang Hwang, Dong-soo Lee， "Resistance Random access memoryDevice and a Method of Manufacturing the Same". United States Patent Application, Application serialnumber: 11/654003
權(quán)利要求
1一種低功耗電阻存儲(chǔ)器的實(shí)現(xiàn)方法，其特征在于在金屬氧化物電阻存儲(chǔ)薄膜和導(dǎo)電電極之間或者在兩層金屬氧化物電阻存儲(chǔ)薄膜之間插入一層二元金屬氧化物或者二元金屬氮化物介質(zhì)薄膜；所述介質(zhì)薄膜是氧化鋁、氧化鉭、氧化銅、氮化銅、氧化鉿、氧化鎢或氮氧化銅；其電阻率在10歐·cm以上；所述金屬氧化物電阻存儲(chǔ)薄膜是CuxO，1＜x≤2，或者WOx，1≤x≤3，或者NiOx，0.66＜x≤1，或者TiO2。
全文摘要
本發(fā)明屬微電子技術(shù)領(lǐng)域，具體是一種低功耗電阻存儲(chǔ)器的實(shí)現(xiàn)方法。具體是在屬氧化物電阻存儲(chǔ)薄膜和導(dǎo)電電極之間插入一層二元金屬氧化物或者二元金屬氮化物介質(zhì)薄膜，從而降低電阻存儲(chǔ)器的復(fù)位操作或讀操作的電流，實(shí)現(xiàn)電阻存儲(chǔ)器的功耗降低。所插入的金屬氧化物介質(zhì)層具有容易制作形成、工藝兼容性強(qiáng)的優(yōu)點(diǎn)。
文檔編號(hào)H01L45/00GK101159309SQ20071004797
公開日2008年4月9日 申請(qǐng)日期2007年11月8日 優(yōu)先權(quán)日2007年11月8日
發(fā)明者呂杭炳, 立 唐, 明 尹, 林殷茵, 陳邦明 申請(qǐng)人:復(fù)旦大學(xué)