一種航空電子設(shè)備啟動(dòng)板的控制電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種航空電子設(shè)備啟動(dòng)板的控制電路，屬于機(jī)載控制技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]AAP(av1nics activat1n panel，航空電子設(shè)備啟動(dòng)板)控制電路，是航電設(shè)備中不可缺少的部分，在各種軍用民用無(wú)人機(jī)中都有廣泛的應(yīng)用，無(wú)人機(jī)搭載特定的航電設(shè)備執(zhí)行特定的任務(wù)，由地面控制設(shè)備對(duì)其進(jìn)行控制，為了節(jié)省燃料，一般到達(dá)執(zhí)行任務(wù)地點(diǎn)后才打開執(zhí)行任務(wù)的航電設(shè)備，為了更好的完成特定任務(wù)及增加飛行距離，對(duì)設(shè)備的低功耗要求較高，同時(shí)對(duì)于控制航電設(shè)備上下電的AAP電路的可靠性要求也更高，AAP電路的失效不能影響執(zhí)行關(guān)鍵任務(wù)的其他航電設(shè)備的正常運(yùn)行。
[0003]目前的常用的AAP控制電路多是采用需要持續(xù)驅(qū)動(dòng)才能保持吸合狀態(tài)的繼電器，驅(qū)動(dòng)源失效則被控制的其他航電設(shè)備也無(wú)法正常工作，此外由于持續(xù)提供驅(qū)動(dòng)信號(hào)，額外的功耗也增加?？梢妭鹘y(tǒng)的AAP控制電路及方法在高可靠性及低功耗方面都有不足。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種航空電子設(shè)備啟動(dòng)板的控制電路，以解決傳統(tǒng)航空電子設(shè)備啟動(dòng)板AAP的控制電路可靠性低、功耗高的問題。
[0005]本發(fā)明為解決上述技術(shù)問題提供了一種航空電子設(shè)備啟動(dòng)板的控制電路，該控制電路包括磁保持繼電器、處理器和上位機(jī)，所述磁保持繼電器用于設(shè)置在航空電子設(shè)備啟動(dòng)板上，用于串接在需要控制的上電、下電的機(jī)載設(shè)備的控制線回路中，處理器與上位機(jī)通信連接，用于接收上位機(jī)的控制命令，所述處理器的數(shù)據(jù)、地址及控制總線通過CPLD及光電耦合芯片與磁保持繼電器的激勵(lì)端連接，用于根據(jù)上位機(jī)的控制命令控制磁保持繼電器的吸合。
[0006]所述的磁保持繼電器為下電保持吸合狀態(tài)的磁保持繼電器。
[0007]所述的處理器通過CPLD芯片與磁保持繼電器的激勵(lì)端相連，所述CPLD芯片用于對(duì)處理器的控制信號(hào)進(jìn)行時(shí)序處理，輸出符合磁保持繼電器的動(dòng)作時(shí)間要求的控制脈沖。
[0008]所述CPLD芯片與磁保持繼電器的激勵(lì)端之間通過光電耦合芯片連接，由光電耦合芯片將CPLD輸出的小電壓脈沖信號(hào)轉(zhuǎn)換到大電壓脈沖信號(hào)并送給磁保持繼電器的激勵(lì)端。
[0009]所述的處理器采用ARM處理器，該ARM處理中設(shè)置有外部存儲(chǔ)器控制器單元，ARM處理器的外部存儲(chǔ)器控制單元的讀寫控制信號(hào)、數(shù)據(jù)和地址信號(hào)與CPLD相連接，由CPLD對(duì)讀寫控制信號(hào)、數(shù)據(jù)和地址信號(hào)進(jìn)行時(shí)序處理以產(chǎn)生符合磁保持繼電器吸合的控制脈沖信號(hào)。
[0010]所述的ARM處理器還具備UART單元，ARM處理器通過其UART單元與上位機(jī)連接。
[0011]ARM處理器的UART單元通過RS422驅(qū)動(dòng)芯片與上位機(jī)連接。完成解析上位機(jī)對(duì)各個(gè)航電設(shè)備的上電順序信息的功能。
[0012]所述磁保持繼電器的輸出端與CPLD連接，用于將磁保持繼電器的吸合狀態(tài)傳輸給CPLD，CPLD采集后通過ARM處理器傳輸給上位機(jī)，使上位機(jī)能實(shí)時(shí)監(jiān)測(cè)代表各機(jī)載設(shè)備上下電狀態(tài)的磁保持繼電器的吸合狀態(tài)。
[0013]所述磁保持繼電器的輸出端與CPLD之間通過光電耦合芯片連接，該光電耦合芯片用于將磁保持繼電器輸出端輸出的繼電器吸合狀態(tài)的大電壓信號(hào)轉(zhuǎn)換為小電壓信號(hào)并傳輸給CPLD。
[0014]本發(fā)明的有益效果是:本發(fā)明的AAP控制電路包括磁保持繼電器、處理器和上位機(jī)，處理器與上位機(jī)通信連接，用于接收上位機(jī)的控制命令，處理器通過CPLD及光耦與磁保持繼電器的激勵(lì)端連接，用于根據(jù)上位機(jī)的控制命令控制磁保持繼電器的吸合。本發(fā)明通過控制磁保持繼電器的兩個(gè)激勵(lì)端，使繼電器左右吸合，繼電器吸合后，可保持住本次的吸合狀態(tài)，繼電器僅吸合瞬間產(chǎn)生額外功耗。本發(fā)明解決了以往AAP控制電路需要不斷對(duì)繼電器控制端輸出控制信號(hào)消耗功率的弊端，通過處理器還可以回讀到磁保持繼電器的吸合狀態(tài)，通過處理器解析各個(gè)機(jī)載設(shè)備的上電順序及上電間隔時(shí)間要求，達(dá)到智能控制各種機(jī)載設(shè)備上電的目的。
【附圖說(shuō)明】
[0015]圖1是本發(fā)明AAP控制電路的電路原理圖；
[0016]圖2是磁保持繼電器控制原理示意圖；
[0017]圖3是本發(fā)明AAP控制電路的工作流程圖。
【具體實(shí)施方式】
[0018]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做進(jìn)一步的說(shuō)明。
[0019]本發(fā)明的航空電子設(shè)備啟動(dòng)板AAP的控制電路包括磁保持繼電器、處理器和上位機(jī)，處理器與上位機(jī)通信連接，用于接收上位機(jī)的控制命令，處理器通過CPLD及光耦與磁保持繼電器的激勵(lì)端連接，用于根據(jù)上位機(jī)的控制命令控制磁保持繼電器的吸合。通過控制磁保持繼電器的兩個(gè)激勵(lì)端，使繼電器左右吸合，繼電器吸合后，可保持住本次的吸合狀態(tài)，繼電器僅吸合瞬間產(chǎn)生額外功耗。磁保持繼電器在航空電子設(shè)備啟動(dòng)板上，用于串接在需要控制上電下電的機(jī)載設(shè)備的控制線包回路中，磁保持繼電器輸出小信號(hào)(一般為地或開信號(hào))控制機(jī)載設(shè)備的上電繼電器吸合，實(shí)現(xiàn)小信號(hào)控制大信號(hào)的目的，其控制原理如圖2所示，其中圖2的右側(cè)屬于其他機(jī)載設(shè)備電路。
[0020]本實(shí)施例中航空電子設(shè)備啟動(dòng)板AAP的控制電路如圖1所示，處理器采用具備UART單元和外部存儲(chǔ)器控制器單元的ARM處理器，磁保持繼電器采用下電保持吸合狀態(tài)的記憶性磁保持繼電器，ARM處理器通過CPLD芯片與磁保持繼電器的激勵(lì)端連接，CPLD芯片用于產(chǎn)生磁保持繼電器吸合脈沖信號(hào)，ARM處理器的UART單元機(jī)通過RS422驅(qū)動(dòng)芯片與上位機(jī)連接，實(shí)現(xiàn)和上位機(jī)的全雙工通信。ARM處理器的外部存儲(chǔ)器控制器單元的片選(Cs)信號(hào)、讀使能信號(hào)(0e)、寫使能信號(hào)(We)、地址信號(hào)(Addr[X:0])和數(shù)據(jù)信號(hào)(Data[X:0]和CPLD芯片相連接，實(shí)現(xiàn)ARM控制CPLD產(chǎn)生控制繼電器吸合脈沖信號(hào)的功能。ARM的寫動(dòng)作包括Cs低有效、We低有效，地址線Addr [X:0]為一個(gè)設(shè)計(jì)的具體地址如0X100，當(dāng)CPLD的邏輯進(jìn)程檢測(cè)到上述信號(hào)有效時(shí)將數(shù)據(jù)線Data[X:0]上的有效數(shù)據(jù)保存在內(nèi)部的寄存器中，根據(jù)寄存器的數(shù)據(jù)及地址產(chǎn)生控制機(jī)載設(shè)備的上電或下電脈沖，其中:地址如0X100確定控制的是機(jī)載設(shè)備A、設(shè)備B還是設(shè)備C ;數(shù)據(jù)控制所選機(jī)載設(shè)備是上電還是下電；吸合脈沖根據(jù)不同型號(hào)的磁保持繼電器而略有不同，本發(fā)明選用的磁保持繼電器對(duì)吸合脈沖的要求為:持續(xù)時(shí)間1ms左右的高脈沖。當(dāng)脈沖過后，光電耦合芯片導(dǎo)通截至，送給磁保持繼電器的激勵(lì)消失，磁保持繼電器不消耗能量。用CPLD產(chǎn)生脈沖信號(hào)的邏輯實(shí)現(xiàn)方法很多，在這里不在敘述。
[0021]此外，CPLD