括:
[0087]加電信號發(fā)生電路塊，其適于在源電壓的加電部分期間產(chǎn)生加電信號；
[0088]延遲電路塊，其適于通過順序地延遲所述加電信號來產(chǎn)生多個延遲信號；以及
[0089]多個內(nèi)部電路塊，其響應(yīng)于所述加電信號和所述延遲信號來順序地初始化。
[0090]技術(shù)方案2.如技術(shù)方案I所述的電子器件，其中，所述延遲電路塊包括用于產(chǎn)生所述延遲信號的多個單位延遲單元。
[0091]技術(shù)方案3.如技術(shù)方案I所述的電子器件，還包括:
[0092]多個存儲塊，每個存儲塊對應(yīng)于所述內(nèi)部電路塊中的一個。
[0093]技術(shù)方案4.如技術(shù)方案3所述的電子器件，其中，所述存儲塊中的每個包括存儲體。
[0094]技術(shù)方案5.如技術(shù)方案3所述的電子器件，其中，所述內(nèi)部電路塊包括用于分別修復(fù)所述存儲塊的熔絲電路塊。
[0095]技術(shù)方案6.如技術(shù)方案5所述的電子器件，其中，所述熔絲電路塊中的每個包括:
[0096]多個熔絲部件，其適于基于多個熔絲的狀態(tài)產(chǎn)生多個熔絲狀態(tài)信號；
[0097]多個鎖存部件，其適于鎖存所述熔絲狀態(tài)信號；以及
[0098]多個初始化部件，其適于響應(yīng)于所述加電信號和所述延遲信號中對應(yīng)的一個來初始化所述熔絲狀態(tài)信號的邏輯電平。
[0099]技術(shù)方案7.如技術(shù)方案3所述的電子器件，其中，所述存儲塊、所述延遲電路塊和所述內(nèi)部電路塊形成在核心區(qū)中，而所述加電信號發(fā)生電路塊形成在外圍區(qū)中。
[0100]技術(shù)方案8.—種電子系統(tǒng)，包括:
[0101]電壓發(fā)生器件，其適于產(chǎn)生源電壓；
[0102]延遲器件，其適于通過響應(yīng)于所述源電壓來將所述源電壓的加電部分順序地延遲而產(chǎn)生多個延遲電壓；以及
[0103]多個電子器件，其適于響應(yīng)于所述源電壓和所述延遲電壓中對應(yīng)的一個來順序地執(zhí)行初始化操作。
[0104]技術(shù)方案9.如技術(shù)方案8所述的電子系統(tǒng)，其中，所述源電壓包括電源電壓VDD。
[0105]技術(shù)方案10.如技術(shù)方案8所述的電子系統(tǒng)，其中，所述延遲器件包括:
[0106]時鐘發(fā)生塊，其適于產(chǎn)生時鐘；以及
[0107]多個單位延遲電路塊，其彼此串聯(lián)耦接，并且適于響應(yīng)于所述時鐘來產(chǎn)生所述延遲電壓。
[0108]技術(shù)方案11.如技術(shù)方案10所述的電子系統(tǒng)，其中，所述單位延遲電路塊中的第η單位延遲電路塊包括:
[0109]時鐘限制單元，其適于響應(yīng)于所述延遲電壓的第η延遲電壓來限制所述時鐘的觸發(fā)部分；以及
[0110]電壓延遲單元，其適于通過響應(yīng)于從所述時鐘限制單元輸出的限制時鐘來將第η-1延遲電壓的加電部分延遲預(yù)定的延遲量而輸出所述第η延遲電壓，
[0111]其中，η包括自然數(shù)，并且所述單位延遲電路塊中的第一單位延遲電路塊接收所述源電壓以作為所述第η-1延遲電壓。
[0112]技術(shù)方案12.如技術(shù)方案11所述的電子系統(tǒng)，其中，所述時鐘限制單元輸出所述限制時鐘，所述限制時鐘在所述第η延遲電壓低于預(yù)定電平的第一部分期間與所述時鐘相對應(yīng)地觸發(fā)，并且在所述第η延遲電壓在所述預(yù)定電平以上的第二部分期間被固定在預(yù)定的邏輯電平。
[0113]技術(shù)方案13.如技術(shù)方案11所述的電子系統(tǒng)，其中，所述電壓延遲單元包括斗鏈?zhǔn)狡骷?BBD)。
[0114]技術(shù)方案14.如技術(shù)方案8所述的電子系統(tǒng)，其中，所述電子器件中的每個包括:
[0115]加電信號發(fā)生電路塊，其適于在所述源電壓和所述延遲電壓中對應(yīng)的一個的加電部分期間產(chǎn)生加電信號；
[0116]延遲電路塊，其適于通過順序地延遲所述加電信號來產(chǎn)生多個延遲信號；以及
[0117]多個內(nèi)部電路塊，其響應(yīng)于所述加電信號和所述延遲信號中對應(yīng)的一個來順序地初始化。
[0118]技術(shù)方案15.如技術(shù)方案14所述的電子系統(tǒng)，其中，所述電子器件中的每個還包括多個存儲塊，并且所述內(nèi)部電路塊那里每個對應(yīng)于所述存儲塊中的一個。
[0119]技術(shù)方案16.如技術(shù)方案15所述的電子系統(tǒng)，其中，所述內(nèi)部電路塊包括用于分別修復(fù)所述存儲塊的熔絲電路塊。
[0120]技術(shù)方案17.如技術(shù)方案16所述的電子系統(tǒng)，其中，所述熔絲電路塊中的每個包括:
[0121]多個熔絲部件，其適于基于多個熔絲的狀態(tài)產(chǎn)生多個熔絲狀態(tài)信號；
[0122]多個鎖存部件，其適于鎖存所述熔絲狀態(tài)信號；以及
[0123]多個初始化部件，其適于響應(yīng)于所述加電信號和所述延遲信號中對應(yīng)的一個來初始化所述熔絲狀態(tài)信號的邏輯電平。
[0124]技術(shù)方案18.如技術(shù)方案15所述的電子系統(tǒng)，其中，所述存儲塊中的每個包括存儲體。
[0125]技術(shù)方案19.如技術(shù)方案15所述的電子系統(tǒng)，其中，所述存儲塊、所述延遲電路塊和所述內(nèi)部電路塊形成在核心區(qū)中，而所述加電信號發(fā)生電路塊形成在外圍區(qū)中。
[0126]技術(shù)方案20.如技術(shù)方案14所述的電子系統(tǒng)，其中，所述延遲電路塊包括用于產(chǎn)生所述延遲信號的多個單位延遲單元。
【主權(quán)項】
1.一種電子器件，包括: 加電信號發(fā)生電路塊，其適于在源電壓的加電部分期間產(chǎn)生加電信號； 延遲電路塊，其適于通過順序地延遲所述加電信號來產(chǎn)生多個延遲信號；以及 多個內(nèi)部電路塊，其響應(yīng)于所述加電信號和所述延遲信號來順序地初始化。2.如權(quán)利要求1所述的電子器件，其中，所述延遲電路塊包括用于產(chǎn)生所述延遲信號的多個單位延遲單元。3.如權(quán)利要求1所述的電子器件，還包括: 多個存儲塊，每個存儲塊對應(yīng)于所述內(nèi)部電路塊中的一個。4.如權(quán)利要求3所述的電子器件，其中，所述存儲塊中的每個包括存儲體。5.如權(quán)利要求3所述的電子器件，其中，所述內(nèi)部電路塊包括用于分別修復(fù)所述存儲塊的熔絲電路塊。6.如權(quán)利要求5所述的電子器件，其中，所述熔絲電路塊中的每個包括: 多個熔絲部件，其適于基于多個熔絲的狀態(tài)產(chǎn)生多個熔絲狀態(tài)信號； 多個鎖存部件，其適于鎖存所述熔絲狀態(tài)信號；以及 多個初始化部件，其適于響應(yīng)于所述加電信號和所述延遲信號中對應(yīng)的一個來初始化所述熔絲狀態(tài)信號的邏輯電平。7.如權(quán)利要求3所述的電子器件，其中，所述存儲塊、所述延遲電路塊和所述內(nèi)部電路塊形成在核心區(qū)中，而所述加電信號發(fā)生電路塊形成在外圍區(qū)中。8.一種電子系統(tǒng)，包括: 電壓發(fā)生器件，其適于產(chǎn)生源電壓； 延遲器件，其適于通過響應(yīng)于所述源電壓來將所述源電壓的加電部分順序地延遲而產(chǎn)生多個延遲電壓；以及 多個電子器件，其適于響應(yīng)于所述源電壓和所述延遲電壓中對應(yīng)的一個來順序地執(zhí)行初始化操作。9.如權(quán)利要求8所述的電子系統(tǒng)，其中，所述源電壓包括電源電壓VDD。10.如權(quán)利要求8所述的電子系統(tǒng)，其中，所述延遲器件包括: 時鐘發(fā)生塊，其適于產(chǎn)生時鐘；以及 多個單位延遲電路塊，其彼此串聯(lián)耦接，并且適于響應(yīng)于所述時鐘來產(chǎn)生所述延遲電壓。
【專利摘要】一種電子器件包括：加電信號發(fā)生電路塊，其適于在源電壓的加電部分期間產(chǎn)生加電信號；延遲電路塊，其適于通過將加電信號順序地延遲來產(chǎn)生多個延遲信號；以及多個內(nèi)部電路塊，其響應(yīng)于加電信號和延遲信號中對應(yīng)的一個來順序地初始化。
【IPC分類】G05B19/042
【公開號】CN105182834
【申請?zhí)枴緾N201410811522
【發(fā)明人】徐眞喆, 池性洙
【申請人】愛思開海力士有限公司
【公開日】2015年12月23日
【申請日】2014年12月23日
【公告號】US20150364161