本發(fā)明涉及電路技術(shù)領(lǐng)域，尤其涉及輸入電路，具體涉及一種具有寬輸入電壓范圍和可調(diào)閾值電壓的輸入電路。

背景技術(shù)：

電路系統(tǒng)的電源電壓從低壓到高壓，跨度很大。當(dāng)前級電路電源電壓為低時，會對輸入電路的閾值電壓提出嚴格的要求；當(dāng)前級電路電源電壓為高時，就要求輸入電路有較高的耐壓值。常規(guī)MOS工藝中，高壓MOS管的柵極G和源極S之間可以承受高壓，同時它的開啟電壓較高；低壓MOS管的柵極G和源極S之間不可以承受高壓，同時它的開啟電壓較低。下面將列舉使用常規(guī)MOS工藝的現(xiàn)有技術(shù)。

方案一：圖1是現(xiàn)有技術(shù)的一個方案。其中的MN1管是一個高壓NMOS管，I是一個上拉恒流源。

當(dāng)MN1管的漏極飽和電流等于上拉恒流源的電流時，OUT端電平將會發(fā)生翻轉(zhuǎn)。因此輸入閾值電壓V_IN由下面的公式?jīng)Q定：

可得

式中，I是上拉恒流源大小，K是跨導(dǎo)參數(shù)，V_TH是高壓NMOS管的開啟電壓，W和L分別是MOS管的寬和長。

該方案可以承受較高的輸入電壓，但是不適用于前級電路電源電壓為低壓的情況。例：當(dāng)前級電路的電源電壓為3.3V時，會要求輸入電路的輸入閾值電壓小于2.4V。方案一中，V_TH的典型值為2V，于是輸入閾值難以保證來滿足輸入閾值規(guī)范。

方案二：圖2是現(xiàn)有技術(shù)的另一個方案。其中的MN2管是一個低壓NMOS管，I是一個上拉恒流源。

同理，當(dāng)MN2管的漏極飽和電流等于上拉恒流源的電流時，OUT端電平將會發(fā)生翻轉(zhuǎn)。 因此輸入閾值電壓V_IN由下面的公式?jīng)Q定：

可得

式中，I是上拉恒流源大小，K是跨導(dǎo)參數(shù)，V_TL是低壓NMOS管的開啟電壓，W和L分別是MOS管的寬和長。

該方案適用于前級電源電壓為低壓的情況。例：當(dāng)前級電路的電源電壓為3.3V時，會要求輸入電路的輸入閾值電壓小于2.4V。方案二中，V_TL的典型值為0.8V，于是輸入閾值只需要小于1.6V，即可滿足輸入閾值規(guī)范。

但是由于使用了低壓管，其柵源端不能承受高壓，這就限制了輸入電壓的范圍。

綜上，現(xiàn)有技術(shù)中，方案一不適用于輸入電壓為低的應(yīng)用，方案二不適用于輸入電壓為高的應(yīng)用，現(xiàn)有技術(shù)的缺點可以總結(jié)為輸入電壓范圍受限。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)的缺點，提供了一種令輸入電壓滿足從低壓到高壓的寬的范圍且實現(xiàn)輸入閾值可調(diào)的具有寬輸入電壓范圍和可調(diào)閾值電壓的輸入電路。

為了實現(xiàn)上述目的或者其他目的，本發(fā)明的具有寬輸入電壓范圍和可調(diào)閾值電壓的輸入電路具有如下構(gòu)成：

該具有寬輸入電壓范圍和可調(diào)閾值電壓的輸入電路，其主要特點是，所述的輸入電路包括電壓箝位模塊、下拉電流漏電路模塊以及外圍電路模塊；所述的下拉電流漏電路模塊同時與所述的電壓箝位模塊、所述的外圍電路模塊以及后級電路模塊相連接，所述的電壓箝位模塊以及所述的下拉電流漏電路模塊均與所述的輸入電路的輸入端相連接。

進一步地，所述的下拉電流漏電路模塊包括第一高壓NMOS管MN1以及低壓NMOS管MN2，所述的第一高壓NMOS管MN1的漏極、所述的低壓NMOS管MN2的漏極、所述的外圍電路模塊以及所述的后級電路模塊的輸入端相連接，所述的第一高壓NMOS管MN1的源極以及低壓NMOS管MN2的源極相連接后與所述的電壓箝位模塊相連接，所述的第一高壓NMOS管MN1的柵極與所述的輸入電路的輸入端以及所述的電壓箝位模塊相連接，所述的低壓NMOS管MN2的柵極與所述的電壓箝位模塊1相連接。

更進一步地，所述的電壓箝位模塊包括第二高壓NMOS管MN3以及第一齊納管Z1；所述的第二高壓NMOS管MN3的漏極與所述的第一高壓NMOS管MN1的柵極以及所述的輸 入電路的輸入端相連接，所述的第二高壓NMOS管MN3的源極與所述的第一齊納管Z1的反向輸入端以及所述的低壓NMOS管MN2的柵極相連接；所述的第一齊納管Z1的正向輸入端、所述的第一高壓NMOS管MN1的源極以及低壓NMOS管MN2的源極均接地；所述的第二高壓NMOS管MN3的柵極與一直流偏置電壓相連接。

再進一步地，所述的外圍電路模塊包括一上拉恒流源，所述的第一高壓NMOS管MN1的漏極、所述的低壓NMOS管MN2的漏極、所述的上拉恒流源以及所述的后級電路模塊的輸入端相連接。

再進一步地，所述的外圍電路模塊還包括一反相器，所述的第一高壓NMOS管(MN1)的漏極、所述的低壓NMOS管(MN2)的漏極、所述的上拉恒流源以及所述的反相器的輸入端相連接，所述的反相器的輸出端與后級電路模塊的輸入端相連接。

更進一步地，所述的電壓箝位模塊還包括一NMOS管MN4以及第二齊納管Z2；所述的NMOS管MN4的源極接地，所述的NMOS管MN4的柵極與所述的NMOS管MN4的漏極均與所述的第二齊納管Z2的正向輸入端相連接，所述的第二齊納管Z2的反向輸入端與所述的第二高壓NMOS管MN3的柵極相連接。

再進一步地，所述的外圍電路模塊包括電阻R、第三齊納管Z3、第一PMOS管MP1、第二PMOS管MP2；所述的電阻R的第一端接地，所述的電阻R的第二端、所述的第三齊納管Z3的正向輸入端、所述的第一PMOS管MP1的柵極以及所述的第二PMOS管MP2的柵極相連接，所述的第三齊納管Z3的反向輸入端、所述的第一PMOS管MP1的源極、第二PMOS管MP2的源極均與外部電源相連接，所述的第一PMOS管MP1的漏極與所述的第二齊納管Z2的反向輸入端相連接，所述的第二PMOS管MP2的漏極、所述的第一高壓NMOS管MN1的漏極以及低壓NMOS管MN2的漏極均與所述的后級電路模塊相連接。

本發(fā)明的有益效果是，采用了該發(fā)明中的具有寬輸入電壓范圍和可調(diào)閾值電壓的輸入電路，令輸入電壓滿足從低壓到高壓的寬的范圍要求，并實現(xiàn)輸入閾值可調(diào)，結(jié)構(gòu)簡單，應(yīng)用范圍廣泛。

附圖說明

圖1為現(xiàn)有技術(shù)方案一中的輸入電路的結(jié)構(gòu)示意圖。

圖2為現(xiàn)有技術(shù)方案二中的輸入電路的結(jié)構(gòu)示意圖。

圖3為本發(fā)明的一具體實施例中的輸入電路的結(jié)構(gòu)示意圖。

圖4為本發(fā)明的一具體實施例中的輸入電路的結(jié)構(gòu)示意圖。

具體實施方式

為了能夠更清楚地描述本發(fā)明的技術(shù)內(nèi)容，下面結(jié)合具體實施例來進行進一步的描述。

本發(fā)明公開的一種寬輸入電壓范圍和閾值電壓可調(diào)的輸入電路，基于常規(guī)MOS工藝中MOS管開啟電壓不同的特點，設(shè)計了一種新的輸入電路，輸入電壓適用于從低壓到高壓的寬范圍，并實現(xiàn)輸入閾值電壓可調(diào)。其中輸入閾值電壓是指當(dāng)輸出電平發(fā)生翻轉(zhuǎn)時的輸入電壓值。

請參閱圖3所示，為本發(fā)明的一實施例中的輸入電路的結(jié)構(gòu)示意圖，該具有寬輸入電壓范圍和可調(diào)閾值電壓的輸入電路，包括電壓箝位模塊1、下拉電流漏電路模塊2以及外圍電路模塊；所述的下拉電流漏電路模塊2同時與所述的電壓箝位模塊1、所述的外圍電路模塊以及后級電路模塊相連接，所述的電壓箝位模塊1以及所述的下拉電流漏電路模塊2均與所述的輸入電路的輸入端相連接。其中電壓箝位模塊1包含一個第一齊納管Z1，一個第二高壓NMOS管MN3。第一齊納管Z1的穩(wěn)壓值設(shè)為V_Z，第二高壓NMOS管MN3的開啟電壓設(shè)為V_T。所述的第二高壓NMOS管MN3的漏極與第一高壓NMOS管MN1的柵極以及輸入電路的輸入端相連接，所述的第二高壓NMOS管MN3的源極與所述的第一齊納管Z1的反向輸入端以及所述的低壓NMOS管MN2的柵極相連接；所述的第一齊納管Z1的正向輸入端、所述的第一高壓NMOS管MN1的源極以及低壓NMOS管MN2的源極均接地；所述的第二高壓NMOS管MN3的柵極與一直流偏置電壓相連接。

下拉電流漏電路模塊2包含一個第一高壓NMOS管MN1和一個低壓NMOS管MN2，所述的第一高壓NMOS管MN1的漏極、所述的低壓NMOS管MN2的漏極、所述的外圍電路模塊以及所述的后級電路模塊的輸入端相連接，所述的第一高壓NMOS管MN1的源極以及低壓NMOS管MN2的源極相連接后與所述的電壓箝位模塊1相連接，所述的第一高壓NMOS管MN1的柵極與所述的輸入電路的輸入端以及所述的電壓箝位模塊1相連接，所述的低壓NMOS管MN2的柵極與所述的電壓箝位模塊1相連接；其中MN1的寬長比是MN2的X倍，X為大于等于1的整數(shù)。其中MN1的開啟電壓是V_TH，MN2的開啟電壓是V_TL，V_TH>V_TL。

所述的外圍電路模塊包括一上拉恒流源，所述的第一高壓NMOS管MN1的漏極、所述的低壓NMOS管MN2的漏極、所述的上拉恒流源以及所述的后級電路模塊的輸入端相連接；在一種更為優(yōu)選的實施方式中，所述的外圍電路模塊還包括一反相器，所述的第一高壓NMOS管MN1的漏極、所述的低壓NMOS管MN2的漏極、所述的上拉恒流源以及所述的反相器的 輸入端相連接，所述的反相器的輸出端與后級電路模塊的輸入端相連接。

上述輸入電路的工作過程是：

P1節(jié)點電壓V_P1是一個直流偏置電壓。V_P1的大小需使第二高壓NMOS管MN3正常開啟，又要保證V_P1-V_T的大小不會擊穿齊納管Z1。P3節(jié)點電平與IN端電平相同，但是P3的高電平幅值被第一齊納管Z1箝位，小于V_Z，起到保護低壓NMOS管MN2的柵極端(G端)和源極端(S端)的作用。

OUT端電平發(fā)生翻轉(zhuǎn)時，可知輸入閾值V_IN大于V_TL，小于V_TH，因此第一高壓NMOS管MN1工作在亞閾值區(qū)，低壓NMOS管MN2工作在飽和區(qū)，可以得到公式：

I_D1+I_D2＝I

公式(1)中I_D0是一個與工藝有關(guān)的參數(shù)，n是亞閾值斜率因子，kT/q是一個電壓常數(shù)，K是跨導(dǎo)參數(shù)，W和L是低壓NMOS管MN2的寬和長，以上這些參數(shù)都屬于已知量；式中的未知量有V_IN和X，因此可以得到V_IN的關(guān)于X的函數(shù)表達式，通過調(diào)整X的值，就能調(diào)節(jié)該輸入電路結(jié)構(gòu)的閾值電壓V_IN。

請參閱圖4所示，為本發(fā)明的一實施例中的輸入電路的結(jié)構(gòu)示意圖，在基于圖3中的輸入電路的基本結(jié)構(gòu)上，對所述的外圍電路模塊和所述的電壓箝位模塊1的具體結(jié)構(gòu)進行了限定，在一種優(yōu)選的實施方式中，所述的電壓箝位模塊1還包括一NMOS管MN4以及第二齊納管Z2；所述的NMOS管MN4的源極接地，所述的NMOS管MN4的柵極與所述的NMOS管MN4的漏極均與所述的第二齊納管Z2的正向輸入端相連接，所述的第二齊納管Z2的反向輸入端與所述的第二高壓NMOS管MN3的柵極相連接；相應(yīng)地，在一種優(yōu)選的實施方式中，所述的外圍電路模塊包括電阻R、第三齊納管Z3、第一PMOS管MP1、第二PMOS管MP2；所述的電阻R的第一端接地，所述的電阻R的第二端、所述的第三齊納管Z3的正向輸入端、所述的第一PMOS管MP1的柵極以及所述的第二PMOS管MP2的柵極相連接，所述的第三齊納管Z3的反向輸入端、所述的第一PMOS管MP1的源極、第二PMOS管MP2的源極均與外部電源相連接，所述的第一PMOS管MP1的漏極與所述的第二齊納管Z2的反向輸入端相連接，所述的第二PMOS管MP2的漏極、所述的第一高壓NMOS管MN1的漏極以及低壓NMOS管MN2的漏極均與后級電路模塊相連接；其具體的工作原理與圖3中所示的輸入電路的工作原理類似，在此不再贅述。

采用了該發(fā)明中的具有寬輸入電壓范圍和可調(diào)閾值電壓的輸入電路，令輸入電壓滿足從 低壓到高壓的寬的范圍，并實現(xiàn)輸入閾值可調(diào)，結(jié)構(gòu)簡單，應(yīng)用范圍廣泛。

在此說明書中，本發(fā)明已參照其特定的實施例作了描述。但是，很顯然仍可以作出各種修改和變換而不背離本發(fā)明的精神和范圍。因此，說明書和附圖應(yīng)被認為是說明性的而非限制性的。