本發(fā)明涉及一種負(fù)基準(zhǔn)電壓產(chǎn)生電路，其用于例如NOR型閃存存儲器，并產(chǎn)生負(fù)的基準(zhǔn)電壓。

背景技術(shù)：
圖7A及圖7B分別是現(xiàn)有例1的NOR型閃存存儲單元的縱剖視圖，且是表示以最大電壓18V或10V進(jìn)行福勒-諾德海姆(FowlerNordheim)的編程/抹除動(dòng)作時(shí)所需的電壓關(guān)系圖。在圖7A及圖7B中，100是半導(dǎo)體基板，101是控制柵極，102是源極，103是漏極，104是浮置柵極。例如，NOR型閃存存儲器為隨機(jī)存取且需要高速性能，如圖7A及圖7B所示，為了進(jìn)行編程/抹除動(dòng)作，使用10V等的正中間電壓及-8V等的負(fù)中間電壓，來代替正的高電壓。通過使用這些正中間電壓及負(fù)中間電壓，用于周邊電路的MOS晶體管表現(xiàn)出高于高電壓晶體管的效能。此可使用具短柵極長度之薄柵極氧化膜及。為了產(chǎn)生正電壓，通常多使用帶隙(bandgap)基準(zhǔn)電壓產(chǎn)生電路，例如用于NAND型閃存存儲器的周邊電路。[專利文獻(xiàn)]美國申請公開第2012/0218032號說明書[專利文獻(xiàn)2]日本專利特開2009-016929號公報(bào)[專利文獻(xiàn)3]日本專利特開2009-074973號公報(bào)[專利文獻(xiàn)4]美國申請公開第2008/0018318說明書[專利文獻(xiàn)5]日本專利特開平10-239357號公報(bào)[專利文獻(xiàn)6]日本專利特開2000-339047號公報(bào)[專利文獻(xiàn)7]日本專利特開2002-367374號公報(bào)[專利文獻(xiàn)8]美國申請公開第2012/155168號說明書[專利文獻(xiàn)9]國際公開第2006/025099號公報(bào)[專利文獻(xiàn)10]日本專利特開2004-350290號公報(bào)[非專利文獻(xiàn)][非專利文獻(xiàn)1]ComelStanescuetal.,"HighPSRRCMOSVoltageReferenceforNegativeIDOS",Proceedingsof2004InternationalSemiconductorConference(CAS2004),27thEdition,October4-6,2004,inSinaia,Romania.[非專利文獻(xiàn)2]Ogueyetal.,"MOSVoltageReferenceBasedonPolysiliconGateWorkFunctionDifference",IEEEJournalofSolid-StateCircuits,Vol.SC-15,No.3,June1980.

技術(shù)實(shí)現(xiàn)要素：
然而，為了產(chǎn)生負(fù)電壓，并非使用如上所述的產(chǎn)生負(fù)電壓的帶隙基準(zhǔn)電壓產(chǎn)生電路，而是如圖8及圖9般使用上述正電壓的帶隙基準(zhǔn)電壓來產(chǎn)生電路產(chǎn)生負(fù)電壓基準(zhǔn)。圖8是顯示專利文獻(xiàn)1所揭示的現(xiàn)有例2的負(fù)電壓產(chǎn)生器102的結(jié)構(gòu)的電路圖。在圖8，負(fù)電壓產(chǎn)生器102構(gòu)成為具備電阻R21、電阻R22、差動(dòng)放大器120、及電荷泵121。此處，Vdd是正電源電壓，Vss是接地電壓，施加于電阻R21的正電源電壓Vpp是依照正基準(zhǔn)電壓PVref而調(diào)整。通過圖8的負(fù)電壓產(chǎn)生器102而產(chǎn)生的負(fù)電壓Vneg是以下式表示。Vneg＝-R22/R21×Vpp+(1+R22/R21)×PVref(1)圖9是表示專利文獻(xiàn)2及專利文獻(xiàn)3所揭示的現(xiàn)有例3的負(fù)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖。在圖9，負(fù)電壓產(chǎn)生電路構(gòu)成為具備差動(dòng)放大器131、差動(dòng)放大器132、P通道MOS晶體管(以下稱為PMOS晶體管)P31、P通道MOS晶體管P32、電阻R31、電阻R32、及電荷泵133。此處，Vdd是正電源電壓，Vss是接地電壓。此外，PMOS晶體管P31、PMOS晶體管P32構(gòu)成電流鏡電路，使相同的基準(zhǔn)電流Iref分別流過電阻R31、電阻R32。通過圖9的負(fù)電壓產(chǎn)生電路而產(chǎn)生的負(fù)電壓Vneg是以下式表示。Vneg＝-Iref×R32+PVref(2)Iref＝PVref/R31(3)但是，如果可使用負(fù)基準(zhǔn)電壓NVref，認(rèn)為可產(chǎn)生更正確的負(fù)電壓Vneg，而且電路構(gòu)成也變得簡單。為了產(chǎn)生負(fù)電壓Vneg＝-10V，若負(fù)基準(zhǔn)電壓為Nvref＝-1.0V±0.1V，負(fù)電壓Vneg是以誤差10倍控制為-10V±1V，故而該負(fù)電壓產(chǎn)生電路需要與帶隙基準(zhǔn)電壓產(chǎn)生電路同樣的準(zhǔn)確度±0.01V。圖10是表示使用此概念的負(fù)電壓產(chǎn)生電路的構(gòu)成例的電路圖，與使用正基準(zhǔn)電壓的正升壓電壓產(chǎn)生電路的構(gòu)成相同。圖10的負(fù)電壓產(chǎn)生電路構(gòu)成為具備電阻R41、電阻R42、差動(dòng)放大器141、及電荷泵142。在圖10，構(gòu)成分壓電路的電阻R41、電阻R42可替換為電容器的串聯(lián)電路。此處，通過圖10的負(fù)電壓產(chǎn)生電路而產(chǎn)生的負(fù)電壓是以下式表示。Vneg＝(R42/R41+1)×NVref(4)問題是實(shí)現(xiàn)產(chǎn)生具有良好精度的負(fù)基準(zhǔn)電壓NVref的電路，圖11是表示現(xiàn)有例4的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖。圖11的負(fù)基準(zhǔn)電壓產(chǎn)生電路構(gòu)成為具備基于正基準(zhǔn)電壓PVref產(chǎn)生基準(zhǔn)電流Iref的電流源50、電阻R51、電阻R52、N通道MOS晶體管(以下稱為NMOS晶體管)N51、N通道MOS晶體管N52。通過圖11的負(fù)基準(zhǔn)電壓產(chǎn)生電路而產(chǎn)生的負(fù)基準(zhǔn)電壓NVref是以下式表示。NVref＝-Iref×R52(5)圖12是表示現(xiàn)有例5的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖。圖12的負(fù)基準(zhǔn)電壓產(chǎn)生電路構(gòu)成為具備電阻R61、電阻R62、及差動(dòng)放大器160。通過圖12的負(fù)基準(zhǔn)電壓產(chǎn)生電路而產(chǎn)生的負(fù)基準(zhǔn)電壓NVref是以下式表示。NVref＝-PVref×R62/R61(6)在以上現(xiàn)有例的控制電路，負(fù)基準(zhǔn)電壓是從正基準(zhǔn)電壓PVref而獲得，存在除了正基準(zhǔn)電壓PVref的精度以外還有若干誤差的問題。上述現(xiàn)有例的控制電路分類為以下兩種類型。(類型1(圖11))從正基準(zhǔn)電壓PVref產(chǎn)生基準(zhǔn)電流Iref，基于基準(zhǔn)電流Iref而產(chǎn)生負(fù)基準(zhǔn)電壓NVref做為Iref·R(例如參照專利文獻(xiàn)4)。在此情形，因?yàn)槭褂秒娏麋R，動(dòng)作條件并不完全相同，故進(jìn)一步增加誤差，且進(jìn)一步增加了多余的差動(dòng)放大器的偏移(offset)。(類型2(圖12))其為對正基準(zhǔn)電壓PVref及負(fù)基準(zhǔn)電壓NVref進(jìn)行比較的電路，使用來自天線電源的正基準(zhǔn)電壓PVref進(jìn)行反轉(zhuǎn)而產(chǎn)生負(fù)基準(zhǔn)電壓NVref。在此情形，因?yàn)槭褂谜鶞?zhǔn)電壓PVref做為電源，故而增加了因此發(fā)生的誤差以及因引入電流所致的電壓降的誤差。而且，在專利文獻(xiàn)10中，存在如下問題：為了提供無需修整電路的帶隙電壓基準(zhǔn)產(chǎn)生器，而使用了基準(zhǔn)電壓產(chǎn)生器單元，但為了實(shí)現(xiàn)帶隙電壓基準(zhǔn)產(chǎn)生器，需要二極管的熱偵測電路，電路結(jié)構(gòu)變得復(fù)雜。另外，該帶隙電壓基準(zhǔn)產(chǎn)生器是例如1.25V的正基準(zhǔn)電壓產(chǎn)生器，并不產(chǎn)生負(fù)基準(zhǔn)電壓。本發(fā)明的目的在于提供一種負(fù)基準(zhǔn)電壓產(chǎn)生電路，解決以上問題，與現(xiàn)有技術(shù)相比能高精度地產(chǎn)生負(fù)基準(zhǔn)電壓，且電路結(jié)構(gòu)簡單。本發(fā)明的負(fù)基準(zhǔn)電壓產(chǎn)生電路包括：開關(guān)電容器電路，具備連接于第1節(jié)點(diǎn)及第2節(jié)點(diǎn)的電容器、連接于上述第1節(jié)點(diǎn)的第1及第2開關(guān)、及連接于上述第2節(jié)點(diǎn)的第3及第4開關(guān)；以及控制電路，產(chǎn)生第1控制信號～第4控制信號，上述第1控制信號～第4控制信號分別控制上述第1開關(guān)～第4開關(guān)。其中上述控制電路于第1期間經(jīng)由上述第1開關(guān)對上述第1節(jié)點(diǎn)施加規(guī)定的正基準(zhǔn)電壓，由此對上述電容器進(jìn)行充電，在與上述第1期間不同的第2期間，在上述第2期間基于對上述電容器充電的電壓，經(jīng)由上述第4開關(guān)而自上述第2節(jié)點(diǎn)輸出第1負(fù)電壓，并通過重復(fù)上述第1期間及上述第2期間，自上述第2節(jié)點(diǎn)輸出上述第1負(fù)電壓以做為負(fù)基準(zhǔn)電壓。上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于，其中上述第1負(fù)電壓的絕對值等于上述正基準(zhǔn)電壓，上述第1節(jié)點(diǎn)是經(jīng)由上述第2開關(guān)而接地，上述第2節(jié)點(diǎn)經(jīng)由上述第3開關(guān)而接地，上述第1開關(guān)～第4開關(guān)分別由MOS晶體管構(gòu)成，且上述負(fù)基準(zhǔn)電壓產(chǎn)生電路包括：第1電位移位器，對上述第1的控制信號、或上述第1控制信號的反轉(zhuǎn)信號進(jìn)行電位移位，產(chǎn)生具有正電壓及第2負(fù)電壓的二準(zhǔn)位的第3控制信號，并將該第3控制信號施加至做為上述第3開關(guān)的MOS晶體管的柵極；以及第2電位移位器，對上述第2控制信號、或上述第2控制信號的反轉(zhuǎn)信號進(jìn)行電位移位，產(chǎn)生具有上述正電壓及第3負(fù)電壓的二準(zhǔn)位的第4控制信號，并將該第4控制信號施加至做為上述第4開關(guān)的MOS晶體管的柵極。如上述負(fù)基準(zhǔn)電壓產(chǎn)生電路，其特征在于：上述第2負(fù)電壓或上述第3負(fù)電壓為規(guī)定的負(fù)電源電壓或自上述負(fù)基準(zhǔn)電壓產(chǎn)生電路輸出的負(fù)電壓。此外，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：還包括開關(guān)電容器電路，該開關(guān)電容器電路具備連接于第3節(jié)點(diǎn)及第4節(jié)點(diǎn)的另一電容器；連接于上述第3節(jié)點(diǎn)的第5開關(guān)及第6開關(guān)；以及連接于上述第4節(jié)點(diǎn)的第7開關(guān)及第8開關(guān)。上述控制電路，產(chǎn)生第5至第8控制信號，分別控制上述第5開關(guān)～第8開關(guān)，上述控制電路于第3期間經(jīng)由上述第5開關(guān)對上述第3節(jié)點(diǎn)施加規(guī)定的正電壓，由此對上述另一電容器進(jìn)行充電，于與上述第3期間不同的第4期間，基于對上述另一電容器充電的電壓，經(jīng)由上述第8開關(guān)自上述第4節(jié)點(diǎn)輸出第4負(fù)電壓，并通過交互地重復(fù)上述第3期間及上述第4期間，自上述第4節(jié)點(diǎn)輸出上述第4負(fù)電壓，并且上述第4負(fù)電壓被提供給上述第2和上述第3負(fù)電壓。而且，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：上述第3節(jié)點(diǎn)是經(jīng)由上述第6開關(guān)而接地，上述第4節(jié)點(diǎn)是經(jīng)由上述第7開關(guān)而接地，上述第5開關(guān)～第8開關(guān)分別由MOS晶體管構(gòu)成，且上述負(fù)基準(zhǔn)電壓產(chǎn)生電路還包括：第3電位移位器，對上述第5控制信號、或上述第5控制信號的反轉(zhuǎn)信號進(jìn)行電位移位，產(chǎn)生具有上述正電壓及上述第4負(fù)電壓的二準(zhǔn)位的第7控制信號，并將該第7控制信號施加至做為上述第7開關(guān)的MOS晶體管的柵極；以及第4電位移位器，對上述第6控制信號、或上述第6控制信號的反轉(zhuǎn)信號進(jìn)行電位移位，產(chǎn)生具有上述正電壓及上述第4負(fù)電壓的二準(zhǔn)位的第8控制信號，并將該第8控制信號施加至做為上述第8開關(guān)的MOS晶體管的柵極。此外，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：上述第1及第2控制信號為彼此不重疊的兩相時(shí)鐘脈沖(clock)。上述第5及第6控制信號為彼此不重疊的兩相時(shí)鐘脈沖(clock)。上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：上述第1開關(guān)是由P通道MOS晶體管構(gòu)成，上述第2開關(guān)～第4開關(guān)是由N通道MOS晶體管構(gòu)成。此外，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：上述第1開關(guān)～第4開關(guān)是由N通道MOS晶體管構(gòu)成。而且，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：上述第1開關(guān)及第2開關(guān)是由N通道MOS晶體管構(gòu)成，上述第3開關(guān)及第4開關(guān)是由P通道MOS晶體管構(gòu)成。此外，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：上述第1開關(guān)及第3開關(guān)是由P通道MOS晶體管構(gòu)成，上述第2開關(guān)及第4開關(guān)是由N通道MOS晶體管構(gòu)成。上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：在形成于半導(dǎo)體基板的柵極與P阱之間，形成上述電容器。此外，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：在形成于半導(dǎo)體基板的P通道MOS晶體管的柵極與通道之間，形成上述電容器。而且，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：在形成于半導(dǎo)體基板的具有堆疊柵極的電容器中，在浮置柵極與控制柵極之間，形成上述電容器。此外，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：在形成于半導(dǎo)體基板的具有堆疊柵極的MOS晶體管中，在浮置柵極以及控制柵極和P阱之間，形成上述電容器。此外，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：以在半導(dǎo)體基板上所形成的至少一層配線間的電容，來形成上述電容器。此外，上述負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：還包括低通濾波器，該低通濾波器連接于該負(fù)基準(zhǔn)電壓產(chǎn)生電路的輸出端子。[發(fā)明效果]因此，根據(jù)本發(fā)明的負(fù)基準(zhǔn)電壓產(chǎn)生電路，可提供一種負(fù)基準(zhǔn)電壓產(chǎn)生電路及負(fù)基準(zhǔn)電壓產(chǎn)生系統(tǒng)，與現(xiàn)有技術(shù)相比可高精度地產(chǎn)生負(fù)基準(zhǔn)電壓，而且電路結(jié)構(gòu)簡單且不使用復(fù)雜的模擬電路技術(shù)。附圖說明圖1A為實(shí)施方式1的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖1B為圖1A的負(fù)基準(zhǔn)電壓產(chǎn)生電路的動(dòng)作的各信號的時(shí)序圖；圖2A為示實(shí)施方式2的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖2B的(a)(b)(c)部分為用以使用各實(shí)施方式中使用的電位移位器的圖；圖2C為圖2A的負(fù)基準(zhǔn)電壓產(chǎn)生電路中使用的MOS晶體管的三重阱結(jié)構(gòu)的縱剖視圖；圖3A為實(shí)施方式3的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖3B為實(shí)施方式4的負(fù)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖3C為圖3A的負(fù)基準(zhǔn)電壓產(chǎn)生電路的動(dòng)作的各信號的時(shí)序圖；圖3D為圖3B的負(fù)電壓產(chǎn)生電路的動(dòng)作的各信號的時(shí)序圖；圖3E為對圖3A的實(shí)施方式3的負(fù)基準(zhǔn)電壓產(chǎn)生電路的負(fù)電壓Vnn應(yīng)用實(shí)施方式4的負(fù)電壓產(chǎn)生電路時(shí)的動(dòng)作的各信號的時(shí)序圖；圖4A為實(shí)施方式5的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖4B為實(shí)施方式6的負(fù)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖4C為圖4A的負(fù)基準(zhǔn)電壓產(chǎn)生電路及圖4B的負(fù)電壓產(chǎn)生電路的動(dòng)作的各信號的時(shí)序圖；圖4D為實(shí)施方式7的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)例1的電路圖；圖4E為實(shí)施方式7的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)例2的電路圖；圖5A為各實(shí)施方式1～實(shí)施方式7中使用的實(shí)施方式8的電容器的結(jié)構(gòu)例1的結(jié)構(gòu)的縱剖視圖；圖5B為各實(shí)施方式1～實(shí)施方式7中使用的實(shí)施方式8的電容器的結(jié)構(gòu)例2的結(jié)構(gòu)的縱剖視圖；圖5C為各實(shí)施方式1～實(shí)施方式7中使用的實(shí)施方式8的電容器的結(jié)構(gòu)例3的結(jié)構(gòu)的縱剖視圖；圖5D為各實(shí)施方式1～實(shí)施方式7中使用的實(shí)施方式8的電容器的結(jié)構(gòu)例4的結(jié)構(gòu)的縱剖視圖；圖6A為實(shí)施方式9的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖6B為實(shí)施方式10的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖7A為現(xiàn)有例1的NOR型閃存存儲單元的縱剖視圖，且是表示以最大電壓18V進(jìn)行福勒-諾德海姆的編程/抹除動(dòng)作時(shí)需要的電壓關(guān)系的圖；圖7B為現(xiàn)有例1的NOR型閃存存儲單元的縱剖視圖，且是表示以最大電壓10V進(jìn)行福勒-諾德海姆的編程/抹除動(dòng)作時(shí)需要的電壓關(guān)系的圖；圖8為現(xiàn)有例2的負(fù)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖9為現(xiàn)有例3的負(fù)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖10為使用負(fù)基準(zhǔn)電壓的負(fù)電壓產(chǎn)生電路的結(jié)構(gòu)例的電路圖；圖11為現(xiàn)有例4的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖12為現(xiàn)有例5的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖。符號說明1、2：電位移位器3、4：反相器5、5A：低通濾波器10：半導(dǎo)體基板11：深的N阱12：P阱13：N阱20：時(shí)鐘脈沖產(chǎn)生電路21、22、24、25、26、31、32、34、41、42、44、45、51、52、54、55、61、64、65：摻雜區(qū)域23、33、43、53：電極62：浮置柵極63：控制柵極100：半導(dǎo)體基板102：源極103：漏極104：浮置柵極120、131、132、141、160：差動(dòng)放大器121、133、142：電荷泵Cn、Cp、Cs、Cs、Csa、Cw：電容器CLK、CLKa：時(shí)鐘脈沖CLKB、CLKBa：反轉(zhuǎn)時(shí)鐘脈沖Iref：基準(zhǔn)電流n1～n4：節(jié)點(diǎn)NVref：負(fù)基準(zhǔn)電壓PVref：正基準(zhǔn)電壓P31、P32：PMOS晶體管N51、N52：NMOS晶體管R、R21、R22、R31、R32、R41、R42、R51、R52、R61、R62：電阻SW1～SW4：開關(guān)T1：輸入端子T2：輸出端子T11～T22：MOS晶體管Vdd、Vpp：正的電源電壓Vn1、Vn2：節(jié)點(diǎn)電壓Vneg、Vnn：負(fù)電壓Vg1、Vg2：柵極電壓Vss：接地電壓具體實(shí)施方式以下，參照附圖來說明本發(fā)明的實(shí)施方式。另外，以下各實(shí)施方式中，對相同構(gòu)成要素賦予相同符號。實(shí)施方式1.圖1A是表示實(shí)施方式1的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖。在圖1A中，實(shí)施方式1的負(fù)基準(zhǔn)電壓產(chǎn)生電路的特征在于：使用開關(guān)電容器電路將正基準(zhǔn)電壓PVref變壓成負(fù)電壓-PVref，并將其做為負(fù)基準(zhǔn)電壓NVref輸出。此處，開關(guān)電容器電路構(gòu)成為具備4個(gè)開關(guān)SW1～SW4、2個(gè)電容器Cw,Cs、及時(shí)鐘脈沖產(chǎn)生電路20。時(shí)鐘脈沖產(chǎn)生電路20產(chǎn)生并輸出在彼此不同期間變?yōu)楦唠娢坏臅r(shí)鐘脈沖CLK及反轉(zhuǎn)時(shí)鐘脈沖CLKB。另外，關(guān)于時(shí)鐘脈沖產(chǎn)生電路20，在以后的附圖中省略圖示。在圖1A中，輸入端子T1經(jīng)由被時(shí)鐘脈沖CLK控制的開關(guān)SW1而連接于具有節(jié)點(diǎn)電壓Vn1的節(jié)點(diǎn)n1，節(jié)點(diǎn)n1經(jīng)由被反轉(zhuǎn)時(shí)鐘脈沖CLKB控制的開關(guān)SW2而接地。在節(jié)點(diǎn)n1以及具有節(jié)點(diǎn)電壓Vn2的節(jié)點(diǎn)n2之間連接有電容器Cw。節(jié)點(diǎn)n2經(jīng)由被時(shí)鐘脈沖CLK控制的開關(guān)SW3而接地，且經(jīng)由被反轉(zhuǎn)時(shí)鐘脈沖CLKB控制的開關(guān)SW4而連接于輸出端子T2，該輸出端子T2經(jīng)由電容器Cs而接地。圖1B是表示圖1A的負(fù)基準(zhǔn)電壓產(chǎn)生電路的動(dòng)作的各信號的時(shí)序圖。如圖1B所示，當(dāng)時(shí)鐘脈沖CLK為高電位時(shí)，正基準(zhǔn)電壓PVref及0V(接地電壓)連接于電容器Cw。而且，電容器Cw兩端的2個(gè)節(jié)點(diǎn)n1,n2通過反轉(zhuǎn)時(shí)鐘脈沖CLKB而切換，經(jīng)切換的輸出電壓被電容器Cs保持并做為負(fù)基準(zhǔn)電壓NVref輸出。經(jīng)過多個(gè)時(shí)鐘脈沖周期之后，負(fù)基準(zhǔn)電壓NVref變成負(fù)電壓-PVref。根據(jù)以上述方式構(gòu)成的負(fù)基準(zhǔn)電壓產(chǎn)生電路，在第1期間對節(jié)點(diǎn)n1施加正基準(zhǔn)電壓PVref，由此對電容器Cw進(jìn)行充電，在與上述第1期間不同的第2期間，基于充電至電容器Cw的電壓而自節(jié)點(diǎn)n2輸出負(fù)電壓，并通過重復(fù)上述第1期間及上述第2期間，自第2節(jié)點(diǎn)n2輸出負(fù)電壓做為負(fù)基準(zhǔn)電壓NVref。若電容器Cs足夠大且輸出漏電流足夠小，也能使正基準(zhǔn)電壓PVref的電壓降、輸出節(jié)點(diǎn)n2的電壓變動(dòng)足夠小。不會自做為輸出電壓的負(fù)基準(zhǔn)電壓NVref流通DC的負(fù)荷電流，晶體管、漏極·源極的接面的漏電流雖無法避免但充分小。即，基于正基準(zhǔn)電壓PVref，產(chǎn)生其反轉(zhuǎn)后的電壓值的負(fù)電壓，故而可提供一種負(fù)基準(zhǔn)電壓產(chǎn)生電路，其與先前技術(shù)相比，能高精度地產(chǎn)生負(fù)基準(zhǔn)電壓，且電路結(jié)構(gòu)簡單。實(shí)施方式2.圖2A是表示實(shí)施方式2的負(fù)基準(zhǔn)電壓產(chǎn)生電路的結(jié)構(gòu)的電路圖。此外，圖2B是用以說明各實(shí)施方式中使用的準(zhǔn)移位器1、電位移位器2的圖。圖2B的(a)表示將時(shí)鐘脈沖CLK反轉(zhuǎn)為反轉(zhuǎn)時(shí)鐘脈沖/CLK的一般的反相器3，圖2B的(b)表示將反轉(zhuǎn)時(shí)鐘脈沖CLKB反轉(zhuǎn)為經(jīng)反轉(zhuǎn)的反轉(zhuǎn)時(shí)鐘脈沖/CLKB的一般的反相器4。圖2B的(c)表示各實(shí)施方式中使用的電位移位器1、電位移位器2，電位移位器1、電位移位器2是以正電源電壓Vdd及負(fù)電源電壓-Vn被驅(qū)動(dòng)，分別使反轉(zhuǎn)時(shí)鐘脈沖/CLK或反轉(zhuǎn)時(shí)鐘脈沖/CLKB反轉(zhuǎn)且使電位移位，輸出時(shí)鐘脈沖CLKa或CLKBa。在圖2A中，實(shí)施方式2的負(fù)基準(zhǔn)電壓產(chǎn)生電路與實(shí)施方式1的負(fù)基準(zhǔn)電壓產(chǎn)生電路相比，有以下不同處。(1)以PMOS晶體管T11構(gòu)成開關(guān)SW1，該P(yáng)MOS晶體管T11的基板接觸部(tab)施加有正電源電壓Vdd，且被反轉(zhuǎn)時(shí)鐘脈沖/CLK控制。(2)以NMOS晶體管T12構(gòu)成開關(guān)SW2，該NMOS晶體管T12的基板接觸部接地，且被反轉(zhuǎn)時(shí)鐘脈沖CLKB控制。(3)還包括電位移位器7，該電位移位器7以正電源電壓Vdd及負(fù)電源電壓-Vn2驅(qū)動(dòng)，使反轉(zhuǎn)時(shí)鐘脈沖/CLK反轉(zhuǎn)且使電位移位，輸出具有正電源電壓Vdd及負(fù)電源電壓-Vn2的二電位的時(shí)鐘脈沖CLKa。(4)還包括電位移位器2，該電位移位器2以正電源電壓Vdd及負(fù)電源電壓NVref驅(qū)動(dòng)，使反轉(zhuǎn)時(shí)鐘脈沖/CLKB反轉(zhuǎn)且使電位移位，輸出具有正電源電壓Vdd及負(fù)電源電壓NVref的二電位的時(shí)鐘脈沖CLKBa。(5)以NMOS晶體管T21構(gòu)成開關(guān)SW3，該NMOS晶體管T21的基板接觸部施加有節(jié)點(diǎn)電壓Vn2，且被時(shí)鐘脈沖CLKa控制。(6)以NMOS晶體管T22構(gòu)成開關(guān)SW4，該NMOS晶體管T22的基板接觸部施加有負(fù)電壓NVref，且被時(shí)鐘脈沖CLKBa控制。使用實(shí)施方式2的開...