一種基準(zhǔn)電流源的制作方法
【專利摘要】本發(fā)明涉及集成電路技術(shù)，具體的說是涉及一種基準(zhǔn)電流源。本發(fā)明所述的一種基準(zhǔn)電流源，其特征在于，包括相連接的基準(zhǔn)電流產(chǎn)生電路和啟動(dòng)偏置電路，所述基準(zhǔn)電流產(chǎn)生電路包括第一至第三PMOS管、第一至第四三極管、第六三極管、第一至第二電阻，所述啟動(dòng)偏置電路包括第五三極管和第三至第四電阻。本發(fā)明的有益效果為，具有結(jié)構(gòu)簡(jiǎn)單、啟動(dòng)電壓低以及易于集成的優(yōu)點(diǎn)，同時(shí)還具有較高的精度和較低的啟動(dòng)電壓，并降低了生產(chǎn)成本。本發(fā)明尤其適用于基準(zhǔn)電流源。
【專利說明】一種基準(zhǔn)電流源
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及集成電路技術(shù)，具體的說是涉及一種基準(zhǔn)電流源。
【背景技術(shù)】
[0002]在集成電路領(lǐng)域中，電流基準(zhǔn)是一類非常重要的電路。隨著集成電路規(guī)模的不斷擴(kuò)大，對(duì)芯片的性能要求也隨之提高，這對(duì)電流基準(zhǔn)源提供的電流精度要求越來越高。傳統(tǒng)的電流基準(zhǔn)的做法是產(chǎn)生一個(gè)精準(zhǔn)帶隙基準(zhǔn)電壓源Vref，再用帶隙基準(zhǔn)電壓源Vref除以電阻得到所需要的電流值。帶隙基準(zhǔn)電壓源Vref的產(chǎn)生的原理為:具有負(fù)溫系數(shù)的Vbe和具有正溫系數(shù)的AVbe按照一定的比例消除溫度系數(shù)的一階項(xiàng)。然而這種做法需要一個(gè)運(yùn)放保證兩節(jié)點(diǎn)電壓相等，因而增加了電路復(fù)雜度，并加大了芯片的面積和增加了成本，同時(shí)這種基準(zhǔn)源的啟動(dòng)電壓高。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的技術(shù)問題，就是針對(duì)上述問題，提出一種基準(zhǔn)電流源。
[0004]本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案是:一種基準(zhǔn)電流源，其特征在于，包括相連接的基準(zhǔn)電流產(chǎn)生電路和啟動(dòng)偏置電路，所述基準(zhǔn)電流產(chǎn)生電路包括第一 PMOS管Ml、第二 PMOS管M2、第三PMOS管M3、第一三極管Ql、第二三極管Q2、第三三極管Q3、第四三極管Q4、第六三極管Q6、第一電阻R1、第二電阻R2，所述啟動(dòng)偏置電路包括第五三極管Q5和第三電阻R3、第四電阻R4 ；
[0005]第一 PMOS管Ml、第二 PMOS管M2和第三PMOS管M3的源極、第一三極管Ql和第二三極管Q2的發(fā)射極以及第五三極管Q5的發(fā)射極均接電源VDD ；
[0006]第一 PMOS管Ml、第二 PMOS管M2和第三PMOS管M3的柵極與第一 PMOS管Ml的漏極、第六三極管Q6的集電極連接；
[0007]第二 PMOS管M2的漏極與第一電阻Rl的一端、第六三極管Q6的發(fā)射極和第三三極管Q3的發(fā)射極連接；
[0008]第三PMOS管M3的漏極為基準(zhǔn)電流源的輸出端Iref ；
[0009]第一三極管Ql的集電極與第三三極管Q3的集電極和基極、第四三極管Q4的基極連接；
[0010]第一三極管Ql的基極與第二三極管Q2的基極、第五三極管Q5的集電極和第三電阻R3的一端連接；
[0011]第二三極管Q2的集電極與第六三極管Q6的基極、第四三極管Q4的集電極連接；
[0012]第四三極管Q4的發(fā)射極與第二電阻R2的一端連接；
[0013]第五三極管Q5的基極連接第三電阻R3的另一端和第四電阻R4的一端；
[0014]第一電阻Rl的另一端、第二電阻R2的另一端和第四電阻R4的另一端均接地。
[0015]具體的，所述第三三極管Q3和第四三極管Q4的發(fā)射極面積之比為8:1。
[0016]本發(fā)明的有益效果為，具有結(jié)構(gòu)簡(jiǎn)單、啟動(dòng)電壓低以及易于集成的優(yōu)點(diǎn)，同時(shí)還具 有較高的精度和較低的啟動(dòng)電壓，并降低了生產(chǎn)成本。
【專利附圖】

【附圖說明】
[0017]圖1是本發(fā)明的基準(zhǔn)電流源電路結(jié)構(gòu)示意圖；
[0018]圖2是本發(fā)明的基準(zhǔn)電流源工作原理示意圖。
【具體實(shí)施方式】
[0019]下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案:
[0020]本發(fā)明所述的基準(zhǔn)電流源，其特征在于，包括相連接的基準(zhǔn)電流產(chǎn)生電路和啟動(dòng)偏置電路，所述基準(zhǔn)電流產(chǎn)生電路包括第一 PMOS管Ml、第二 PMOS管M2、第三PMOS管M3、第一三極管Q1、第二三極管Q2、第三三極管Q3、第四三極管Q4、第六三極管Q6、第一電阻R1、第二電阻R2，所述啟動(dòng)偏置電路包括第五三極管Q5和第三電阻R3、第四電阻R4 ；
[0021]第一 PMOS管Ml、第二 PMOS管M2和第三PMOS管M3的源極、第一三極管Ql和第二三極管Q2的發(fā)射極以及第五三極管Q5的發(fā)射極均接電源VDD ；
[0022]第一 PMOS管Ml、第二 PMOS管M2和第三PMOS管M3的柵極與第一 PMOS管Ml的漏極、第六三極管Q6的集電極連接；
[0023]第二 PMOS管M2的漏極與第一電阻Rl的一端、第六三極管Q6的發(fā)射極和第三三極管Q3的發(fā)射極連接；
[0024]第三PMOS管M3的漏極為基準(zhǔn)電流源的輸出端Iref ；
[0025]第一三極管Ql的集電極與第三三極管Q3的集電極和基極、第四三極管Q4的基極連接；
[0026]第一三極管Ql的基極與第二三極管Q2的基極、第五三極管Q5的集電極和第三電阻R3的一端連接；
[0027]第二三極管Q2的集電極與第六三極管Q6的基極、第四三極管Q4的集電極連接；
[0028]第四三極管Q4的發(fā)射極與第二電阻R2的一端連接；
[0029]第五三極管Q5的基極連接第三電阻R3的另一端和第四電阻R4的一端；
[0030]第一電阻Rl的另一端、第二電阻R2的另一端和第四電阻R4的另一端均接地。[0031 ] 為了方便敘述，第一至第三PMOS管分別依次用Ml、M2、M3代替，第一至第六三極管分別依次用Ql、Q2、Q3、Q4、Q5、Q6代替，第一至第四電阻分別依次用Rl、R2、R3、R4代替，如圖1所示，
[0032]本發(fā)明的基準(zhǔn)電流源包括啟動(dòng)偏置電路和基準(zhǔn)電流產(chǎn)生電路，電源電壓VDD、接地端GND、基準(zhǔn)電流輸出端Iref ;其中，
[0033]基準(zhǔn)電流產(chǎn)生電路:M1、M2、M3的源極與電源電壓VDD連接，Ml、M2、M3三管的柵極連接在一起并且Ml為二極管連接方式，M3的漏極為基準(zhǔn)電流的輸出I,ef，M2的漏極、R1、Q6的發(fā)射極、Q3的發(fā)射極連接，Ml的漏極與Q6的集電極連接，Q1、Q2的發(fā)射極與電源電壓VDD連接，Ql、Q2的基極連接且與啟動(dòng)偏置電壓電路中的Q5的集電極連接，Ql的集電極與二極管連接方式的Q3集電極連接，Q3、Q4的基極連接在一起，Q4的集電極、Q6的基極、Q2的集電極連接，Q4的發(fā)射極與電阻R2連接，Rl、R2的另外一端與地連接。
[0034]啟動(dòng)偏置電路:Q5的發(fā)射極與電源電壓VDD連接，Q5的集電極、R3、基準(zhǔn)電流產(chǎn)生電路中的Ql、Q2的基極連接，Q5的基極與R3、R4連接，R4的另外一端與地連接。
[0035]本發(fā)明的工作原理為:
[0036]如圖2所示，當(dāng)VDD有一個(gè)很低的電壓時(shí)啟動(dòng)偏置電路工作Q5導(dǎo)通，在B點(diǎn)產(chǎn)生一個(gè)電壓引起Q1、Q2、Q3、Q4導(dǎo)通，從而整個(gè)基準(zhǔn)電流產(chǎn)生電路正常工作。R3，R4是為了限制電流的作用。當(dāng)電路正常工作后，Q1、Q2的基極電壓相等，故Iel = 1。2。由電路電氣特性可得:1。2 = Ic4+Ib6? Icl = I(；:3+Ib，根據(jù) 1。1 = IC2 可得
【權(quán)利要求】
1.一種基準(zhǔn)電流源，其特征在于，包括相連接的基準(zhǔn)電流產(chǎn)生電路和啟動(dòng)偏置電路，所述基準(zhǔn)電流產(chǎn)生電路包括第一 PMOS管Ml、第二 PMOS管M2、第三PMOS管M3、第一三極管Ql、第二三極管Q2、第三三極管Q3、第四三極管Q4、第六三極管Q6、第一電阻R1、第二電阻R2，所述啟動(dòng)偏置電路包括第五三極管Q5和第三電阻R3、第四電阻R4 ； 第一 PMOS管Ml、第二 PMOS管M2和第三PMOS管M3的源極、第一三極管Ql和第二三極管Q2的發(fā)射極以及第五三極管Q5的發(fā)射極均接電源VDD ； 第一 PMOS管Ml、第二 PMOS管M2和第三PMOS管M3的柵極與第一 PMOS管Ml的漏極、第六三極管Q6的集電極連接； 第二 PMOS管M2的漏極與第一電阻Rl的一端、第六三極管Q6的發(fā)射極和第三三極管Q3的發(fā)射極連接； 第三PMOS管M3的漏極為基準(zhǔn)電流源的輸出端Iref ； 第一三極管Ql的集電極與第三三極管Q3的集電極和基極、第四三極管Q4的基極連接； 第一三極管Ql的基極與第二三極管Q2的基極、第五三極管Q5的集電極和第三電阻R3的一端連接； 第二三極管Q2的集電極與第六三極管Q6的基極、第四三極管Q4的集電極連接； 第四三極管Q4的發(fā)射極與第二電阻R2的一端連接； 第五三極管Q5的基極連接第三電阻R3的另一端和第四電阻R4的一端； 第一電阻Rl的另一端、第二電阻R2的另一端和第四電阻R4的另一端均接地。
2.根據(jù)權(quán)利要求1所述的一種基準(zhǔn)電流源，其特征在于，所述第三三極管Q3和第四三極管Q4的發(fā)射極面積之比為8:1。
【文檔編號(hào)】G05F1/56GK103472878SQ201310408172
【公開日】2013年12月25日 申請(qǐng)日期:2013年9月9日 優(yōu)先權(quán)日:2013年9月9日
【發(fā)明者】方健, 李源, 趙前利, 谷洪波, 潘華, 賈姚瑤 申請(qǐng)人:電子科技大學(xué)