一種高精度基準電流源的制作方法
【專利摘要】本發(fā)明涉及集成電路技術，具體的說是涉及一種低溫系數(shù)、高精度的基準電流源。本發(fā)明所述的一種高精度基準電流源，其特征在于，包括第一電流產(chǎn)生電路、第二電流產(chǎn)生電路和基準電流輸出電路，所述第一電流產(chǎn)生電路和第二電流產(chǎn)生電路分別與基準電流輸出電路連接，所述第一電流產(chǎn)生電路產(chǎn)生與δT0.5成正比的電流，其中δ為常數(shù)，所述第二電流產(chǎn)生電路產(chǎn)生PTAT電流源，所述基準電流輸出電路的輸出端為高精度基準電流源的輸出端Iref。本發(fā)明的有益效果為，提出了一種新型的具有高精度以及溫度系數(shù)低基準電流源。本發(fā)明尤其適用于基準電流源。
【專利說明】一種高精度基準電流源
【技術領域】
[0001]本發(fā)明涉及集成電路技術，具體的說是涉及一種低溫度系數(shù)、高精度的基準電流源。
【背景技術】
[0002]在集成電路領域中，電流基準是一類非常重要的電路。基準源的穩(wěn)定度在很大程度上決定了電路的性能。在極限溫度環(huán)境下，基準源的大的偏差，可能會直接導致芯片不正常工作。隨著集成電路規(guī)模的不斷擴大，對芯片的性能要求也隨之提高，這對電流基準源提供的電流精度要求越來越高。
[0003]衡量一個基準電流源的一個重要指標是溫度系數(shù)TC，他反映了基準電流源在整個工作溫度范圍[TMIN，Tmax]內(nèi)基準電流的最大值Imax與最小值Imin相對于基準輸出平均電流
Iav的變化程度，一般為ppm/°c，表達式為:
【權利要求】
1.一種高精度基準電流源，其特征在于，包括第一電流產(chǎn)生電路、第二電流產(chǎn)生電路和基準電流輸出電路，所述第一電流產(chǎn)生電路和第二電流產(chǎn)生電路分別與基準電流輸出電路連接，所述第一電流產(chǎn)生電路產(chǎn)生與S T°_5成正比的電流，其中δ為常數(shù)、T為溫度，所述第二電流產(chǎn)生電路產(chǎn)生PTAT電流源，所述基準電流輸出電路的輸出端為高精度基準電流源的輸出端Iref。
2.根據(jù)權利要求1所述的一種高精度基準電流源，其特征在于，所述第一電流產(chǎn)生電路包括第一 PMOS管MP1、第二 PMOS管ΜΡ2、第一 NMOS管MNl、第二 NMOS管ΜΝ2、第三NMOS管麗3、第一三極管PQl、第二三極管PQ2，所述第二電流產(chǎn)生電路包括第三PMOS管MP3、第四PMOS管MP4、第四NMOS管ΜΝ4、第五NMOS管ΜΝ5、電阻R、第三三極管PQ3、第四三極管PQ4，所述基準電流輸出電路包括第五PMOS管ΜΡ5、第六PMOS管ΜΡ6、第七PMOS管ΜΡ7、第八PMOS管ΜΡ8、第九PMOS管ΜΡ9、第五三極管PQ5、第六三極管PQ6、第七三極管PQ7、第八三極管PQ8和運算放大器； 第一 PMOS管ΜΡ1、第二 PMOS管ΜΡ2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管ΜΡ5、第六PMOS管ΜΡ6、第七PMOS管ΜΡ7、第八PMOS管ΜΡ8和第九PMOS管ΜΡ9的源極均接電源VDD ； 第一 PMOS管MPl的漏極和柵極與第二 PMOS管ΜΡ2的柵極、第五PMOS管ΜΡ5的柵極、第六PMOS管ΜΡ6的柵極、第一 NMOS管MNl的漏極連接； 第二 PMOS管ΜΡ2的漏極與第二 NMOS管ΜΝ2的漏極和柵極、第一 NMOS管MNl的柵極、第三NMOS管ΜΝ3的柵極連接； 第一 NMOS管MNl的源極與第三NMOS管ΜΝ3的漏極連接； 第二 NMOS管麗2的源極與第二三極管PQ2的發(fā)射極連接，第三NMOS管麗3的源極與第一三極管PQl的發(fā)射極連接，第一三極管PQl的基極和第二三極管PQ2的基極連接；第三PMOS管MP3的柵極與第八PMOS管ΜΡ8的柵極、第四PMOS管MP4的柵極和漏極、第五NMOS管ΜΡ5的漏極連接； 第三PMOS管MP3的漏極與第四NMOS管ΜΝ4的漏極和柵極、第五NMOS管麗5的柵極連接； 第四匪OS管ΜΝ4的源極與電阻R的一端連接，電阻R的另一端與第三三極管麗3的發(fā)射極連接； 第五NMOS管麗5的源極與第四三極管PQ4的發(fā)射極連接，第三三極管PQ3的基極和第四三極管PQ4的基極連接； 第五PMOS管ΜΡ5的漏極與第五三極管PQ5的發(fā)射極和第六三極管PQ6的基極連接； 第六PMOS管ΜΡ6的漏極與運算放大器的反向輸入端和第六三極管PQ6的發(fā)射極連接； 第八PMOS管ΜΡ8的漏極與第八三極管PQ8的發(fā)射極和第七三極管PQ7的基極連接； 第七PMOS管ΜΡ7的柵極和第九PMOS管ΜΡ9的柵極、運算放大器的輸出端連接； 第七PMOS管ΜΡ7的漏極與運算放大器的同向輸入端和第七三極管PQ7的發(fā)射極連接； 第九PMOS管ΜΡ9的漏極為基準電流輸出電路的輸出端Iref ； 第一三極管PQ1、第二三極管PQ2、第三三極管PQ1、第四三極管PQ4和第五三極管PQ5的集電極和基極、第六三極管PQ6和第七三極管PQ7的集電極、第八三極管PQ8的集電極和基極均接地。
【文檔編號】G05F1/56GK103472877SQ201310407996
【公開日】2013年12月25日 申請日期:2013年9月9日 優(yōu)先權日:2013年9月9日
【發(fā)明者】方健, 李源, 趙前利, 王賀龍, 彭宜建, 谷洪波 申請人:電子科技大學