專利名稱：測試模式控制器及其具有自我測試的電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有自我測試的電子裝置，且特別是有關(guān)于自我測試的電子裝置的測試模式控制器。
背景技術(shù)：
目前市面上的所廣泛應(yīng)用的電子電路都以集成電路的方式實施于單一芯片上。在生產(chǎn)芯片時，除了考慮功效外，還會考慮芯片的使用面積與依據(jù)接腳數(shù)目所需要的封裝成本。據(jù)此，多數(shù)的制造商在生產(chǎn)芯片時，也會致力于減少芯片的使用面積和接腳數(shù)目。以下以傳統(tǒng)單節(jié)鋰電池保護電路為例，說明傳統(tǒng)芯片需要額外的測試接腳，以縮短傳統(tǒng)芯片的測試時間。請參照圖1，圖1是傳統(tǒng)單節(jié)鋰電池保護電路的電路圖。傳統(tǒng)單節(jié)鋰電池保護電路1包括單節(jié)鋰電池10、單節(jié)鋰電池保護芯片11、功率晶體管電路12、電阻 RU R2及電容Cl。另外，單節(jié)鋰電池保護芯片11具有功率晶體管控制接腳0C、0D、電源信號接腳VCC、接地接腳GND、測試接腳TD與電源指示電壓接腳CS，且功率晶體管電路12具有多個功率晶體管M1、M2與二極管D1、D2。傳統(tǒng)單節(jié)鋰電池保護電路1的各元件的連接方式如圖1所示，故不在此多贅述。單節(jié)鋰電池保護芯片11通過功率晶體管控制接腳OC與OD所輸出的控制信號控制功率晶體管電路12的功率晶體管Ml與M2的操作，以由此達到過充電、過放電及過電流保護。需要注意的是，單節(jié)鋰電池保護芯片11的測試接腳TD僅使用于測試模式。當單節(jié)鋰電池保護芯片11需要操作于測試模式時，測試接腳TD會被施以外加電壓，以縮短測試時間。然而，當單節(jié)鋰電池保護芯片11操作于一般模式時，測試接腳TD會被空接。綜上所述，傳統(tǒng)單節(jié)鋰電池保護芯片11會因為額外的測試接腳TD，而可能有浪費芯片面積與增加封裝成本的問題。同樣地，傳統(tǒng)芯片亦可能需要額外的測試接腳，而可能有同樣的問題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的不足，提供一種測試模式控制器及其具有自我測試的電子裝置。本發(fā)明通過如下技術(shù)方案解決上述技術(shù)問題本發(fā)明提供一種測試模式控制器。測試模式控制器包括致能信號產(chǎn)生器、控制信號產(chǎn)生器以及鎖存器。致能信號產(chǎn)生器接收來自于鎖存器的第二控制信號，而其所產(chǎn)生的第一致能信號與第二致能信號分別傳送至鎖存器與控制信號產(chǎn)生器。控制信號產(chǎn)生器產(chǎn)生第一控制信號，并將第一控制信號傳送至鎖存器。鎖存器接收來自于控制信號產(chǎn)生器的第一控制信號，并傳送第二控制信號至致能信號產(chǎn)生器。另外，致能信號產(chǎn)生器接收電源信號與第二控制信號，并產(chǎn)生第一致能信號與第二致能信號。控制信號產(chǎn)生器接收電源指示電壓與參考電壓，于第一致能信號致能時，依據(jù)該電源指示電壓與參考電壓產(chǎn)生第一控制信號。鎖存器受控于第二致能信號，并于第二致能信號致能時，依據(jù)第一控制信號輸出第二控制信號，其中第二控制信號用以控制芯片操作于測試模式或一般模式。換句話說，一種測試模式控制器，該測試模式控制器包括致能信號產(chǎn)生器，接收電源信號與第二控制信號，并產(chǎn)生第一致能信號與第二致能信號；控制信號產(chǎn)生器，接收電源指示電壓與參考電壓，于該第一致能信號致能時，依據(jù)該電源指示電壓與該參考電壓產(chǎn)生第一控制信號；以及鎖存器，受控于該第二致能信號，并于該第二致能信號致能時，依據(jù)該第一控制信號輸出該第二控制信號，其中該第二控制信號用以控制芯片操作于測試模式或一般模式。本發(fā)明實施例還提供一種具有自我測試的電子裝置，其包括芯片與上述的測試模式控制器。換句話說，一種具有自我測試的電子裝置，包括芯片，接收第二控制信號，以決定操作于測試模式或一般模式中；以及測試模式控制器，包括致能信號產(chǎn)生器，接收電源信號與第二致能信號，并產(chǎn)生第一致能信號與該第二致能信號；控制信號產(chǎn)生器，接收電源指示電壓與參考電壓，于該第一致能信號致能時，依據(jù)該電源指示電壓與該參考電壓產(chǎn)生第一控制信號；以及鎖存器，受控于該第二致能信號，并于該第二致能信號致能時，依據(jù)該第一控制信號輸出第二控制信號。綜上所述，本發(fā)明實施例所提供的測試模式控制器及具有自我測試的電子裝置不需要保留傳統(tǒng)芯片所使用的一個測試接腳，而仍具有傳統(tǒng)芯片的測試接腳所能達到的縮短測試時間的效果。據(jù)此，相較于傳統(tǒng)芯片，本發(fā)明實施例的具有自我測試的電子裝置的芯片面積較小，且其封裝成本也較低。為使能更進一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細說明與附圖，但是此等說明與附圖僅用來說明本發(fā)明，而非對本發(fā)明的權(quán)利范圍作任何的限制。


圖1為傳統(tǒng)單節(jié)鋰電池保護電路的電路圖；圖2為本發(fā)明實施例提供的一種測試模式控制器的電路圖；圖3為圖2的測試模式控制器所產(chǎn)生的多個信號的波形圖；圖4為本發(fā)明實施例提供的一種測試模式控制器的電路圖；圖5為圖4的測試模式控制器所產(chǎn)生的多個信號的波形圖；圖6為圖2的測試模式控制器所產(chǎn)生的多個信號的另一種波形圖；圖7為本發(fā)明實施例提供的一種測試模式控制器的電路圖；圖8為圖7的測試模式控制器所產(chǎn)生的多個信號的波形圖；圖9為本發(fā)明實施例提供的一種具有自我測試的電子裝置的電路圖。主要元件附圖標記說明1 傳統(tǒng)單節(jié)鋰電池保護電路
10:單節(jié)鋰電池11 單節(jié)鋰電池保護芯片12:功率晶體管電路Cl 電容R1、R2:電阻M1、M2:功率晶體管D1、D2:二極管0C、OD 功率晶體管控制接腳VCC:電源信號接腳GND 接地接腳CS:電源指示電壓接腳TD 測試接腳2、4、7 測試模式控制器21,41 控制信號產(chǎn)生器22、42、72 致能信號產(chǎn)生器23、43 鎖存器411:比較器421 起始信號產(chǎn)生器422:緩沖器423:反向器424:邏輯與門425:時間控制電路426 邏輯或門427 延遲單元9 具有自我測試的電子裝置90 測試模式控制器91 芯片
具體實施例方式測試模式控制器的實施例請參照圖2，圖2是本發(fā)明實施例提供的一種測試模式控制器的電路圖。測試模式控制器2包括致能信號產(chǎn)生器22、控制信號產(chǎn)生器21以及鎖存器23?？刂菩盘柈a(chǎn)生器21 電性耦接于致能信號產(chǎn)生器22與鎖存器23，且鎖存器23電性耦接于致能信號產(chǎn)生器22。致能信號產(chǎn)生器22接收來自于鎖存器23的第二控制信號Ds_c與電源信號VDD， 并產(chǎn)生的第一致能信號En_cmp與第二致能信號En_Latch，其中第一致能信號En_cmp與第二致能信號En_latCh分別被傳送至鎖存器23與控制信號產(chǎn)生器21。第一致能信號En_cmp 致能與禁能的時間將于圖3或圖6說明，同樣地，第二致能信號En_latCh致能與禁能的時間也將于圖3或圖6說明。控制信號產(chǎn)生器21接收電源指示電壓CSI與參考電壓Vref，并于第一致能信號En_cmp致能(例如為高電壓電平3. 9V)時，依據(jù)電源指示電壓CSI與參考電壓Vref產(chǎn)生第一控制信號Latchjn。控制信號產(chǎn)生器21于第一致能信號En_cmp禁能(例如為低電壓電平0V)時，輸出第一電平(例如為低電壓電平0V)的第一控制信號。更詳細地說，當?shù)谝恢履苄盘朎n_cmp致能，參考電壓Vref為任一正電壓，且電源指示電壓CSI被外接至一個負電壓電平(例如為-1.5V)時，控制信號產(chǎn)生器21會產(chǎn)生第二電平的第一控制信號En_cmp。 控制信號產(chǎn)生器21所產(chǎn)生的第一控制信號LatchJn會被傳送至鎖存器23。鎖存器23接收來自于控制信號產(chǎn)生器21的第一控制信號LatchJn并傳送第二控制信號Ds_c至致能信號產(chǎn)生器22。鎖存器23受控于第二致能信號En_latCh，并于第二致能信號En_latCh致能時，依據(jù)第一控制信號LatchJn輸出第二控制信號Ds_c。鎖存器 23可以是一個D型鎖存器(D_latch)，但鎖存器23的類型并非用以限定本發(fā)明。當?shù)诙履苄盘朎n_latCh致能，且第一控制信號LatchJn為第一電平時，第二控制信號Ds_c為第一電平。當?shù)诙履苄盘朎n_latCh致能，且第一控制信號LatchJn*第二電平時，第二控制信號Ds_c為第二電平。當?shù)诙履苄盘朎n_latCh禁能時，則第二控制信號Ds_c維持先前的電壓電平。測試模式控制器2通過第二控制信號Ds_c控制與其連接的芯片操作于測試模式或一般模式，其中芯片可能為具有自我測試的芯片。在另一個實施例中，芯片與測試模式控制器2可能會被一起封裝，換言之，芯片可以包括測試模式控制器2。請同時參照圖2與圖3，圖3是圖2的測試模式控制器所產(chǎn)生的多個信號的波形圖。當整個芯片的電路剛上電(電源信號VDD由第一電平變至第二電平)時，因為芯片中的大部分功能都處于暖機的狀態(tài)，因此致能信號產(chǎn)生器22會先持續(xù)地致能第一致能信號En_ cmp與第二致能信號En_latch —段起始時間T_START_UP。在起始時間T_START_UP中，電源指示電壓CSI會被接至負電壓電平，因此，控制信號產(chǎn)生器21會產(chǎn)生第二電平的第一控制信號Latchjn。當起始時間T_START_UP結(jié)束后， 致能信號產(chǎn)生器22會將第一致能信號En_cmp致能的時間再延遲一段延遲時間T_DELAY。 換言之，致能信號產(chǎn)生器22于電源信號VDD由第一電平變至第二電平時，持續(xù)地致能第一致能信號En_cmp —段起始時間T_START_UP與一段延遲時間T_DELAY。通過將第一致能信號En_cmp致能的時間再延遲一段延遲時間T_DELAY，可以確保第二致能信號En_LatCh致能時，能夠讓鎖存器23可以取得穩(wěn)定的第一控制信號Latch Jn。 在起始時間T_START_UP與延遲時間T_DELAY中，控制信號產(chǎn)生器21可以據(jù)此產(chǎn)生第二電平的第一控制信號LatchJn。在起始時間T_START_UP中，第二致能信號EruLatch為致能且第一控制信號 LatchJn為第二電平，因此鎖存器23會輸出第二電平的第二控制信號Ds_c。接著，在起始時間T_START_UP結(jié)束后，且在測試時間T_TEST到達前，第二致能信號EruLatch維持禁能， 因此，鎖存器23會維持輸出第二電平的第二控制信號Ds_c。在起始時間T_START_UP中，致能信號產(chǎn)生器22的計時功能會被禁能。然而，在起始時間T_START_UP結(jié)束后，第二致能信號En_LatCh會被禁能。此時，第二控制信號Ds_c 為第二電平，亦即芯片已經(jīng)完成暖機且開始操作于測試模式，因此致能信號產(chǎn)生器22的計時功能會被致能。當致能信號產(chǎn)生器22計時至測試時間T_TEST到達后，致能信號產(chǎn)生器22會致能第二致能信號En_LatCh —段短暫的脈沖時間T_PULSE。換言之，致能信號產(chǎn)生器22于電源信號VDD由第一電平變至第二電平時，持續(xù)地致能第二致能信號En_LatCh —段起始時間 T_START_UP,并且在測試時間T_TEST結(jié)束后，短暫地第二致能信號EruLatch —段脈沖時間 T_PULSE。在延遲時間T_DELAY結(jié)束后，第一致能信號En_cmp為禁能，因此控制信號產(chǎn)生器 21僅會輸出第一電平的第一控制信號LatCh_In。在測試時間T_TEST結(jié)束后，且在脈沖時間T_PULSE中，第二致能信號En_LatCh短暫地被致能且第一控制信號LatchJn為第一電平，如此，鎖存器23將輸出第一電平的第二控制信號Ds_c。第一電平的第二控制信號Ds_c 將使得芯片的操作自測試模式回到一般模式。當有噪聲等因素使芯片誤進入測試模式后，測試模式控制器2會在測試時間T_ TEST到達后，使得芯片回到一般模式的操作。據(jù)此，測試模式控制器2不但不需要額外的測試接腳，更可以防此芯片因噪聲因素而長期地操作于測試模式。另外，需要說明的是，雖然此實施例以第一電平為OV且第二電平為3. 9V來進行說明，但第一電平與第二電平的電壓電平并非用以限定本發(fā)明。同樣地，雖然此實施例以各信號致能的電壓電平為3. 9V且各信號禁能的電壓電平為OV來進行說明，但各信號致能與禁能的電壓電平并非用以限定本發(fā)明。測試模式控制器的另一實施例接著，請參照圖4，圖4為本發(fā)明實施例提供的一種測試模式控制器4的電路圖。 測試模式產(chǎn)生器4同樣包括控制信號產(chǎn)生器41、致能信號產(chǎn)生器42與鎖存器43。控制信號產(chǎn)生器41包括比較器411，而致能信號產(chǎn)生器42包括起始信號產(chǎn)生器421、緩沖器422、 反向器423、延遲單元427、邏輯與門(AND gate)424、時間控制電路425及邏輯或門(OR gate)4260起始信號產(chǎn)生器421電性耦接于緩沖器422，緩沖器422電性耦接于邏輯與門 424與反向器423，反向器423電性耦接于邏輯或門似6與延遲單元427，延遲單元電性427 耦接于比較器411，邏輯與門424電性耦接于鎖存器43與時間控制電路425，且邏輯或門 426電性耦接于時間控制電路425與鎖存器43。比較器411受控于第一致能信號En_cmp，且比較器411的負輸入端與正輸入端分別接收電源指示電壓CSI與參考電壓。Vref當?shù)谝恢履苄盘朎n_cmp致能且參考電壓Vref 大于電源指示電壓CSI時，比較器411產(chǎn)生第二電平的第一控制信號Latchjn，以及當?shù)谝恢履苄盘朎n_cmp禁能時，比較器411輸出第一電平的第一控制信號Latchjn。請同時參照圖4與圖5，圖5為圖4的測試模式控制器所產(chǎn)生的多個信號的波形圖。當整個芯片的電路剛上電(電源信號VDD由第一電平變至第二電平)時，因為芯片中的大部分功能都處于暖機的狀態(tài)，因此起始信號產(chǎn)生器42于電源信號VDD由第一電平變至第二電平時，會產(chǎn)生預(yù)先起始信號Mart_pre，其中預(yù)先起始信號Mart_pre在起始時間T_ START_UP內(nèi)由第一電平逐漸上升至第二電平。緩沖器422用以緩沖預(yù)先起始信號Mart_pre，并輸出起始信號Mart，其中起始信號Mart在起始時間T_START_UP內(nèi)為第一電平，且在起始時間T_START_UP結(jié)束后為第二電平。反向器423接收起始信號Mart，并輸出反向起始信號Mart_b，其中反向起始信號Mart_b為起始信號Mart的反向信號。延遲單元427接收反向起始信號Mart_b，當反向起始信號乂3汁_13未由第二電平變至第一電平時，輸出反向起始信號乂3汁3以作為該第一控制信號LatchJn，而當反向起始信號Mart_b由第二電平變至該第一電平時，延遲反向起始信號Mart_b —段延遲時間T_DELAY，并輸出為第一致能信號En_cmp。換言之，第一致能信號En_cmp會在起始時間 T_START_UP與延遲時間T_DELAY中持續(xù)地被致能。在起始時間T_START_UP與延遲時間T_ DELAY中，比較器411可以據(jù)此產(chǎn)生第二電平的第一控制信號Latchjn。
在起始時間T_START_UP與延遲時間T_DELAY中，電源指示電壓CSI會被接至負電壓電平。此時因為第一致能信號En_cmp致能，因此控制信號產(chǎn)生器21會產(chǎn)生第二電平的第一控制信號LatchJn。邏輯或門4 對計時輸出信號TC_out與反向起始信號Mart_b進行邏輯或 (logic OR)運算，以產(chǎn)生第二致能信號En_latCh。因為反向起始信號Mart_b于起始時間中為第二電平，因此第二致能信號En_latCh會于起始時間中持續(xù)地被致能。如此，鎖存器 43將于起始時間T_START_UP中輸出第二電平的第二控制信號Ds_c。邏輯與門4M對起始信號Mart與第二控制信號Ds_c作邏輯和(logic AND)運算，以產(chǎn)生時間控制致能信號En_TC。在起始時間T_START_UP結(jié)束后，起始信號Mart為第二電平且第二控制信號Ds_c亦為第二電平，邏輯與門似4會輸出致能的時間控制致能信號 En_TC。時間控制電路425于時間控制致能信號En_TC致能時，計時一段測試時間T_TEST， 并于測試時間T_TEST結(jié)束后，輸出計時輸出信號TC_out，其中計時輸出信號TC_out于測試時間T_TEST結(jié)束后短暫地被致能一段脈沖時間T_PULSE。據(jù)此，在起始時間T_START_UP 結(jié)束后，時間控制電路425被致能，并在計時測試時間T_TEST到達后，短暫地致能計時輸出信號TC_out —段脈沖時間T_PULSE。在延遲時間T_DELAY結(jié)束后，第一致能信號En_cmp為禁能，因此比較器411僅會輸出第一電平的第一控制信號Latchjn。在測試時間T_TEST結(jié)束后，且在脈沖時間T_ PULSE中，第二致能信號En_LatCh短暫地被致能且第一控制信號LatchJn為第一電平，如此，鎖存器23將輸出第一電平的第二控制信號Ds_c。第一電平的第二控制信號Ds_c將使得芯片的操作自測試模式回到一般模式。測試模式控制器4具有與圖2的測試模式控制器2相同的功效，可以避免因噪聲因素使得芯片長期地操作于測試模式，更能夠省去額外的測試接腳。測試模式控制器的另一實施例再次同時參照圖2與圖6，圖6為圖2的測試模式控制器所產(chǎn)生的多個信號的另一種波形圖。在圖3中，致能信號產(chǎn)生器22為了確?？刂菩盘柈a(chǎn)生器21的操作速度不會跟不上電源信號VDD的變化速度，因此才會有一段所謂的起始時間T_START_UP。一般而言，電源信號VDD由第一電平變至第二電平并非瞬間上升。如圖6所示，電源信號VDD是在上升時間T_RISE中由第一電平逐漸上升至第二電平。圖6的波形圖與圖3的波形圖近似，其差異僅在于圖6波形圖的內(nèi)容欠缺了起始時間T_START_UP，而改采用電源信號VDD的上升時間T_RISE來取代。此領(lǐng)域具有通常知識者僅要將電源信號VDD的上升時間T_RISE取代起始時間T_START_UP，便可以參照圖3的說明來了解圖6的各波形之間的關(guān)系，故在此便不多贅述。然而，需要說明的是，在圖6的實施例中，控制信號產(chǎn)生器21的操作速度必須跟得上電源信號VDD的變化速度。
測試模式控制器的另一實施例請同時參照圖7與圖8，圖7為本發(fā)明實施例提供的一種測試模式控制器7的電路圖，而圖8是圖7的測試模式控制器所產(chǎn)生的多個信號的波形圖。圖7與圖4的差異在于， 圖7的致能信號產(chǎn)生器72缺少了圖4的起始信號產(chǎn)生器421。另外，圖8與圖5的差異在于，圖8缺少一段起時間T_START_UP與預(yù)先起始信號Mart_pre。圖5與圖6的實施例是為了確保比較器411的操作速度不會跟不上電源信號VDD 的變化速度，因此才會有一段所謂的起始時間T_START_UP與額外地產(chǎn)生預(yù)先起始信號 Mart_pre。在比較器411的操作速度跟得上電源信號VDD的變化速度的情況下，可以使用圖7與圖8的實施例來實施測試模式控制器。于圖7與圖8中，此領(lǐng)域具有通常知識者僅要將電源信號VDD的上升時間T_RISE 取代起始時間T_START_UP，且將電源信號VDD取代預(yù)先起始信號Mart_pre，便可以參照圖 5的說明來了解圖8的各波形之間的關(guān)系，故在此便不多贅述。具有自我測試的電子裝置的實施例請參照圖9，圖9為本發(fā)明實施例提供的一種具有自我測試的電子裝置9的電路圖。電子裝置9包括芯片91與測試模式控制器90。芯片91接收來自測試模式控制器90 的第二控制信號Ds_c以產(chǎn)生輸出信號0UT_SIG，且芯片91亦耦接至電源信號VDD、電源指示電壓CSI及接地GND。雖然圖9的芯片91的僅輸出一個輸出信號0UT_SIG，但芯片91并不限定于此，亦即，芯片91更可以輸出一個以上的輸出信號。測試模式控制器90耦接至電源信號VDD、電源指示電壓CSI及參考電壓Vref，并輸出第二控制信號Ds_c，其中第二控制信號Ds_c用以控制芯片91操作于測試模式或一般模式。此外，測試模式控制器90可以是前述的測試模式控制器2、4、7的其中之一。實施例的可能功效根據(jù)本發(fā)明實施例，上述的測試模式控制器及具有自我測試的電子裝置其產(chǎn)生的第二控制信號可以控制芯片操作于測試模式或一般模式，而不需要保留一個傳統(tǒng)芯片所使用的測試接腳，而仍具有傳統(tǒng)芯片的測試接腳所能達到的縮短測試時間的效果。如此可以節(jié)省芯片面積與封裝成本。以上所述僅為本發(fā)明的實施例，其并非用以局限本發(fā)明的權(quán)利要求保護范圍。
權(quán)利要求
1.一種測試模式控制器，其特征在于，該測試模式控制器包括致能信號產(chǎn)生器，接收電源信號與第二控制信號，并產(chǎn)生第一致能信號與第二致能信號；控制信號產(chǎn)生器，接收電源指示電壓與參考電壓，于該第一致能信號致能時，依據(jù)該電源指示電壓與該參考電壓產(chǎn)生第一控制信號；以及鎖存器，受控于該第二致能信號，并于該第二致能信號致能時，依據(jù)該第一控制信號輸出該第二控制信號，其中該第二控制信號用以控制芯片操作于測試模式或一般模式。
2.如權(quán)利要求1所述的測試模式控制器，其特征在于，該致能信號產(chǎn)生器于該電源信號由第一電平變至第二電平時，持續(xù)地致能該第二致能信號一段起始時間，以及于該段起始時間結(jié)束后的一段測試時間后，短暫地致能該第二致能信號一段脈沖時間；以及，該致能信號產(chǎn)生器于該電源信號由該第一電平變至該第二電平時，持續(xù)地致能該第一致能信號該段起始時間與一段延遲時間。
3.如權(quán)利要求1所述的測試模式控制器，其特征在于，該控制信號產(chǎn)生器于該第一致能信號禁能時，輸出該第一電平的該第一控制信號。
4.如權(quán)利要求3所述的測試模式控制器，其特征在于，該控制信號產(chǎn)生器包括比較器， 該比較器受控于該第一致能信號，該比較器的負輸入端與正輸入端分別接收該電源指示電壓與該參考電壓，其中當該第一致能信號致能且該參考電壓大于該電源指示電壓時，該比較器產(chǎn)生該第二電平的該第一控制信號，以及當該第一致能信號禁能時，該比較器輸出該第一電平的該第一控制信號。
5.如權(quán)利要求2所述的測試模式控制器，其特征在于，該致能信號產(chǎn)生器于該電源信號由該第一電平變至該第二電平時，產(chǎn)生預(yù)先起始信號，其中該預(yù)先起始信號在該段起始時間內(nèi)由第一電平逐漸上升至第二電平；該致能信號產(chǎn)生器依據(jù)該預(yù)先起始信號產(chǎn)生起始信號與反向起始信號，其中該反向起始信號為該起始信號的反向信號，該起始信號為于該段起始時間內(nèi)為該第一電平，且該起始信號在該段起始時間結(jié)束后為該第二電平；當該反向起始信號未由該第二電平變至該第一電平時，該致能信號產(chǎn)生器將該反向起始信號直接輸出為該第一致能信號，當該反向起始信號由該第二電平變至該第一電平時，該致能信號產(chǎn)生器延遲該反向起始信號該段延遲時間，并輸出為該第一致能信號；該致能信號產(chǎn)生器對該起始信號與該第二控制信號作邏輯和運算，以產(chǎn)生時間控制致能信號；該致能信號產(chǎn)生器于該時間控制致能信號致能時，計時該段測試時間，并于該段測試時間結(jié)束后，產(chǎn)生計時輸出信號，其中該計時輸出信號于該段測試時間結(jié)束后短暫地被致能該段脈沖時間；該致能信號產(chǎn)生器對該計時輸出信號與該反向起始信號進行邏輯或運算，以產(chǎn)生該第二致能信號。
6.如權(quán)利要求2所述的測試模式控制器，其特征在于，該致能信號產(chǎn)生器包括起始信號產(chǎn)生器，于該電源信號由第一電平變至第二電平時，產(chǎn)生預(yù)先起始信號，其中該預(yù)先起始信號在一段起始時間內(nèi)由該第一電平逐漸上升至該第二電平；緩沖器，用以緩沖該預(yù)先起始信號，并輸出起始信號，其中該起始信號在該段起始時間內(nèi)為該第一電平，且在該段起始時間結(jié)束后為該第二電平；反向器，接收該起始信號，并輸出反向起始信號，其中該反向起始信號為該起始信號的反向信號；延遲單元，接收該反向起始信號，當該反向起始信號未由該第二電平變至該第一電平時，輸出該反向起始信號以作為該第一控制信號，當該反向起始信號由該第二電平變至該第一電平時，延遲該反向起始信號該段延遲時間，并輸出為該第一致能信號；邏輯與門，對該起始信號與該第二控制信號作邏輯和運算，以產(chǎn)生時間控制致能信號；時間控制電路，于該時間控制致能信號致能時，計時該段測試時間，并于該測試時間結(jié)束后，輸出計時輸出信號，其中該計時輸出信號于該段測試時間結(jié)束后短暫地被致能該段脈沖時間；以及邏輯或門，對該計時輸出信號與該反向起始信號進行邏輯或運算，以產(chǎn)生該第二致能信號。
7.如權(quán)利要求1所述的測試模式控制器，其特征在于，該致能信號產(chǎn)生器于該電源信號由第一電平逐漸上升至第二電平時的一段上升時間內(nèi)，持續(xù)地致能該第二致能信號該段上升時間，以及于該段上升時間結(jié)束后的一段測試時間后，短暫地致能該第二致能信號一段脈沖時間；以及，該致能信號產(chǎn)生器于該電源信號由該第一電平逐漸上升至該第二電平時的該段上升時間內(nèi)，持續(xù)地致能該第一致能信號該段上升時間與一段延遲時間。
8.如權(quán)利要求7所述的測試模式控制器，其特征在于，該致能信號產(chǎn)生器依據(jù)該電源信號產(chǎn)生起始信號與反向起始信號，其中該反向起始信號為該起始信號的反向信號，該起始信號為于該段上升時間內(nèi)為該第一電平，且該起始信號在該段上升時間結(jié)束后為該第二電平；當該反向起始信號未由該第二電平變至該第一電平時，該致能信號產(chǎn)生器將該反向起始信號直接輸出為該第一致能信號，當該反向起始信號由該第二電平變至該第一電平時，該致能信號產(chǎn)生器延遲該反向起始信號該段延遲時間，并輸出為該第一致能信號；該致能信號產(chǎn)生器對該起始信號與該第二控制信號作邏輯和運算，以產(chǎn)生時間控制致能信號； 該致能信號產(chǎn)生器于該時間控制致能信號致能時，計時該段測試時間，并于該段測試時間結(jié)束后，產(chǎn)生計時輸出信號，其中該計時輸出信號于該段測試時間結(jié)束后短暫地被致能該段脈沖時間；該致能信號產(chǎn)生器對該計時輸出信號與該反向起始信號進行邏輯或運算，以產(chǎn)生該第二致能信號。
9.如權(quán)利要求7所述的測試模式控制器，其特征在于，該致能信號產(chǎn)生器包括緩沖器，用以緩沖該電源信號，并輸出起始信號，其中該第一起信號在該段上升時間內(nèi)為該第一電平，且在該段上升時間結(jié)束后為該第二電平；反向器，接收該起始信號，并輸出反向起始信號，其中該反向起始信號為該起始信號的反向信號；延遲單元，接收該反向起始信號，當該反向起始信號未由該第二電平變至該第一電平時，輸出該反向起始信號以作為該第一控制信號，當該反向起始信號由該第二電平變至該第一電平時，延遲該反向起始信號該段延遲時間，并輸出為該第一致能信號；邏輯與門，對該起始信號與該第二控制信號作邏輯和運算，以產(chǎn)生時間控制致能信號；時間控制電路，于該時間控制致能信號致能時，計時該段測試時間，并于該段測試時間結(jié)束后，輸出計時輸出信號，其中該計時輸出信號于該段測試時間結(jié)束后短暫地被致能該段脈沖時間；以及邏輯或門，對該計時輸出信號與該反向起始信號進行邏輯或運算，以產(chǎn)生該第二致能信號。
10. 一種具有自我測試的電子裝置，包括芯片，接收第二控制信號，以決定操作于測試模式或一般模式中；以及測試模式控制器，包括致能信號產(chǎn)生器，接收電源信號與第二致能信號，并產(chǎn)生第一致能信號與該第二致能信號；控制信號產(chǎn)生器，接收電源指示電壓與參考電壓，于該第一致能信號致能時，依據(jù)該電源指示電壓與該參考電壓產(chǎn)生第一控制信號；以及鎖存器，受控于該第二致能信號，并于該第二致能信號致能時，依據(jù)該第一控制信號輸出第二控制信號。
全文摘要
一種測試模式控制器及其具有自我測試的電子裝置，所述測試模式控制器，包括致能信號產(chǎn)生器、控制信號產(chǎn)生器以及鎖存器；致能信號產(chǎn)生器接收電源信號與第二控制信號，并產(chǎn)生第一致能信號與第二致能信號分別給鎖存器與控制信號產(chǎn)生器；控制信號產(chǎn)生器接收電源指示電壓與參考電壓，并于第一致能信號致能時，產(chǎn)生第一控制信號傳送給鎖存器；鎖存器于第二致能信號致能時，接收第一控制信號，并且依據(jù)第一控制信號產(chǎn)生第二控制信號；第二控制信號用以控制芯片操作于測試模式或一般模式。據(jù)此，測試模式控制器在不需要使用一個測試接腳，即可縮短測試時間，且可節(jié)省芯片面積與封裝成本。
文檔編號G05B23/02GK102541043SQ20101061000
公開日2012年7月4日 申請日期2010年12月17日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者陳國強, 陳宴毅 申請人:富晶電子股份有限公司