專(zhuān)利名稱(chēng)：基準(zhǔn)電壓電路和電子器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于輸出恒定基準(zhǔn)電壓的半導(dǎo)體器件。
關(guān)于該電路的結(jié)構(gòu)，有相同導(dǎo)電類(lèi)型的耗盡型MOS晶體管1的源極和增強(qiáng)型MOS晶體管2的漏極相互串行連接。耗盡型MOS晶體管1的源極和柵極相互連接。增強(qiáng)型MOS晶體管2的漏極和柵極相互連接。高電壓供應(yīng)端子100連接耗盡型MOS晶體管1的漏極。低電壓供應(yīng)端子101連接增強(qiáng)型MOS晶體管2的源極。輸出端子110連接上述兩個(gè)MOS晶體管的連接點(diǎn)。以下，這種電路被稱(chēng)為ED型基準(zhǔn)電壓電路。終端100被當(dāng)做ED型基準(zhǔn)電壓電路的高電壓供應(yīng)端子。
基準(zhǔn)電壓電路應(yīng)該在任何電壓的情況下都能理想的輸出恒定電壓。然而，實(shí)際上，輸出的電壓是根據(jù)提供的電壓而變化的。這樣，就有這么一種情況需要增加用于保持提供給ED型基準(zhǔn)電壓電路的電壓恒定的渥爾曼放大電路(cascode circuit)。
圖3示出了帶有渥爾曼(cascode circuit)放大電路的ED型基準(zhǔn)電壓電路的一個(gè)例子，渥爾曼放大電路(cascode circuit)用來(lái)在ED型基準(zhǔn)電壓電路的高電壓供應(yīng)端子112和高電壓供應(yīng)端子100之間保持提供給ED型基準(zhǔn)電壓電路的電壓恒定。
ED型基準(zhǔn)電壓電路的高電壓供應(yīng)端子112(耗盡型MOS晶體管1的漏極)和有相同導(dǎo)電類(lèi)型的MOS晶體管7的源極相互串行連接。有相同導(dǎo)電類(lèi)型的MOS晶體管7的漏極連接高電壓供應(yīng)端子100。這樣就構(gòu)成了由恒定電壓源10提供恒定電壓給柵極。根據(jù)這種結(jié)構(gòu)，當(dāng)在高電壓供應(yīng)端子100處的電壓是某一電壓值或更高時(shí)，提供給ED型基準(zhǔn)電壓電路的高電壓供應(yīng)端子112的電壓就成為恒定電壓。因此，即使當(dāng)在高電壓供應(yīng)端子100處的電壓發(fā)生變化時(shí)，在ED型基準(zhǔn)電壓電路的輸出端子110處的電壓也不會(huì)受這種變化的影響。
圖4示出了使用兩個(gè)ED型基準(zhǔn)電壓電路的電路，其中每個(gè)ED型基準(zhǔn)電壓電路都有上述結(jié)構(gòu)。在圖4所示的電路中，將相同的電壓提供給用于構(gòu)成渥爾曼放大器(cascode)連接的具有相同導(dǎo)電類(lèi)型的晶體管7和8。然而，由于例如掩模偏移(mask shift)等原因，對(duì)于每個(gè)具有相同導(dǎo)電類(lèi)型的晶體管7和8，柵源之間的電壓會(huì)變化。因此，在相應(yīng)的ED型基準(zhǔn)電壓電路的高電壓供應(yīng)端子112和113之間會(huì)產(chǎn)生電壓差異，這樣由于提供給ED型基準(zhǔn)電壓電路的高電壓供應(yīng)端子的電壓不同，使得輸出電壓不同。這樣，在要求兩個(gè)基準(zhǔn)電壓電路的輸出端子110和111處的電壓高精度匹配時(shí)，這就成了一個(gè)問(wèn)題。
根據(jù)本發(fā)明的基準(zhǔn)電壓電路包括第一電壓終端；第二電壓終端；在第一電壓終端和第二電壓終端之間連接的第一ED型基準(zhǔn)電壓電路；和在第一電壓終端和第一ED型基準(zhǔn)電壓電路之間連接的第一耗盡型MOS晶體管?；鶞?zhǔn)電壓電路還包括在第一電壓終端和第二電壓終端之間連接的第二ED型基準(zhǔn)電壓電路；和在第一電壓終端和第二ED型基準(zhǔn)電壓電路之間連接的第二耗盡型MOS晶體管。而且，在基準(zhǔn)電壓電路中，第一耗盡型MOS晶體管的柵極連接第二ED型基準(zhǔn)電壓電路和第二耗盡型MOS晶體管之間的電位，和第二耗盡型MOS晶體管的柵極連接第一ED型基準(zhǔn)電壓電路和第一耗盡型MOS晶體管之間的電位。
此外，根據(jù)本發(fā)明的基準(zhǔn)電壓電路，其特征在于第一和第二ED型基準(zhǔn)電壓電路分別包括相互串行連接的一個(gè)耗盡型MOS晶體管和一個(gè)增強(qiáng)型MOS晶體管；和該耗盡型MOS晶體管的柵極與該增強(qiáng)型MOS晶體管的柵極連接，并且在該耗盡型MOS晶體管與該增強(qiáng)型MOS晶體管的連接點(diǎn)上的電壓是輸出電壓。
根據(jù)本發(fā)明的電子器件，其特征在于包括上面提到的基準(zhǔn)電壓電路。
有相同導(dǎo)電類(lèi)型的耗盡型MOS晶體管1的源極和增強(qiáng)型MOS晶體管2的漏極相互串行連接。耗盡型MOS晶體管1的柵極和源極彼此連接。增強(qiáng)型MOS晶體管2的柵極和漏極彼此連接。耗盡型MOS晶體管1的漏極串行連接耗盡型MOS晶體管3的源極。
為輸出相同電壓，使用相同的結(jié)構(gòu)。換句話(huà)說(shuō)，有相同導(dǎo)電類(lèi)型的耗盡型MOS晶體管4的源極和增強(qiáng)型MOS晶體管5的漏極相互串行連接。耗盡型MOS晶體管4的柵極和源極彼此連接。增強(qiáng)型MOS晶體管5的柵極和漏極彼此連接。耗盡型MOS晶體管4的漏極串行連接耗盡型MOS晶體管6的源極。
同樣，上述耗盡型MOS晶體管3的柵極連接ED型基準(zhǔn)電壓電路21的高電壓供應(yīng)端子113。上述耗盡型MOS晶體管6的柵極連接ED型基準(zhǔn)電壓電路20的高電壓供應(yīng)端子112。上述耗盡型MOS晶體管3的漏極連接高電壓供應(yīng)端子100。上述耗盡型MOS晶體管6的漏極連接ED型基準(zhǔn)電壓電路的高電壓供應(yīng)端子102。
此外，上述增強(qiáng)型晶體管2的源極連接低電壓供應(yīng)端子101。上述增強(qiáng)型晶體管5的源極連接低電壓供應(yīng)端子103。有相同導(dǎo)電類(lèi)型的上述耗盡型MOS晶體管3的基本電位連接低電壓供應(yīng)端子101。有相同導(dǎo)電類(lèi)型的上述耗盡型MOS晶體管6的基本電位連接低電壓供應(yīng)端子103。
結(jié)合圖5說(shuō)明本發(fā)明的實(shí)施。圖5示出了在相應(yīng)耗盡型MOS晶體管3和6中的漏源電壓和漏電流。當(dāng)恰當(dāng)?shù)脑O(shè)置了耗盡型MOS晶體管3和6的大小時(shí)，流入耗盡型MOS晶體管3和6的漏電流就可由ED型基準(zhǔn)電壓電路20和21來(lái)確定。
此時(shí)，假設(shè)由于例如掩模偏移(mask shift)等原因使得在耗盡型MOS晶體管3和6中的漏源電壓和漏電流之間的關(guān)系式不同。
此時(shí)，會(huì)在耗盡型MOS晶體管3的漏源電壓和耗盡型MOS晶體管6的漏源電壓之間產(chǎn)生差異。然而，可以通過(guò)從高電壓供應(yīng)端子102處的電壓減去耗盡型MOS晶體管6的漏源電壓來(lái)獲得耗盡型MOS晶體管3的柵電壓。可以通過(guò)從高電壓供應(yīng)端子100處的電壓減去耗盡型MOS晶體管3的漏源電壓來(lái)獲得耗盡型MOS晶體管6的柵電壓。如果高電壓供應(yīng)端子100和102處的電壓彼此相等，耗盡型MOS晶體管3的柵電壓是耗盡型MOS晶體管6的漏源電壓和高電壓供應(yīng)端子102處的電壓之間的差值，其中耗盡型MOS晶體管3的漏源電壓高，而耗盡型MOS晶體管6的漏源電壓低。這樣，柵電壓升高，使得漏源電壓和漏電流之間的關(guān)系式發(fā)生變化，如圖中的箭頭指示。甚至在耗盡型MOS晶體管6中，耗盡型MOS晶體管6的柵電壓是耗盡型MOS晶體管3的漏源電壓和高電壓供應(yīng)端子100處的電壓之間的差值，其中耗盡型MOS晶體管3的漏源電壓高，而耗盡型MOS晶體管6的漏源電壓低。這樣，柵電壓降低，使得漏源電壓和漏電流之間的關(guān)系式發(fā)生變化，如圖中的箭頭指示。
圖6示出了根據(jù)本發(fā)明在耗盡型MOS晶體管3和6中的漏源電壓和漏電流之間的關(guān)系式。如圖所示，改變每個(gè)漏源電壓和漏電流之間的關(guān)系式，使得相應(yīng)的漏源電壓有相同電位。這樣，提供給ED型基準(zhǔn)電壓電路20和21的高電壓供應(yīng)端子112和113的電壓有相同電位，使得輸出到基準(zhǔn)電壓輸出端子110和111的電壓彼此相同。
注意，在有三個(gè)ED型基準(zhǔn)電壓電路的基準(zhǔn)電壓電路中，第一ED型基準(zhǔn)電壓電路的耗盡型MOS晶體管的柵極連接第二ED型基準(zhǔn)電壓電路的耗盡型MOS晶體管的源極。第二ED型基準(zhǔn)電壓電路的耗盡型MOS晶體管的柵極連接第三ED型基準(zhǔn)電壓電路的耗盡型MOS晶體管的源極。第三ED型基準(zhǔn)電壓電路的耗盡型MOS晶體管的柵極連接第一ED型基準(zhǔn)電壓電路的耗盡型MOS晶體管的源極。這樣，提供給相應(yīng)的ED型基準(zhǔn)電壓電路的電壓差異會(huì)減小，使得相應(yīng)的輸出電壓的差異變小。類(lèi)似的，這也可以應(yīng)用于有多個(gè)ED型基準(zhǔn)電壓電路的基準(zhǔn)電壓電路的情況。
圖7示出了本發(fā)明的基準(zhǔn)電壓電路的另一個(gè)實(shí)施例，下面，將結(jié)合圖7說(shuō)明本發(fā)明的實(shí)施例。有相同導(dǎo)電類(lèi)型的耗盡型MOS晶體管1的源極和增強(qiáng)型MOS晶體管2的漏極相互串行連接。耗盡型MOS晶體管1的柵極和源極彼此連接。增強(qiáng)型MOS晶體管2的柵極和漏極彼此連接。耗盡型MOS晶體管1的漏極串行連接耗盡型MOS晶體管3的源極。
增強(qiáng)型晶體管2的源極串行連接增強(qiáng)型晶體管11的漏極。增強(qiáng)型晶體管11的柵極連接增強(qiáng)型晶體管2的源極。為輸出相同電壓，使用相同的結(jié)構(gòu)。換句話(huà)說(shuō)，有相同導(dǎo)電類(lèi)型的耗盡型MOS晶體管4的源極和增強(qiáng)型MOS晶體管5的漏極相互串行連接。耗盡型MOS晶體管4的柵極和源極彼此連接。增強(qiáng)型MOS晶體管5的柵極和漏極彼此連接。耗盡型MOS晶體管4的漏極串行連接耗盡型MOS晶體管6的源極。
增強(qiáng)型晶體管5的源極串行連接增強(qiáng)型晶體管12的漏極。增強(qiáng)型晶體管12的柵極連接增強(qiáng)型晶體管5的源極。此外，上述耗盡型MOS晶體管3的柵極連接ED型基準(zhǔn)電壓電路21的高電壓供應(yīng)端子113。上述耗盡型MOS晶體管6的柵極連接ED型基準(zhǔn)電壓電路20的高電壓供應(yīng)端子112。
同樣，上述耗盡型MOS晶體管3的漏極連接高電壓供應(yīng)端子100。上述耗盡型MOS晶體管6的漏極連接ED型基準(zhǔn)電壓電路的高電壓供應(yīng)端子102。另外，上述增強(qiáng)型晶體管11的源極連接低電壓供應(yīng)端子101。上述增強(qiáng)型晶體管12的源極連接低電壓供應(yīng)端子103。
此外，有相同導(dǎo)電類(lèi)型的上述耗盡型MOS晶體管3的基本電位連接低電壓供應(yīng)端子101。有相同導(dǎo)電類(lèi)型的上述耗盡型MOS晶體管6的基本電位連接低電壓供應(yīng)端子103。
當(dāng)使用這種結(jié)構(gòu)時(shí)，改變輸出電壓與增強(qiáng)型晶體管和耗盡型晶體管的閾值電壓無(wú)關(guān)，這樣就構(gòu)成用于產(chǎn)生具有高精度的兩個(gè)基準(zhǔn)電壓的基準(zhǔn)電壓電路。根據(jù)當(dāng)前此處的解釋內(nèi)容，串行連接的增強(qiáng)型晶體管的數(shù)目只有兩個(gè)。然而，即使有三個(gè)或更多個(gè)增強(qiáng)型晶體管相互串行連接，電路可以被同樣的構(gòu)成。
圖8示出了根據(jù)本發(fā)明使用高電壓作為基準(zhǔn)的基準(zhǔn)電壓電路的另一個(gè)實(shí)施例。下面，將結(jié)合圖8說(shuō)明本發(fā)明的實(shí)施例。有相同導(dǎo)電類(lèi)型的耗盡型MOS晶體管1的漏極和有不同導(dǎo)電類(lèi)型的耗盡型MOS晶體管15的漏極相互連接。增強(qiáng)型MOS晶體管2的源極和有不同導(dǎo)電類(lèi)型的耗盡型MOS晶體管15的源極串行連接ED型基準(zhǔn)電壓電路20的電壓輸出端子110。耗盡型MOS晶體管1的柵極和源極彼此連接。增強(qiáng)型MOS晶體管2的柵極和漏極彼此連接。為輸出相同電壓，使用相同的結(jié)構(gòu)。換句話(huà)說(shuō)，有相同導(dǎo)電類(lèi)型的耗盡型MOS晶體管4的漏極和有不同導(dǎo)電類(lèi)型的耗盡型MOS晶體管16的漏極相互連接。增強(qiáng)型MOS晶體管5的源極和有不同導(dǎo)電類(lèi)型的耗盡型MOS晶體管16的源極串行連接ED型基準(zhǔn)電壓電路21的電壓輸出端子111。耗盡型MOS晶體管4的柵極和源極彼此連接。增強(qiáng)型MOS晶體管5的柵極和漏極彼此連接。另外，有不同導(dǎo)電類(lèi)型的上述耗盡型MOS晶體管15的柵極連接ED型基準(zhǔn)電壓電路21的電壓輸出端子111。有不同導(dǎo)電類(lèi)型的上述耗盡型MOS晶體管16的柵極連接ED型基準(zhǔn)電壓電路20的電壓輸出端子110。上述增強(qiáng)型MOS晶體管2的漏極連接高電壓供應(yīng)端子100。上述增強(qiáng)型MOS晶體管5的漏極連接ED型基準(zhǔn)電壓電路的高電壓供應(yīng)端子102。有相同導(dǎo)電類(lèi)型的上述耗盡型晶體管1的源極連接低電壓供應(yīng)端子101。有相同導(dǎo)電類(lèi)型的上述耗盡型晶體管4的源極連接低電壓供應(yīng)端子103。
此外，有不同導(dǎo)電類(lèi)型的上述耗盡型MOS晶體管15的基本電位連接高電壓供應(yīng)端子100。有不同導(dǎo)電類(lèi)型的上述耗盡型MOS晶體管16的基本電位連接高電壓供應(yīng)端子102。當(dāng)使用這種結(jié)構(gòu)時(shí)，使用圖9所示高電壓作為基準(zhǔn)，構(gòu)成用于產(chǎn)生具有高精度的兩個(gè)基準(zhǔn)電壓的基準(zhǔn)電壓電路。
根據(jù)說(shuō)明書(shū)涉及的發(fā)明中的電子器件，它有如上所述的基準(zhǔn)電壓電路。因此，可以輸出有高精度的基準(zhǔn)電壓，使得電子器件的性能得到進(jìn)一步提高。
根據(jù)本發(fā)明，尤其是在兩個(gè)ED型基準(zhǔn)電壓電路的每個(gè)電路中，耗盡型MOS晶體管的源極串行連接耗盡型MOS晶體管的漏極。另外，串行連接的耗盡型MOS晶體管中的一個(gè)晶體管的柵極連接另一個(gè)MOS晶體管的源極，而所述另一個(gè)MOS晶體管的柵極連接所述一個(gè)MOS晶體管的源極。這樣，提供給相應(yīng)的ED型基準(zhǔn)電壓電路的電壓差異會(huì)減小，使得相應(yīng)的輸出電壓的差異變小。
權(quán)利要求
1.一種基準(zhǔn)電壓電路，其包括一個(gè)第一電壓終端；一個(gè)第二電壓終端；一個(gè)與第一電壓終端和第二電壓終端連接的第一ED型基準(zhǔn)電壓電路；一個(gè)與第一電壓終端和第一ED型基準(zhǔn)電壓電路連接的第一耗盡型MOS晶體管；一個(gè)與第一電壓終端和第二電壓終端連接的第二ED型基準(zhǔn)電壓電路；和一個(gè)與第一電壓終端和第二ED型基準(zhǔn)電壓電路連接的第二耗盡型MOS晶體管，其中第一耗盡型MOS晶體管的柵極連接第二ED型基準(zhǔn)電壓電路和第二耗盡型MOS晶體管之間的電位，和第二耗盡型MOS晶體管的柵極連接第一ED型基準(zhǔn)電壓電路和第一耗盡型MOS晶體管之間的電位。
2.根據(jù)權(quán)利要求1的基準(zhǔn)電壓電路，其中第一和第二ED型基準(zhǔn)電壓電路分別包括相互串行連接的一個(gè)耗盡型MOS晶體管和一個(gè)增強(qiáng)型MOS晶體管，和該耗盡型MOS晶體管的柵極與該增強(qiáng)型MOS晶體管的柵極連接，并且在該耗盡型MOS晶體管與該增強(qiáng)型MOS晶體管的連接點(diǎn)上的電壓是輸出電壓。
3.一種基準(zhǔn)電壓電路，其包括n(2≤n≤N)-ED型基準(zhǔn)電壓電路的每一個(gè)包括一個(gè)增強(qiáng)型MOS晶體管和一個(gè)耗盡型MOS晶體管，耗盡型MOS晶體管的源極和增強(qiáng)型MOS晶體管的漏極串行連接，這兩個(gè)晶體管連接在第一電壓終端和第二電壓終端之間，增強(qiáng)型MOS晶體管的源極連接第二電壓終端，耗盡型MOS晶體管的柵極與自身的源極連接，增強(qiáng)型MOS晶體管的柵極與自身的漏極連接，增強(qiáng)型MOS晶體管和耗盡型MOS晶體管的連接端是作為輸出端子；和N-耗盡型MOS晶體管的每一個(gè)都連接在每一個(gè)ED型基準(zhǔn)電壓電路和第一電壓終端的中間，其中第一ED型基準(zhǔn)電壓電路的一個(gè)耗盡型MOS晶體管的漏極串行連接第一耗盡型MOS晶體管的源極，第二ED型基準(zhǔn)電壓電路的一個(gè)耗盡型MOS晶體管的漏極串行連接第二耗盡型MOS晶體管的源極，第一和第二耗盡型MOS晶體管的漏極連接第一電壓終端，第一和第二耗盡型MOS晶體管的基本電壓連接第二電壓終端，第一耗盡型MOS晶體管的柵極連接第二耗盡型MOS晶體管的源極，第二耗盡型MOS晶體管的漏極連接第一電壓終端，第(n-1)個(gè)ED型基準(zhǔn)電壓電路的一個(gè)耗盡型MOS晶體管的漏極串行連接第(n-1)個(gè)耗盡型MOS晶體管的源極，第n個(gè)ED型基準(zhǔn)電壓電路的一個(gè)耗盡型MOS晶體管的漏極串行連接第n個(gè)耗盡型MOS晶體管的源極，第(n-1)個(gè)和第n個(gè)耗盡型MOS晶體管的漏極與第一電壓終端連接，第(n-1)個(gè)和第n個(gè)耗盡型MOS晶體管的基本電壓與第二電壓終端連接，第(n-1)個(gè)耗盡型MOS晶體管的柵極與第n個(gè)耗盡型MOS晶體管的源極連接，以及第n個(gè)耗盡型MOS晶體管的柵極連接第一耗盡型MOS晶體管的源極。
4.一種電子器件，其包括根據(jù)權(quán)利要求1或3的基準(zhǔn)電壓電路。
全文摘要
提供一種基準(zhǔn)電壓電路，其中減小了用于基準(zhǔn)電壓電路的電壓的差異，使得相應(yīng)的輸出電壓的差異變小。耗盡型MOS晶體管(3，6)分別串行連接兩個(gè)ED型基準(zhǔn)電壓電路中的耗盡型MOS晶體管(1，4)的漏極。串行連接的耗盡型MOS晶體管(3，6)中的一個(gè)晶體管的柵極連接另一個(gè)MOS晶體管的源極，所述另一個(gè)MOS晶體管的柵極連接所述一個(gè)MOS晶體管的源極。這樣，用于相應(yīng)的ED型基準(zhǔn)電壓電路的電壓的差異被減小，使得相應(yīng)的輸出電壓的差異變小。
文檔編號(hào)G05F3/08GK1435739SQ03104208
公開(kāi)日2003年8月13日 申請(qǐng)日期2003年1月29日 優(yōu)先權(quán)日2002年1月29日
發(fā)明者中下貴雄, 福井厚夫 申請(qǐng)人:精工電子有限公司