一種光耦測試電路板的制作方法
【技術領域】
[0001 ]本實用新型涉及光耦測量領域，具體涉及一種光耦測試電路板。
【背景技術】
[0002]動態(tài)轉(zhuǎn)直流電路是常用的安全控制電路，當有動態(tài)脈沖施加時，電路會輸出穩(wěn)定的負電壓，以驅(qū)動負載電路工作，如果因為故障導致動態(tài)脈沖消失，負電壓輸出也會停止，負載將停止工作，以此來保證系統(tǒng)的安全。
[0003]在動態(tài)轉(zhuǎn)直流電路中，光耦是必不可少的元件，但由于工藝、批次等原因，不同的光耦頻率響應、導通電流等參數(shù)稍有差異，便會導致該電路的輸出電壓變化較大，正常情況下TJ04點電壓在-6V?-8V之間，實際測量后發(fā)現(xiàn)輸出電壓從-3V?-12V均有。電壓過低會無法驅(qū)動負載，電壓過高將燒毀后級器件。
[0004]之前的光耦測試通常直接將光耦焊接到電路板上對單板整體進行功能測試，如發(fā)現(xiàn)負載工作不正常則再查看是否是光耦原因，這樣不僅存在安全隱患，且效率非常低下，而換掉的光耦本身并無缺陷，僅因此電路對光耦的一致性要求較高才不適用，其可以在其他功能電路中正常工作，但反復焊接會對這些光耦管腳造成折損。
[0005]因此，需要一種光耦測試電路板，能夠快速便捷地對光耦的功能和性能進行測試，且不影響光耦的二次使用。
【實用新型內(nèi)容】
[0006]針對現(xiàn)有技術中光耦測試通常直接將光耦焊接到電路板上進行功能測試，導致存在安全隱患且測試效率低下的問題，本實用新型提供了一種光耦測試電路板，能夠快速便捷地對光耦的功能和性能進行測試，且不影響光耦的二次使用。
[0007]本實用新型提出一種光耦測試電路板，包括:1個電源模塊、1個現(xiàn)場可編程門陣列(Field—Programmab 1 e Gate Array，簡稱FPGA)最小系統(tǒng)和至少1個光親測試電路；
[0008]所述電源模塊分別與所述FPGA最小系統(tǒng)和所述光耦測試電路連接，且所述FPGA最小系統(tǒng)與所述光耦測試電路連接。
[0009]優(yōu)選地，包括12個所述光耦測試電路。
[0010]優(yōu)選地，還包括3個開關，每個開關控制4個所述光耦測試電路。
[0011]優(yōu)選地，還包括光耦芯片底座。
[00?2 ]優(yōu)選地，所述電源模塊的輸入電壓為24V，輸出電壓為5 V。
[0013]優(yōu)選地，所述光耦測試電路包括:
[0014]第一電容的第一端與所述FPGA最小系統(tǒng)連接，所述第一電容的第二端與被測光耦的第一端連接;5V輸入端與所述被測光耦的第二端之間連接有第二電阻;所述第一電容的第二端與5V電源之間并聯(lián)有第一電阻和第一二極管，且所述第一二極管的正極與5V電源連接；
[0015]所述被測光耦的第三端與地線GND端連接，所述被測光耦的第四端與TJ101端連接;所述TJ101端與第一三極管和第二三極管的基極連接;所述GND端與第二電容的第一端連接，并與所述第二三極管的發(fā)射極連接;所述第二電容的第二端與TJ101端之間串聯(lián)有第五電阻和第二二極管，且所述第二二極管的正極與所述第二電容的第二端連接;所述第二電容的第二端與所述第二二極管的正極均與24V電源連接;所述第一三極管的集電極與24V電源之間并聯(lián)有第三電阻和第四電阻，所述第一三極管的發(fā)射極與所述第二三極管的集電極連接;所述第一三極管的發(fā)射極與第一電解電容的正極連接，所述第一電解電容的負極分別與第三二極管的負極和第四二極管的正極連接;所述第三二極管的正極分別與第二電解電容的負極和所述光耦測試電路的輸出端TJ04連接;所述第四二極管的負極和所述第二電解電容的正極均與所述第二三極管的發(fā)射極連接。
[0016]優(yōu)選地，所述第一三極管為NPN型，所述第二三極管為PNP型。
[0017]由上述技術方案可知，本實用新型通過將多個被測光耦插在芯片底座上進行性能測試，不僅一次可測試多個光耦，而且不影響光耦的二次使用。
【附圖說明】
[0018]為了更清楚地說明本實用新型實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些圖獲得其他的附圖。
[0019]圖1為本實用新型一實施例提供的一種光耦測試電路板的結構示意圖；
[0020]圖2為本實用新型一實施例提供的一種光耦測試電路板的光耦測試電路圖。
【具體實施方式】
[0021]下面結合附圖，對實用新型的【具體實施方式】作進一步描述。以下實施例僅用于更加清楚地說明本實用新型的技術方案，而不能以此來限制本實用新型的保護范圍。
[0022]圖1示出了本實施例提供的一種光耦測試電路板的結構示意圖，包括:1個電源模塊1、1個FPGA最小系統(tǒng)2和至少1個光耦測試電路3 ；
[0023]所述電源模塊1分別與所述FPGA最小系統(tǒng)2和所述光耦測試電路3連接，且所述FPGA最小系統(tǒng)2與所述光耦測試電路3連接。
[0024]本實施例提供的光耦測試電路板通過將被測光耦插在芯片底座上進行性能測試，一次可測試多個光耦。在光耦器件測試中，使用該裝置可以提前將不合格光耦篩選出來，保證用于正式電路上的光耦輸出電壓穩(wěn)定，性能可靠。經(jīng)過一段時間的使用表明，該工裝可以有效的提尚生廣效率。
[0025]作為本實施例的優(yōu)選方案，包括12個所述光耦測試電路3，可同時測試12個光耦的性能。
[0026]進一步地，還包括3個開關，每個開關控制1組共4個所述光耦測試電路，可靈活進行測試。例如當所測的光耦為7個，則可關閉1組測試電路以節(jié)省資源。
[0027]更進一步地，還包括光耦芯片底座，測試時直接把光耦插入底座即可，插拔方便，能夠保護被測芯片管腳不被折損。
[0028]舉例來說，本實施例所述FPGA最小系統(tǒng)用于生成動態(tài)脈沖，所述光耦測試電路的電壓通過所述FPGA最小系統(tǒng)生成的動態(tài)脈沖進行控制，脈沖頻率可根據(jù)需要改變;所述光耦測試電路的輸出電壓為-6V?-8V;且所述光耦測試電路中的任一元件損壞，均會使整個電荷轉(zhuǎn)移鏈中斷，使輸出端的電位為0;另外，本實用新型采用24V供電，從