本發(fā)明的各種實(shí)施例及其實(shí)現(xiàn)涉及復(fù)制電子部件的操作，該復(fù)制電子部件形成具有本領(lǐng)域技術(shù)人員已知的三模冗余(首字母縮寫(xiě)為T(mén)MR)的電路，并且更具體地涉及用于實(shí)施故障檢測(cè)的復(fù)制電子部件的組件的操作。
背景技術(shù)：
：晶體管上的或晶體管附近的粒子的影響可能導(dǎo)致集成電路中的寄生電流，這取決于該粒子的電離能力(例如通過(guò)線性能量轉(zhuǎn)移(或LET)表征)。實(shí)際上，由粒子產(chǎn)生的電荷量對(duì)應(yīng)于在由晶體管控制的邏輯節(jié)點(diǎn)的狀態(tài)改變期間實(shí)現(xiàn)的電荷量。這種影響的結(jié)果可能是邏輯信號(hào)的狀態(tài)或電平的改變，并且因此可能導(dǎo)致在電路的輸出處的錯(cuò)誤。為了克服由這種現(xiàn)象產(chǎn)生的錯(cuò)誤，已知的解決方案是通過(guò)復(fù)制產(chǎn)生這種信號(hào)的電路來(lái)復(fù)制該信號(hào)。這種冗余允許減少在輸出處獲得錯(cuò)誤信號(hào)的概率。實(shí)際上，來(lái)自相同信號(hào)的所有復(fù)制信號(hào)同時(shí)被修改的概率，換句話說(shuō)，產(chǎn)生這些信號(hào)的所有電路同時(shí)受到輻射干擾的概率遠(yuǎn)低于非復(fù)制信號(hào)受外部輻射影響的概率。以這種方式，對(duì)輸出處的復(fù)制信號(hào)的分析允許以更確定的方式恢復(fù)無(wú)干擾的值。一些活動(dòng)領(lǐng)域，例如航空航天或醫(yī)療領(lǐng)域，需要允許響應(yīng)的可靠性接近100％的部件的魯棒性，這種特性比其它因素更重要。一種已知的允許在低物理和經(jīng)濟(jì)成本下獲得這樣的可靠性水平的復(fù)制方法包括將信號(hào)復(fù)制三次，換句話說(shuō)，在輸入處使用三個(gè)相同電子部件接收相同數(shù)據(jù)信號(hào)，并且在輸出處使用多數(shù)表決電路，以便確定輸出信號(hào)。如前所述，使用多數(shù)表決的這些冗余電路可以通過(guò)首字母縮寫(xiě)TMR已知。為了監(jiān)控電子部件，特別是集成電路的電子部件的狀態(tài)，已知的技術(shù)是在集成電路生產(chǎn)線的輸出處通過(guò)自動(dòng)測(cè)試向量生成器(通常由首字母縮寫(xiě)ATPG表示)執(zhí)行測(cè)試，和/或在某些情況下，在電路操作期間由首字母縮寫(xiě)LBIST(邏輯內(nèi)建自測(cè)試)表示的內(nèi)建自測(cè)試。ATPG是由計(jì)算機(jī)輔助的用于在輸入處尋找測(cè)試序列的測(cè)試方法，當(dāng)其被應(yīng)用于集成電路時(shí)，允許集成電路外部的測(cè)試設(shè)備區(qū)分被測(cè)試電子電路的正常行為和缺陷行為。產(chǎn)生的測(cè)試序列用于在任何使用之前在生產(chǎn)線的結(jié)尾測(cè)試半導(dǎo)體設(shè)備。通常由首字母縮寫(xiě)B(tài)IST表示的內(nèi)建自測(cè)試方法是允許硬件或軟件系統(tǒng)或包括兩者的系統(tǒng)以自主方式執(zhí)行對(duì)其自身的診斷的機(jī)制。診斷可以例如以規(guī)則的間隔或每當(dāng)集成電路上電時(shí)通過(guò)觸發(fā)自監(jiān)控電路或者以連續(xù)的方式自動(dòng)觸發(fā)。這種機(jī)制通常在集成電路中找到，因?yàn)樗试S電路的驗(yàn)證自動(dòng)進(jìn)行。LBIST類型的測(cè)試是BIST測(cè)試的一種形式，其中集成電路被配置為能夠在沒(méi)有計(jì)算機(jī)或任何其它外部設(shè)備的輔助的情況下執(zhí)行它們自身的操作測(cè)試。LBIST類型的測(cè)試提供了能夠?qū)崿F(xiàn)測(cè)試內(nèi)部電子電路的優(yōu)點(diǎn)，該內(nèi)部電子電路沒(méi)有允許電路直接連接到諸如ATPG的外部自動(dòng)化系統(tǒng)的外部連接端子。它還提供了能夠在集成電路的使用壽命期間的任何給定時(shí)刻觸發(fā)測(cè)試階段的優(yōu)點(diǎn)。LBIST測(cè)試的原理還基于要被注入到待測(cè)試的電子部件中的至少一個(gè)測(cè)試序列的生成以及對(duì)響應(yīng)于注入的測(cè)試序列在部件的輸出處獲得的信號(hào)的分析。主要缺點(diǎn)是，當(dāng)在操作期間觸發(fā)LBIST測(cè)試階段時(shí)，包含在每個(gè)電子部件中的信息均丟失。因此，集成電路不能在測(cè)試之后確切地以在測(cè)試之前的狀態(tài)繼續(xù)其操作。技術(shù)實(shí)現(xiàn)要素：根據(jù)一個(gè)實(shí)施例及其實(shí)現(xiàn)，提供了一種用于管理TMR類型的部件或邏輯電路的操作的方法和架構(gòu)，允許在集成電路的操作期間執(zhí)行測(cè)試階段，并且在測(cè)試階段結(jié)束時(shí)，允許使邏輯部件返回到其在該測(cè)試階段之前的狀態(tài)。根據(jù)一個(gè)方面，提供了一種用于管理邏輯部件的操作的方法，該邏輯部件包括多數(shù)表決電路和奇數(shù)個(gè)觸發(fā)器，至少等于三個(gè)，每個(gè)觸發(fā)器具有數(shù)據(jù)輸入、測(cè)試輸入、測(cè)試輸出和連接到多數(shù)表決電路的輸入的數(shù)據(jù)輸出，該方法包括將邏輯部件置于正常操作模式，在正常操作模式中相同的輸入信號(hào)被遞送到每個(gè)數(shù)據(jù)輸入，并且該多數(shù)表決電路遞送輸出信號(hào)。根據(jù)該方面的一個(gè)一般特征，該方法包括：a)在正常操作模式之后，將該部件置于測(cè)試模式，在測(cè)試模式中：邏輯部件的觸發(fā)器被置于測(cè)試模式，例如通過(guò)將非零測(cè)試控制信號(hào)注入到觸發(fā)器的測(cè)試控制輸入中，測(cè)試信號(hào)被注入到被測(cè)試的觸發(fā)器的測(cè)試輸入中，其它觸發(fā)器的邏輯狀態(tài)被凍結(jié)，以及由被測(cè)試的觸發(fā)器的測(cè)試輸出遞送的輸出信號(hào)被分析，然后，b)在測(cè)試階段結(jié)束時(shí)，使邏輯部件返回到正常操作模式，多數(shù)表決電路自動(dòng)恢復(fù)在測(cè)試模式啟動(dòng)之前存在的邏輯部件的數(shù)據(jù)輸出上的輸出信號(hào)的值。通過(guò)將測(cè)試信號(hào)僅注入到邏輯部件的觸發(fā)器中并通過(guò)凍結(jié)其它觸發(fā)器的邏輯狀態(tài)來(lái)測(cè)試邏輯部件的觸發(fā)器。通過(guò)在測(cè)試階段期間不啟用其它觸發(fā)器，換句話說(shuō)，通過(guò)不操作其它觸發(fā)器，來(lái)凍結(jié)其它觸發(fā)器的狀態(tài)。為此，邏輯部件的觸發(fā)器的時(shí)鐘被分離，這使得未被測(cè)試的觸發(fā)器的時(shí)鐘不被啟用，并且因此當(dāng)其它觸發(fā)器被測(cè)試時(shí)它們的狀態(tài)被凍結(jié)。假定相對(duì)于被測(cè)試的唯一觸發(fā)器處于數(shù)值上多數(shù)的其它觸發(fā)器已經(jīng)保存測(cè)試階段之前的狀態(tài)，當(dāng)邏輯部件的正常操作被重新建立時(shí)，邏輯部件的先前狀態(tài)的恢復(fù)是自動(dòng)的。在重新建立邏輯部件的正常操作之后的第一時(shí)鐘邊沿之后，多數(shù)表決電路將因此在輸出處遞送對(duì)應(yīng)于測(cè)試階段被啟動(dòng)之前的邏輯部件的狀態(tài)的信號(hào)。在已經(jīng)凍結(jié)其它觸發(fā)器的邏輯狀態(tài)之后并且在分析由測(cè)試輸出遞送的輸出信號(hào)之前，被測(cè)試的觸發(fā)器可以有利地被重置為正常操作模式，例如通過(guò)將零測(cè)試控制信號(hào)注入到其測(cè)試控制輸入中，邏輯部件可以被控制，以使得被測(cè)試的觸發(fā)器的輸出信號(hào)在邏輯部件的輸出處被遞送，以用于測(cè)試連接到邏輯部件的輸出的附加邏輯電路的目的，最后，被測(cè)試的觸發(fā)器可以被重置為測(cè)試模式，例如通過(guò)將非零測(cè)試控制信號(hào)注入到其測(cè)試控制輸入中。因此，可以通過(guò)附加邏輯電路傳播測(cè)試信號(hào)，本領(lǐng)域技術(shù)人員也使用術(shù)語(yǔ)“邏輯錐”來(lái)表示附加邏輯電路，附加邏輯電路總體包括邏輯塊的組件，并且耦合到被測(cè)試的邏輯部件的輸出。在邏輯錐的輸出耦合到被測(cè)試的至少一個(gè)其它邏輯部件的情況下，該測(cè)試信號(hào)通過(guò)邏輯錐的傳播允許將要測(cè)試的邏輯錐的邏輯塊的正確操作。在邏輯部件的控制之后并且在將被測(cè)試的觸發(fā)器重置到測(cè)試模式之前，也可以將時(shí)鐘周期應(yīng)用于被測(cè)試的觸發(fā)器。優(yōu)選地，針對(duì)邏輯部件的另一觸發(fā)器迭代步驟a)和b)，直到邏輯部件的所有觸發(fā)器都已經(jīng)被測(cè)試。在TMR的情況下，將測(cè)試階段重復(fù)三次，隨后是恢復(fù)階段，在每個(gè)測(cè)試階段中改變測(cè)試信號(hào)被注入到其中的觸發(fā)器。以這種方式，總是存在由其它兩個(gè)觸發(fā)器組成的多數(shù)觸發(fā)器，其具有在測(cè)試階段之前的狀態(tài)，通過(guò)這一方式以便在每個(gè)測(cè)試階段結(jié)束時(shí)恢復(fù)TMR的先前狀態(tài)，并且每個(gè)觸發(fā)器被測(cè)試。有利地，該方法還可以包括，在任何邏輯部件被置于正常操作模式之前，將邏輯部件置于初始測(cè)試模式，邏輯部件的觸發(fā)器在初始測(cè)試模式中經(jīng)由它們的測(cè)試輸入和它們相應(yīng)的測(cè)試輸出串聯(lián)耦合，通過(guò)這一方式以便形成包括測(cè)試鏈輸入和測(cè)試鏈輸出的觸發(fā)器的測(cè)試鏈，測(cè)試信號(hào)被注入到測(cè)試鏈輸入中，并且由測(cè)試鏈輸出遞送的測(cè)試輸出信號(hào)被分析。初始測(cè)試模式允許借助ATPG在生產(chǎn)線的結(jié)尾進(jìn)行初始測(cè)試。觸發(fā)器通常聯(lián)接在它們的測(cè)試輸入和它們的測(cè)試輸出之間，用于實(shí)現(xiàn)這種故障檢測(cè)。根據(jù)另一方面，提供了一種電子設(shè)備，包括邏輯部件，該邏輯部件包括多數(shù)表決電路和等于至少三個(gè)的奇數(shù)個(gè)觸發(fā)器，每個(gè)觸發(fā)器具有數(shù)據(jù)輸入、測(cè)試輸入、測(cè)試輸出和連接到所述多數(shù)表決電路的輸入的數(shù)據(jù)輸出，該裝置包括被配置用于將所述部件置于正常操作模式的控制電路，其中相同的輸入信號(hào)被遞送到每個(gè)數(shù)據(jù)輸入，并且所述多數(shù)表決電路遞送輸出信號(hào)。根據(jù)該方面的一般特征，控制電路還被配置為：在正常操作模式之后，將邏輯部件置于測(cè)試模式，在測(cè)試模式中邏輯部件的觸發(fā)器被置于測(cè)試模式，例如通過(guò)將非零測(cè)試控制信號(hào)注入到其測(cè)試控制輸入中，測(cè)試信號(hào)被注入到被測(cè)試的觸發(fā)器的測(cè)試輸入中，其它觸發(fā)器的邏輯狀態(tài)被凍結(jié)，并且被測(cè)試的觸發(fā)器的測(cè)試輸出信號(hào)被分析，然后，在測(cè)試階段結(jié)束時(shí)，將邏輯部件重置回正常操作模式，多數(shù)表決電路將在測(cè)試模式啟動(dòng)之前存在的輸出信號(hào)的值自動(dòng)恢復(fù)到邏輯部件的數(shù)據(jù)輸出上。優(yōu)選地，控制電路包括第一多路復(fù)用器，第一多路復(fù)用器在其輸入處接收來(lái)自邏輯部件的觸發(fā)器的測(cè)試輸出信號(hào)。因此，第一多路復(fù)用器允許選擇要遞送的輸出信號(hào)，以便傳送來(lái)自被測(cè)試的觸發(fā)器的測(cè)試輸出的信號(hào)，并且從而在各種類似的邏輯部件之間形成測(cè)試鏈。由此創(chuàng)建的測(cè)試鏈允許測(cè)試位序列通過(guò)各種聯(lián)接的邏輯部件傳送，使得在測(cè)試位序列的注入結(jié)束時(shí)，測(cè)試鏈的每個(gè)邏輯部件的每個(gè)被測(cè)試的觸發(fā)器均處于測(cè)試的預(yù)定狀態(tài)?？刂齐娐愤€包括第二多路復(fù)用器，第二多路復(fù)用器在其輸入處接收來(lái)自邏輯部件的觸發(fā)器的數(shù)據(jù)輸出信號(hào)和來(lái)自多數(shù)表決電路的輸出信號(hào)。因此，第二多路復(fù)用器允許來(lái)自被測(cè)試的觸發(fā)器的輸出信號(hào)或者，當(dāng)邏輯部件處于正常操作模式時(shí)，來(lái)自多數(shù)表決電路的信號(hào)被傳送。因此，可以在測(cè)試階段期間將來(lái)自被測(cè)試的觸發(fā)器的輸出信號(hào)傳送至耦合到輸出的附加邏輯電路。在附加邏輯電路在測(cè)試模式下在輸出處耦合到邏輯部件的情況下，可以進(jìn)一步檢測(cè)耦合在被測(cè)試的兩個(gè)邏輯部件之間的附加邏輯電路之一的潛在故障狀況。有利地，控制電路還可以被配置用于在將任何邏輯部件置于正常操作模式之前，將邏輯部件置于初始測(cè)試模式，在初始測(cè)試模式中邏輯部件的觸發(fā)器經(jīng)由它們相應(yīng)的測(cè)試輸入和測(cè)試輸出串聯(lián)耦合，以形成包括測(cè)試鏈輸入和測(cè)試鏈輸出的觸發(fā)器的測(cè)試鏈，測(cè)試信號(hào)被注入到測(cè)試鏈輸入中，并且由測(cè)試鏈輸出遞送的測(cè)試輸出信號(hào)被分析。為此目的，控制電路還可以包括用于從第二觸發(fā)器開(kāi)始的所述邏輯部件的每個(gè)觸發(fā)器的附加多路復(fù)用器，附加多路復(fù)用器用于將邏輯部件置于初始測(cè)試模式或者測(cè)試模式，每個(gè)附加多路復(fù)用器在其輸入處接收測(cè)試信號(hào)和來(lái)自觸發(fā)器的測(cè)試輸出信號(hào)，每個(gè)觸發(fā)器的測(cè)試輸出耦合到與耦合到其輸入的觸發(fā)器不同的觸發(fā)器的測(cè)試輸入，使得相同邏輯電路的觸發(fā)器可以經(jīng)由它們相應(yīng)的測(cè)試輸入和測(cè)試輸出串聯(lián)耦合。每個(gè)附加的多路復(fù)用器允許根據(jù)所進(jìn)行的測(cè)試分別是在操作過(guò)程中的測(cè)試還是借助ATPG的初始測(cè)試來(lái)直接選擇測(cè)試信號(hào)或來(lái)自觸發(fā)器的測(cè)試輸出信號(hào)。在本發(fā)明的一個(gè)實(shí)施例中，邏輯部件以形成TMR的方式包括三個(gè)觸發(fā)器。附圖說(shuō)明通過(guò)研究對(duì)非限制性的一個(gè)實(shí)施例及其實(shí)現(xiàn)的詳細(xì)描述和附圖，本發(fā)明的其它優(yōu)點(diǎn)和特征將變得顯而易見(jiàn)，其中：圖1圖示了根據(jù)一個(gè)實(shí)施例的電子設(shè)備；圖2圖示了處于正常操作模式的電子設(shè)備；圖3圖示了處于測(cè)試模式的電子設(shè)備；圖4圖示了處于初始測(cè)試模式的電子設(shè)備。具體實(shí)施方式圖1示意性地圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的包括邏輯部件2的電子設(shè)備1。在該實(shí)施例中，邏輯部件2是包括多數(shù)表決電路3以及分別標(biāo)記為4、5和6的第一、第二和第三觸發(fā)器的TMR。每個(gè)觸發(fā)器4至6均包括接收相同數(shù)據(jù)信號(hào)D的數(shù)據(jù)輸入d和被設(shè)計(jì)為遞送輸出信號(hào)Q的數(shù)據(jù)輸出q。每個(gè)觸發(fā)器4至6的數(shù)據(jù)輸出q均連接到多數(shù)表決電路3的輸入。每個(gè)觸發(fā)器4至6均具有分別表示為CLK4、CLK5和CLK6的時(shí)鐘輸入。三個(gè)觸發(fā)器4至6的操作由三個(gè)時(shí)鐘CLK4至CLK6的頻率調(diào)節(jié)。在正常操作模式下，觸發(fā)器4至6通過(guò)在每個(gè)時(shí)鐘邊沿將在輸入處的數(shù)據(jù)信號(hào)D拷貝到它們的數(shù)據(jù)輸出q上來(lái)操作。因此，輸出信號(hào)Q通常對(duì)應(yīng)于上升時(shí)鐘沿的結(jié)束處的數(shù)據(jù)信號(hào)D。每個(gè)觸發(fā)器4至6還包括被設(shè)計(jì)為根據(jù)測(cè)試模式接收測(cè)試信號(hào)TI或TQ4或TQ5的測(cè)試輸入ti，被設(shè)計(jì)為遞送得到的測(cè)試信號(hào)TQ4至TQ6的測(cè)試輸出tq，以及被設(shè)計(jì)為接收測(cè)試控制信號(hào)TE4至TE6以啟用觸發(fā)器的測(cè)試模式的測(cè)試模式控制輸入te。在測(cè)試操作模式下，首先加載測(cè)試序列。在加載期間，觸發(fā)器通過(guò)在其時(shí)鐘的每個(gè)上升沿將測(cè)試輸入ti處的測(cè)試信號(hào)TI拷貝到測(cè)試輸出tq上來(lái)操作。在加載之后，測(cè)試輸出tq在輸出處遞送得到的信號(hào)TQ，信號(hào)TQ的值對(duì)應(yīng)于上升時(shí)鐘邊沿結(jié)束處的測(cè)試信號(hào)TI。應(yīng)當(dāng)注意，在該模式中，輸出q還拷貝輸入ti，以能夠?qū)y(cè)試序列應(yīng)用到附加的邏輯電路C(也稱為邏輯錐)，邏輯電路C包括一個(gè)或多個(gè)邏輯模塊，可能在輸出q處連接到觸發(fā)器的輸出。多數(shù)表決電路3包括對(duì)應(yīng)于邏輯部件2的觸發(fā)器的數(shù)目的多個(gè)輸入。在圖1所示的示例中，多數(shù)表決電路3(也稱為表決器)包括分別耦合到三個(gè)觸發(fā)器4至6的數(shù)據(jù)輸出q的三個(gè)輸入。表決器3在其輸出處遞送與來(lái)自其輸入的多數(shù)二進(jìn)制值對(duì)應(yīng)的輸出信號(hào)M。因此，當(dāng)輸入處的三個(gè)信號(hào)中的至少兩個(gè)信號(hào)具有高值時(shí)，表決器3遞送等于1的高值的輸出信號(hào)M，否則當(dāng)表決器3的輸入處的三個(gè)信號(hào)中的至少兩個(gè)信號(hào)具有低值時(shí)，表決器3遞送等于0的低值的輸出信號(hào)M。裝置1包括被配置用于將TMR2置于正常操作模式或測(cè)試模式或初始測(cè)試模式的控制電路?？刂齐娐钒ㄓ糜诳刂朴|發(fā)器4至6的電路，該電路被設(shè)計(jì)成將用于測(cè)試模式的控制信號(hào)TE4至TE6注入到觸發(fā)器4至6中的每一個(gè)。觸發(fā)器控制電路耦合到TMR2的三個(gè)觸發(fā)器4至6的每個(gè)控制輸入te，并且為每個(gè)觸發(fā)器4至6遞送特定控制信號(hào)TE4至TE6。當(dāng)?shù)谝豢刂菩盘?hào)TE4非零時(shí)，第一觸發(fā)器4被置于測(cè)試模式，當(dāng)?shù)谝豢刂菩盘?hào)TE4為零時(shí)，第一觸發(fā)器4被置于正常操作模式。以類似的方式，當(dāng)?shù)诙刂菩盘?hào)TE5非零時(shí)，第二觸發(fā)器5被置于測(cè)試模式，并且當(dāng)?shù)诙刂菩盘?hào)TE5為零時(shí)，第二觸發(fā)器5被置于正常操作模式，當(dāng)?shù)谌刂菩盘?hào)TE6非零時(shí)，第三觸發(fā)器6被置于測(cè)試模式，當(dāng)?shù)谌刂菩盘?hào)TE6為零時(shí)，第三觸發(fā)器6被置于正常操作模式?？刂齐娐愤€包括第一多路復(fù)用器7和第二多路復(fù)用器8。第一多路復(fù)用器7包括分別耦合到TMR2的三個(gè)觸發(fā)器4至6中的每一個(gè)的測(cè)試輸出tq的三個(gè)輸入。第一多路復(fù)用器7包括輸出s7，輸出s7被設(shè)計(jì)為根據(jù)所接收到的控制信號(hào)在輸出處遞送在輸入處接收到的三個(gè)信號(hào)中的一個(gè)信號(hào)。第二多路復(fù)用器8包括四個(gè)輸入。第一輸入耦合到表決器3的輸出，并從表決器3接收輸出信號(hào)M。其它三個(gè)輸入分別耦合到TMR2的三個(gè)觸發(fā)器4到6中的每一個(gè)的數(shù)據(jù)輸出q。第二多路復(fù)用器8包括輸出s8，輸出s8被設(shè)計(jì)為根據(jù)接收的控制信號(hào)在輸出處遞送在輸入處接收的四個(gè)信號(hào)中的一個(gè)信號(hào)。第一多路復(fù)用器7包括接收控制信號(hào)TE4、TE5、TE6的控制輸入，控制信號(hào)TE4、TE5、TE6對(duì)應(yīng)于用于觸發(fā)器4至6的測(cè)試模式的二進(jìn)制控制信號(hào)TE4至TE6的組合?？刂菩盘?hào)允許根據(jù)TMR2被設(shè)置的模式定義由第一多路復(fù)用器7傳送的信號(hào)。下面的表1提供根據(jù)控制信號(hào)TE4至TE6的值變化的第一多路復(fù)用器7的輸出信號(hào)S7的值：表1第二多路復(fù)用器8包括接收控制信號(hào)TE81、TE82的控制輸入，控制信號(hào)TE81、TE82允許根據(jù)TMR2被設(shè)置的模式定義由第二多路復(fù)用器8傳送的信號(hào)。下面的表2提供根據(jù)控制信號(hào)TE81和TE82的值變化的第二多路復(fù)用器8的輸出信號(hào)S8的值：TE81TE82S8000(Q4)011(Q5)102(Q6)113(M)表2控制電路還包括用于注入測(cè)試信號(hào)TI的電路，該測(cè)試信號(hào)TI被設(shè)計(jì)為定義要注入到至少一個(gè)觸發(fā)器4、5或6中的至少一個(gè)測(cè)試位的序列。測(cè)試位的序列包括對(duì)應(yīng)于經(jīng)由其測(cè)試輸入和輸出ti和tq串聯(lián)聯(lián)接的TMR的數(shù)目的多個(gè)位。在同一集成電路中的若干TMR經(jīng)由其測(cè)試輸入和其測(cè)試輸出串聯(lián)聯(lián)接在一起的情況下，測(cè)試位的序列對(duì)應(yīng)于聯(lián)接的TMR的數(shù)目。為了將TMR2置于初始測(cè)試模式或測(cè)試模式中，控制電路還包括第一附加多路復(fù)用器9以及第二附加多路復(fù)用器10，第一附加多路復(fù)用器9的輸出耦合到第二觸發(fā)器5的測(cè)試輸入ti，第二附加多路復(fù)用器10的輸出耦合到第三觸發(fā)器6的測(cè)試輸入ti。第一附加多路復(fù)用器9包括兩個(gè)輸入。表示為0的第一輸入直接耦合到用于注入測(cè)試信號(hào)TI的電路，以及表示為1的第二輸入耦合到第一觸發(fā)器4的測(cè)試輸出tq。第二附加多路復(fù)用器10也包括兩個(gè)輸入。表示為0的第一輸入直接耦合到用于注入測(cè)試信號(hào)TI的電路，以及表示為1的第二輸入耦合到第二觸發(fā)器5的測(cè)試輸出tq。第一觸發(fā)器4的測(cè)試輸入ti僅耦合到用于注入測(cè)試信號(hào)TI的電路。第一和第二附加多路復(fù)用器9和10由相同的控制信號(hào)(這里表示為T(mén)E4、TE5、TE6)控制。下面的表3提供根據(jù)控制信號(hào)TE4至TE6的值變化的來(lái)自第一附加多路復(fù)用器9的輸出信號(hào)S的值：表3下面的表4提供根據(jù)控制信號(hào)TE4至TE6的值變化的來(lái)自第二附加多路復(fù)用器10的輸出信號(hào)S的值：表4控制電路被配置用于啟動(dòng)TMR2的各種操作模式。因此，控制電路可以在制造之后在正常模式下的任何操作之前，直接將TMR2切換到初始測(cè)試模式。它還可以在正常操作模式之后將TMR2切換到正常操作模式或者測(cè)試模式。圖2至圖4是圖1的復(fù)制，但是以粗體標(biāo)識(shí)在由設(shè)備1的控制電路控制的TMR2的各種操作模式期間實(shí)現(xiàn)的電子電路。在圖2中，用于管理TMR2的操作的設(shè)備1以正常操作模式示出。在正常操作模式中，相同的數(shù)據(jù)信號(hào)D被遞送到三個(gè)觸發(fā)器4至6的每個(gè)數(shù)據(jù)輸入d。三個(gè)時(shí)鐘CLK4至CLK6被同步，以便在正常操作模式下同時(shí)操作。因此，在下一個(gè)時(shí)鐘沿處，觸發(fā)器4至6均將數(shù)據(jù)輸入d處的數(shù)據(jù)信號(hào)D的值拷貝到數(shù)據(jù)輸出q上。因此，具有最初在觸發(fā)器4至6的輸入處的數(shù)據(jù)信號(hào)D的值的數(shù)據(jù)輸出信號(hào)Q針對(duì)三個(gè)觸發(fā)器4至6中的每一個(gè)在表決器3的輸入處被接收。然后多數(shù)表決電路3在輸出處遞送對(duì)應(yīng)于輸入處的多數(shù)二進(jìn)制值的輸出信號(hào)M，該輸出信號(hào)M應(yīng)當(dāng)對(duì)應(yīng)于最初在觸發(fā)器4至6的輸入處的數(shù)據(jù)信號(hào)D的值，在這種情況下，觸發(fā)器4至6中最多一個(gè)觸發(fā)器是有缺陷的。第二多路復(fù)用器8由控制電路以如下方式控制，以傳送在在圖中所示的第二多路復(fù)用器8中編號(hào)為3的第三輸入處接收的信號(hào)(即來(lái)自表決器3的輸出信號(hào)M)。因此在第二多路復(fù)用器8的輸出s8處遞送的信號(hào)在三個(gè)觸發(fā)器中的至少兩個(gè)沒(méi)有缺陷的情況下對(duì)應(yīng)于觸發(fā)器4至6的數(shù)據(jù)輸出信號(hào)Q，這是觸發(fā)器4至6的輸入處的數(shù)據(jù)信號(hào)D。因此，數(shù)據(jù)信號(hào)可以被傳送到形成邏輯錐C的一個(gè)或多個(gè)邏輯電路。在圖3中，示出了在正常操作模式之后的測(cè)試模式中用于管理TMR2的操作的設(shè)備1?？刂齐娐繁慌渲糜糜谠谡２僮髂Ｊ街髮MR2置于測(cè)試模式，在測(cè)試模式中測(cè)試信號(hào)TI被注入到第一觸發(fā)器4的測(cè)試輸入ti中。第一觸發(fā)器4是在該測(cè)試模式下被測(cè)試的唯一觸發(fā)器。為此，用于控制觸發(fā)器的電路注入對(duì)應(yīng)的控制信號(hào)TE4至TE6，以僅將第一觸發(fā)器4置于測(cè)試模式，并且使另外兩個(gè)觸發(fā)器5和6保持正常操作。為此，第二和第三控制信號(hào)TE5和TE6為零，而第一控制信號(hào)TE4為非零。在后面兩個(gè)測(cè)試模式中，將相繼測(cè)試第二觸發(fā)器5和第三觸發(fā)器6。在測(cè)試第一觸發(fā)器4的第一測(cè)試模式中，通過(guò)禁用它們的時(shí)鐘CLK5和CLK6來(lái)凍結(jié)第二觸發(fā)器5和第三觸發(fā)器6的邏輯狀態(tài)。在使用包括有效輸入的觸發(fā)器的情況下，被遞送到該輸入的信號(hào)允許觸發(fā)器的操作在該信號(hào)為非零時(shí)被啟用，或者允許當(dāng)該信號(hào)為零時(shí)其當(dāng)前狀態(tài)被凍結(jié)。使第一觸發(fā)器4在其時(shí)鐘CLK4的上升時(shí)鐘邊沿操作，使得測(cè)試輸出tq拷貝測(cè)試輸入ti上的數(shù)據(jù)值，以將測(cè)試值加載到第一觸發(fā)器4中。因此，在上升時(shí)鐘邊沿的結(jié)尾處，如果第一觸發(fā)器沒(méi)有缺陷，則來(lái)自第一觸發(fā)器4的輸出信號(hào)TQ4具有在上升時(shí)鐘邊沿之前在測(cè)試輸入ti上存在的測(cè)試信號(hào)TI的位的值。應(yīng)當(dāng)注意，在時(shí)鐘邊沿的結(jié)尾處，第一觸發(fā)器4的數(shù)據(jù)輸出Q也已將測(cè)試信號(hào)TI的值拷貝到測(cè)試輸入ti上，使得第一觸發(fā)器4的數(shù)據(jù)輸出Q不再具有來(lái)自測(cè)試之前的值。因此，觸發(fā)器4不再處于與測(cè)試之前相同的狀態(tài)。在測(cè)試模式中，第二多路復(fù)用器8允許來(lái)自被測(cè)試的觸發(fā)器(這里是第一觸發(fā)器4)的輸出信號(hào)Q被傳送。因此，可以在測(cè)試階段期間將來(lái)自被測(cè)試的觸發(fā)器的輸出信號(hào)傳送到例如在輸出處耦合的邏輯錐C的附加邏輯電路。因此，可以進(jìn)一步檢測(cè)耦合在被測(cè)試的兩個(gè)TMR之間的邏輯錐C的邏輯電路之一的可能的錯(cuò)誤狀態(tài)。為了同時(shí)測(cè)試連接到TMR2的輸出q的邏輯錐C，一旦測(cè)試序列已經(jīng)借助由ti和tq組成的鏈而被加載，則通過(guò)將第一零控制信號(hào)TE4施加到第一觸發(fā)器4的控制輸入te，被測(cè)試的觸發(fā)器4被切換到正常操作模式。來(lái)自第一觸發(fā)器4的時(shí)鐘邊沿CLK4隨后被施加，以通過(guò)連接到被測(cè)試的觸發(fā)器的輸出q的邏輯錐C的附加邏輯電路傳播測(cè)試序列。第二多路復(fù)用器8已經(jīng)借助控制信號(hào)TE81、TE82以如下方式被配置，其輸出接收來(lái)自被測(cè)試的觸發(fā)器(在當(dāng)前情況下為第一觸發(fā)器4)的輸出信號(hào)Q4。在時(shí)鐘的上升邊沿的結(jié)尾處，在邏輯錐C的輸出處耦合的TMR的被測(cè)試的觸發(fā)器已經(jīng)獲得了由測(cè)試序列通過(guò)邏輯錐C的傳播而產(chǎn)生的其輸入d的值。隨后通過(guò)將非零控制信號(hào)TE4施加到其控制輸入te，將第一觸發(fā)器4設(shè)置回測(cè)試模式，并且隨后經(jīng)由第一多路復(fù)用器7通過(guò)恢復(fù)輸出測(cè)試信號(hào)TQ4來(lái)分析輸出測(cè)試信號(hào)TQ4。為此，第一多路復(fù)用器7接收被設(shè)計(jì)為選擇耦合到第一觸發(fā)器4的測(cè)試輸出tq的輸入的控制信號(hào)。然后，在測(cè)試階段結(jié)束時(shí)，控制電路發(fā)送命令，使得以如下方式再次將TMR2置于正常操作模式，以恢復(fù)測(cè)試之前的TMR2的狀態(tài)。第一多路復(fù)用器7允許以如下方式選擇要遞送的輸出信號(hào)，以傳送來(lái)自被測(cè)試的觸發(fā)器4的測(cè)試輸出tq的信號(hào)TQ，并且從而獲得測(cè)試操作的結(jié)果，或者在幾個(gè)類似的TMR之間形成測(cè)試鏈。通過(guò)在測(cè)試模式之后立即在正常操作模式的時(shí)鐘邊沿上啟用TMR，多數(shù)表決電路3自動(dòng)恢復(fù)在啟動(dòng)測(cè)試模式之前存在的來(lái)自TMR2的輸出信號(hào)的值。這是由于未被測(cè)試的其它兩個(gè)觸發(fā)器5和6具有相同的值，因?yàn)樗鼈兊臓顟B(tài)在測(cè)試模式期間已經(jīng)被凍結(jié)。由此創(chuàng)建的測(cè)試鏈允許測(cè)試位序列通過(guò)各種聯(lián)接的邏輯部件傳送，使得在測(cè)試位序列的注入結(jié)束時(shí)，測(cè)試鏈的每個(gè)邏輯部件的每個(gè)被測(cè)試的觸發(fā)器均處于測(cè)試的預(yù)定狀態(tài)。為了測(cè)試TMR2的第二觸發(fā)器5和連接到其輸出q的邏輯錐C，將命令發(fā)送到第一附加多路復(fù)用器9，以便能夠傳送在第二觸發(fā)器5的測(cè)試輸入ti上接收到的測(cè)試信號(hào)TI。第二觸發(fā)器5是在該測(cè)試模式中被測(cè)試的唯一的觸發(fā)器。為此，用于控制觸發(fā)器的電路僅將用于啟用測(cè)試模式TE的信號(hào)注入到第二觸發(fā)器5中，其它兩個(gè)觸發(fā)器4和6保持正常操作。另外兩個(gè)觸發(fā)器4和6的邏輯狀態(tài)通過(guò)禁用它們的時(shí)鐘CLK4和CLK6被凍結(jié)。以相同的方式，為了測(cè)試TMR2的第三觸發(fā)器6，將命令發(fā)送到第二附加復(fù)用器10，以便能夠傳送在第三觸發(fā)器6的測(cè)試輸入ti上接收的測(cè)試信號(hào)TI，第三觸發(fā)器6是在該測(cè)試模式中被測(cè)試的唯一的觸發(fā)器。為此，用于控制觸發(fā)器的電路僅將用于啟用測(cè)試模式TE的信號(hào)注入到第三觸發(fā)器6中，其它兩個(gè)觸發(fā)器4和5保持正常操作。其它兩個(gè)觸發(fā)器4和6的邏輯狀態(tài)通過(guò)禁用它們的時(shí)鐘CLK4和CLK5被凍結(jié)。圖4圖示了用于在正常操作模式中TMR2的任何操作之前在初始測(cè)試模式中管理TMR2的操作的設(shè)備1?？刂齐娐繁慌渲糜糜谠趯MR2置于正常操作模式之前，首先將TMR2置于初始測(cè)試模式，其中TMR2的觸發(fā)器4至6經(jīng)由它們相應(yīng)的測(cè)試輸入ti和測(cè)試輸出tq以如下方式串聯(lián)耦合，以形成包括測(cè)試鏈輸入和測(cè)試鏈輸出的觸發(fā)器的測(cè)試鏈。為了實(shí)現(xiàn)測(cè)試鏈，將命令發(fā)送到第一附加多路復(fù)用器9，以將來(lái)自第一觸發(fā)器4的測(cè)試輸出tq的信號(hào)傳送到第二觸發(fā)器5的測(cè)試輸入ti，并且命令被發(fā)送到第二附加多路復(fù)用器10以將來(lái)自第二觸發(fā)器的測(cè)試輸出tq的信號(hào)傳送到第三觸發(fā)器6的測(cè)試輸入ti。在初始測(cè)試模式中，ATPG連接到用于管理TMR的操作的裝置1。然后，ATPG產(chǎn)生至少一個(gè)測(cè)試位序列并經(jīng)由測(cè)試電路信號(hào)將其注入到測(cè)試鏈的輸入中，即注入到第一觸發(fā)器4的測(cè)試輸入ti中。然后，測(cè)試信號(hào)經(jīng)由測(cè)試鏈在觸發(fā)器中傳播。一旦已經(jīng)注入了整個(gè)測(cè)試序列，通過(guò)將零信號(hào)TE4到TE6施加到觸發(fā)器4到6的控制輸入te來(lái)重新啟用操作模式，并且觸發(fā)器4到6在操作模式中的時(shí)鐘邊沿上操作。然后，通過(guò)將非零信號(hào)TE4至TE6施加到觸發(fā)器4至6的控制輸入te來(lái)重新啟用測(cè)試模式，并且分析由測(cè)試鏈輸出(即通過(guò)第三觸發(fā)器6的測(cè)試輸出tq)的測(cè)試輸出信號(hào)。在例如其中幾個(gè)TMR經(jīng)由它們的輸入和它們的測(cè)試輸出一個(gè)接一個(gè)地聯(lián)接的情況下，測(cè)試序列可以包括多于三個(gè)比特位。因此，該設(shè)備允許在集成電路期間實(shí)現(xiàn)測(cè)試階段，并且允許邏輯部件在測(cè)試階段結(jié)束時(shí)被重置為其在該測(cè)試階段之前的先前狀態(tài)。該裝置還提供了以常規(guī)方式借助ATPG實(shí)現(xiàn)初始測(cè)試階段的可能。當(dāng)前第1頁(yè)1 2 3