領(lǐng)域

本公開的各方面一般涉及電壓感測，并且尤其涉及電壓傳感器。

背景技術(shù)：

存在減小移動設(shè)備的電源電壓以降低功耗的趨勢。然而，降低電源電壓增加了電壓跌落(例如，因功率門控引起)和噪聲(例如，因時鐘切換引起)的問題。電壓跌落可導(dǎo)致設(shè)備中的邏輯故障和/或該設(shè)備意外地關(guān)閉。

就此而言，電壓傳感器可被集成在芯片上以監(jiān)視芯片上各個位置處的電源電壓。來自傳感器的電壓讀數(shù)可被用于例如通過標識指示芯片中的故障的電壓波形來調(diào)試芯片。該電壓讀數(shù)還可被用于自適應(yīng)時鐘計時以防止電源電壓變得過低。在本申請中，當供電電壓下降到電壓閾值以下時，電路(例如，中央處理單元(CPU))的時鐘頻率可被減小(節(jié)流)以增大供電電壓。該電壓讀數(shù)還可被用于驗證設(shè)備的功率分配網(wǎng)絡(luò)(PDN)的模型是準確的。

概述

以下給出對一個或多個實施例的簡化概述以提供對此類實施例的基本理解。此概述不是所有構(gòu)想到的實施例的詳盡綜覽，并且既非旨在標識所有實施例的關(guān)鍵性或決定性要素亦非試圖界定任何或所有實施例的范圍。其唯一的目的是要以簡化形式給出一個或多個實施例的一些概念以作為稍后給出的更加具體的說明之序。

根據(jù)第一方面，本文描述了一種電壓傳感器。該電壓傳感器包括耦合到正被感測的電壓的壓控振蕩器，以及多個轉(zhuǎn)變檢測器，其中這些轉(zhuǎn)變檢測器中的每一個轉(zhuǎn)變檢測器被耦合到該振蕩器上的不同位置，并且其中這些轉(zhuǎn)變檢測器中的每一個轉(zhuǎn)變檢測器被配置成在一時間段上對相應(yīng)位置處的轉(zhuǎn)變的數(shù)目進行計數(shù)。該電壓傳感器還包括配置成將來自轉(zhuǎn)變檢測器的轉(zhuǎn)變的數(shù)目相加以生成與該電壓大致成比例的輸出值的加法器。

第二方面涉及一種用于感測電壓的方法。該方法包括：將電壓輸入到壓控振蕩器；在一時間段上對振蕩器上的多個不同位置中的每一個位置處的轉(zhuǎn)變的數(shù)目進行計數(shù)；以及將不同位置的轉(zhuǎn)變的數(shù)目相加以生成與該電壓大致成比例的輸出值。

第三方面涉及一種用于感測電壓的設(shè)備。該設(shè)備包括：用于將電壓輸入到壓控振蕩器的裝置；用于在一時間段上對該振蕩器上的多個不同位置中的每一個位置處的轉(zhuǎn)變的數(shù)目進行計數(shù)的裝置；以及用于將不同位置的轉(zhuǎn)變的數(shù)目相加以生成與該電壓大致成比例的輸出值的裝置。

第四方面涉及一種包括電壓傳感器和電壓管理設(shè)備的系統(tǒng)。該電壓傳感器包括：耦合到正被感測的電壓的壓控振蕩器；以及多個轉(zhuǎn)變檢測器，其中這些轉(zhuǎn)變檢測器中的每一個轉(zhuǎn)變檢測器被耦合到該振蕩器上的不同位置，并且其中這些轉(zhuǎn)變檢測器中的每一個轉(zhuǎn)變檢測器被配置成在一時間段上對相應(yīng)位置處的轉(zhuǎn)變的數(shù)目進行計數(shù)。該電壓傳感器還包括配置成將來自轉(zhuǎn)變檢測器的轉(zhuǎn)變的數(shù)目相加以生成與電壓大致成比例的輸出值的加法器。該電壓管理設(shè)備被配置成基于輸出值估計電壓，并且基于所估計的電壓來調(diào)節(jié)電路的工作頻率。

為能達成前述及相關(guān)目的，這一個或多個實施例包括在下文中充分描述并在權(quán)利要求中特別指出的特征。以下說明和所附插圖詳細闡述了這一個或多個實施例的某些解說性方面。但是，這些方面僅僅是指示了可采用各個實施例的原理的各種方式中的若干種，并且所描述的實施例旨在涵蓋所有此類方面及其等效方案。

附圖簡述

圖1示出了根據(jù)本公開的實施例的電壓傳感器。

圖2示出了根據(jù)本公開的實施例的轉(zhuǎn)變檢測器的示例性實現(xiàn)。

圖3是解說根據(jù)本公開的實施例的電壓傳感器的示例性波形的標繪。

圖4示出了根據(jù)本公開的另一實施例的轉(zhuǎn)變檢測器的示例性實現(xiàn)。

圖5是解說根據(jù)本公開的另一實施例的電壓傳感器的示例性波形的標繪。

圖6示出了根據(jù)本公開的實施例的包括多個轉(zhuǎn)變檢測器的電壓傳感器。

圖7示出了包括根據(jù)本公開的實施例的電壓傳感器的系統(tǒng)。

圖8示出了根據(jù)本公開的實施例的電壓波形測量的示例。

圖9是根據(jù)本公開的實施例的用于感測電壓的方法的流程圖。

詳細描述

以下結(jié)合附圖闡述的詳細描述旨在作為各種配置的描述，而無意表示可實踐本文中所描述的概念的僅有的配置。本詳細描述包括具體細節(jié)以便提供對各種概念的透徹理解。然而，對于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細節(jié)也可實踐這些概念。在一些實例中，以框圖形式示出眾所周知的結(jié)構(gòu)和組件以避免湮沒此類概念。

存在減小移動設(shè)備的電源電壓以降低功耗的趨勢。然而，降低電源電壓增加了電壓跌落(例如，因功率門控引起)和噪聲(例如，因時鐘切換引起)的問題。電壓跌落可導(dǎo)致設(shè)備中的邏輯故障和/或該設(shè)備意外地關(guān)閉。

就此而言，電壓傳感器可被集成在芯片上以監(jiān)視芯片上各個位置處的電源電壓。來自傳感器的電壓讀數(shù)可被用于例如通過標識指示芯片中的故障的電壓波形來調(diào)試芯片。該電壓讀數(shù)還可被用于自適應(yīng)時鐘計時以防止電源電壓變得過低。在本申請中，當供電電壓下降到電壓閾值以下時，電路(例如，中央處理單元(CPU))的時鐘頻率可被減小(節(jié)流)以增大供電電壓。該電壓讀數(shù)還可被用于驗證設(shè)備的功率分配網(wǎng)絡(luò)(PDN)的模型是準確的。

圖1示出了根據(jù)本公開的實施例的電壓傳感器110。電壓傳感器110包括壓控振蕩器120、和轉(zhuǎn)變檢測器140。振蕩器120被耦合到正被測量的電壓。例如，振蕩器120可被耦合到電源軌115以測量對應(yīng)的供電電壓Vdd，如圖1中所示。

在一個實施例中，振蕩器120可以是包括耦合成延遲鏈的奇數(shù)個反相器125(1)-125(m)的環(huán)形振蕩器，其中每個反相器由供電電壓Vdd來偏置。延遲鏈中的最后一個反相器125(m)的輸出被耦合到延遲鏈中的第一反相器125(1)的輸入以形成閉環(huán)。這使得振蕩器120按照作為供電電壓Vdd的函數(shù)的頻率進行振蕩。振蕩器120的頻率可由下式給出：

f_osc＝K_vddV_dd (1)

其中，f_osc是振蕩器120的頻率，并且K_vdd是振蕩器120的電壓對頻率系數(shù)。如式(1)中所示，振蕩頻率f_osc在特定電壓范圍上近似為供電電壓Vdd的線性函數(shù)。

式(1)中的振蕩頻率可如下通過在時間上對振蕩頻率進行積分來轉(zhuǎn)換成作為供電電壓Vdd的函數(shù)的相位：

其中T是參考時鐘信號的一個循環(huán)，并且θ[n]是在時間nT處以弧度計的振蕩器120的相位。振蕩器120在一個時鐘循環(huán)上的相位可如下通過取時間nT處的相位θ[n]與時間(n-1)T處的相位θ[n-1]之差來確定：

θ[n]-θ[n-1]＝2πK_vddV_ddT (3)。

在式(3)中，Vdd表示一個時鐘循環(huán)上的平均供電電壓。由此，振蕩器120在一個時鐘循環(huán)上的相位與供電電壓Vdd通過因子2πK_vddT相關(guān)。這種關(guān)系可被用于從電壓傳感器110的輸出估計供電電壓Vdd，如以下進一步討論的。

轉(zhuǎn)變檢測器140被配置成檢測在參考時鐘信號(標示為“CLK”)的一個循環(huán)上振蕩器120的輸出(標示為“Osc_Out”)處的轉(zhuǎn)變(上升沿和/或下降沿)的數(shù)目。參考時鐘信號提供了穩(wěn)定時間參考以用于對檢測到的轉(zhuǎn)變進行計數(shù)，如以下進一步討論的。例如，時鐘信號可以通過鎖相環(huán)(PLL)和/或晶體振蕩器來生成。

在一個實施例中，轉(zhuǎn)變檢測器140檢測振蕩器輸出Osc_Out處的上升沿和下降沿兩者。在該實施例中，檢測到的轉(zhuǎn)變可以是上升沿或下降沿。上升沿可對應(yīng)于從低邏輯狀態(tài)(邏輯0)到高邏輯狀態(tài)(邏輯1)的轉(zhuǎn)變，而下降沿可對應(yīng)于從高邏輯狀態(tài)(邏輯1)到低邏輯狀態(tài)(邏輯0)的轉(zhuǎn)變。在另一實施例中，轉(zhuǎn)變檢測器140僅檢測振蕩器輸出Osc_Out處的上升沿。由此，在該實施例中，每個檢測到的轉(zhuǎn)變是上升沿。

轉(zhuǎn)變檢測器140的輸出(標示為“Q[n]”)指示一個時鐘循環(huán)(周期)上檢測到的轉(zhuǎn)變的數(shù)目。對于轉(zhuǎn)變檢測器140檢測上升沿和下降沿兩者的實施例，輸出Q[n]指示一個時鐘循環(huán)上檢測到的上升沿和/或下降沿的數(shù)目。在該實施例中，轉(zhuǎn)變檢測器140的輸出Q[n]對應(yīng)于一個時鐘循環(huán)上的經(jīng)量化相位πQ[n]。這是因為一個振蕩循環(huán)對應(yīng)于相位2π，并且毗鄰轉(zhuǎn)變被分隔開約半個振蕩循環(huán)。作為結(jié)果，每個檢測到的轉(zhuǎn)變對應(yīng)于從前一檢測到的轉(zhuǎn)變的相位增加π。

在該實施例中，對應(yīng)于轉(zhuǎn)變檢測器140的輸出的經(jīng)量化相位πQ[n]可由下式給出：

πQ[n]＝(θ[n]-φ[n])-(θ[n-1]-φ[n-1]) (4)

其中θ[n]是時間nT處的實際相位，θ[n-1]是時間(n-1)T處的實際相位，φ[n]是因量化而導(dǎo)致的時間nT處的相位誤差，以及φ[n-1]是因量化而導(dǎo)致的時間(n-1)T處的相位誤差。相位誤差是因?qū)嶋H相位是連續(xù)的而經(jīng)量化相位πQ[n]將相位量化為0或π的倍數(shù)的事實而導(dǎo)致的。式(4)可如下來重新安排：

πQ[n]＝(θ[n]-θ[n-1])-(φ[n]-φ[n-1]) (5)。

將式(3)中的關(guān)于θ[n]-θ[n-1]的表達式代入式(5)中并且除以π得到：

對式(6)取Z變換得到：

由此，轉(zhuǎn)變檢測器140的輸出與一個時鐘周期上的平均供電電壓Vdd通過因子2K_vddT相關(guān)，具有經(jīng)一階整形的量化誤差φ(z)。作為結(jié)果，轉(zhuǎn)變檢測器140的輸出Q[n]可被用于基于式(6)來估計供電電壓Vdd，具有某種程度的量化誤差。

對于轉(zhuǎn)變檢測器140僅檢測上升沿的實施例，輸出Q[n]指示一個時鐘循環(huán)上檢測到的上升沿的數(shù)目。在該實施例中，轉(zhuǎn)變檢測器140的輸出Q[n]對應(yīng)于一個時鐘循環(huán)上的經(jīng)量化相位2πQ[n]。這是因為一個振蕩循環(huán)對應(yīng)于相位2π，并且毗鄰上升沿被分隔開約一個振蕩循環(huán)。作為結(jié)果，在該實施例中，每個檢測到的轉(zhuǎn)變(即，檢測到的上升沿)對應(yīng)于從前一檢測到的轉(zhuǎn)變(即，前一檢測到的上升沿)的相位增加2π。

在該實施例中，對應(yīng)于轉(zhuǎn)變檢測器140的輸出的經(jīng)量化相位2πQ[n]可由下式給出：

2πQ[n]＝(θ[n]-φ[n])-(θ[n-1]-φ[n-1]) (8)

其中θ[n]是時間nT處的實際相位，θ[n-1]是時間(n-1)T處的實際相位，φ[n]是因量化而導(dǎo)致的時間nT處的相位誤差，以及φ[n-1]是因量化而導(dǎo)致的時間(n-1)T處的相位誤差。式(8)可如下來重新安排：

2πQ[n]＝(θ[n]-θ[n-1])-(φ[n]-φ[n-1]) (9)

將領(lǐng)會，式(9)中的相位誤差可具有與式(5)中的相位誤差不同的值，因為量化是不同的。將式(3)中的關(guān)于θ[n]-θ[n-1]的表達式代入式(9)中并且除以2π得到：

對式(10)取Z變換，得到：

由此，在該實施例中，轉(zhuǎn)變檢測器140的輸出與一個時鐘循環(huán)上的平均供電電壓Vdd通過因子K_vddT相關(guān)，具有經(jīng)一階整形的量化誤差φ(z)。作為結(jié)果，轉(zhuǎn)變檢測器140的輸出Q[n]可被用于基于式(10)來估計供電電壓Vdd，具有某種程度的量化誤差。

圖2示出了根據(jù)本公開的實施例的轉(zhuǎn)變檢測器240的示例性實現(xiàn)。在該實施例中，轉(zhuǎn)變檢測器240是能夠在一個時鐘循環(huán)(周期)期間檢測至多達一個轉(zhuǎn)變(上升沿或下降沿)的一位轉(zhuǎn)變檢測器。

轉(zhuǎn)變檢測器240包括第一鎖存器245(例如，D觸發(fā)器)、第二鎖存器250(D觸發(fā)器)、和XOR門260。第一鎖存器245具有耦合到振蕩器120的輸出Osc_Out的輸入(標示為“D”)、耦合到時鐘信號的時鐘輸入、和輸出(標示為“Q”)。第二鎖存器250具有耦合到第一鎖存器245的輸出的輸入(標示為“D”)、耦合到時鐘信號的時鐘輸入、和輸出(標示為“Q”)。第一鎖存器245的輸出被耦合到XOR門260的第一輸入，而第二鎖存器250的輸出被耦合到XOR門260的第二輸入。XOR門260被配置成在第一和第二鎖存器245和250的輸出處的邏輯狀態(tài)是不同的情況下輸出邏輯1，并且在第一和第二鎖存器245和250的輸出處的邏輯狀態(tài)是相同的情況下輸出邏輯0。XOR門260的輸出提供了轉(zhuǎn)變檢測器240的輸出。

在一個方面，第一鎖存器245被配置成在時鐘信號的每個上升沿上鎖存振蕩器輸出Osc_Out處的邏輯狀態(tài)。第一鎖存器245在其輸出處輸出每個被鎖存的邏輯狀態(tài)直至?xí)r鐘信號的下一上升沿(輸出每個被鎖存的邏輯狀態(tài)達約一個時鐘循環(huán))。第二鎖存器250被配置成在時鐘信號的每個上升沿上鎖存第一鎖存器245的輸出處的邏輯狀態(tài)。第二鎖存器250在其輸出處輸出每個被鎖存的邏輯狀態(tài)直到時鐘信號的下一上升沿。

第一鎖存器245在時鐘信號的上升沿上鎖存振蕩器輸出Osc_Out處的邏輯狀態(tài)的時間與被鎖存的邏輯狀態(tài)出現(xiàn)在第一鎖存器245的輸出處的時間之間存在短延遲。作為結(jié)果，當?shù)诙i存器250在時鐘信號的上升沿上鎖存第一鎖存器245的輸出處的邏輯狀態(tài)時，該邏輯狀態(tài)對應(yīng)于由第一鎖存器245在時鐘信號的前一上升沿上鎖存的振蕩器輸出Osc_Out處的邏輯狀態(tài)。由此，第二鎖存器250的輸出比第一鎖存器245的輸出滯后一個時鐘循環(huán)。

因此，如果在一時鐘循環(huán)(周期)期間在振蕩器輸出Osc_Out處存在轉(zhuǎn)變，則第一和第二鎖存器245和250的輸出處的邏輯狀態(tài)是不同的。該轉(zhuǎn)變可以是上升沿或下降沿。因為XOR門260在第一和第二鎖存器245和250的輸出處的邏輯狀態(tài)是不同的情況下輸出邏輯1，所以XOR門260在該時鐘循環(huán)期間在振蕩器輸出Osc_Out處存在轉(zhuǎn)變的情況下輸出邏輯1。如果在該時鐘循環(huán)期間在振蕩器輸出Osc_Out處不存在轉(zhuǎn)變，則第一和第二鎖存器245和250的輸出處的邏輯狀態(tài)是相同的。因為XOR門260在第一和第二鎖存器245和250的輸出處的邏輯狀態(tài)是相同的情況下輸出邏輯0，所以XOR門260在時鐘循環(huán)期間在振蕩器輸出Osc_Out處不存在轉(zhuǎn)變的情況下輸出邏輯0。

由此，轉(zhuǎn)變檢測器240的輸出Q[n]在時鐘循環(huán)期間檢測到轉(zhuǎn)變(上升沿或下降沿)的情況下等于1，而在時鐘循環(huán)期間沒有檢測到轉(zhuǎn)變的情況下等于0(假定在時鐘循環(huán)期間存在不超過一個轉(zhuǎn)變)。在該實施例中，轉(zhuǎn)變檢測器240能夠在時鐘循環(huán)期間檢測一個轉(zhuǎn)變，其中檢測到的轉(zhuǎn)變可以是上升沿或下降沿。由此，在該實施例中，檢測到的轉(zhuǎn)變對應(yīng)于相位π，而轉(zhuǎn)變檢測器240的輸出Q[n]對應(yīng)于經(jīng)量化相位πQ[n]。作為結(jié)果，轉(zhuǎn)變檢測器240的輸出Q[n]與供電電壓Vdd通過因子2K_vddT相關(guān)，具有量化誤差，如以上討論的式(6)中所示。因為該實施例中的轉(zhuǎn)變檢測器240在時鐘循環(huán)期間檢測至多達一個轉(zhuǎn)變，所以轉(zhuǎn)變檢測器240將振蕩器120在一個時鐘循環(huán)上的相位量化為0或π。在該實施例中，振蕩器120的電壓對頻率系數(shù)K_vdd和/或時鐘信號的周期可被選擇以使得在一個時鐘循環(huán)期間在感興趣的電壓范圍(正被測量的電壓范圍)上發(fā)生不超過一個轉(zhuǎn)變。

圖3是解說根據(jù)本公開的實施例的振蕩器輸出Osc_Out、時鐘信號CLK、第一鎖存器245的輸出(標示為“Q1[n]”)、第二鎖存器250的輸出(標示為“Q1[n-1]”)、和轉(zhuǎn)變檢測器240的輸出Q[n]的示例性波形的標繪。在該示例中，在第一時鐘循環(huán)302期間，振蕩器輸出Osc_Out處的邏輯狀態(tài)為邏輯1。在第二時鐘循環(huán)304期間，振蕩器輸出Osc_Out從邏輯1轉(zhuǎn)變320到邏輯0(下降沿)。這使得第一鎖存器245在第三時鐘循環(huán)306期間輸出邏輯0。第二鎖存器250在第三時鐘循環(huán)306期間輸出邏輯1，因為第二鎖存器250的輸出比第一鎖存器245的輸出滯后一個時鐘循環(huán)。作為結(jié)果，轉(zhuǎn)變檢測器240在第三循環(huán)306期間輸出邏輯1，指示檢測到轉(zhuǎn)變。

在第四時鐘循環(huán)308期間，振蕩器輸出Osc_Out從邏輯0轉(zhuǎn)變340到邏輯1(上升沿)。這使得第一鎖存器245在第五時鐘循環(huán)310期間輸出邏輯1。第二鎖存器250在第五時鐘循環(huán)310期間輸出邏輯0，因為第二鎖存器250的輸出比第一鎖存器245的輸出滯后一個時鐘循環(huán)。作為結(jié)果，轉(zhuǎn)變檢測器240在第五循環(huán)310期間輸出邏輯1，指示檢測到轉(zhuǎn)變。在該實施例中，轉(zhuǎn)變檢測器240針對檢測到的轉(zhuǎn)變輸出邏輯1，無論該轉(zhuǎn)變是上升沿還是下降沿。如圖3中所示，在第二時鐘循環(huán)304期間發(fā)生振蕩器輸出Osc_Out處的轉(zhuǎn)變320的時間與該轉(zhuǎn)變被轉(zhuǎn)變檢測器240檢測到的時間之間存在延遲。這是因為轉(zhuǎn)變檢測器240直至第三時鐘循環(huán)306的上升沿才檢測到轉(zhuǎn)變。該延遲導(dǎo)致與該延遲大致成比例的相位誤差345。該延遲越長，該相位誤差越大。例如，如果該延遲約等于振蕩循環(huán)的1/10，則該相位誤差可約為2π/10。該相位誤差對應(yīng)于以上討論的式(5)中的相位誤差。換言之，相位誤差是因轉(zhuǎn)變檢測器240能夠檢測到在第二時鐘循環(huán)304期間發(fā)生的轉(zhuǎn)變320、但不能夠檢測到在第二時鐘循環(huán)304內(nèi)發(fā)生轉(zhuǎn)變320的時間的事實而導(dǎo)致的。作為結(jié)果，轉(zhuǎn)變檢測器240不能夠確定轉(zhuǎn)變320與第三時鐘循環(huán)306的上升沿(即，轉(zhuǎn)變檢測器240檢測到該轉(zhuǎn)變的時間)之間的相位。

類似地，在第四時鐘循環(huán)308期間發(fā)生振蕩器輸出Osc_Out處的轉(zhuǎn)變340的時間與該轉(zhuǎn)變被轉(zhuǎn)變檢測器240檢測到的時間之間存在延遲。該延遲導(dǎo)致與該延遲大致成比例的相位誤差350。

圖4示出了根據(jù)本公開的另一實施例的轉(zhuǎn)變檢測器440的示例性實現(xiàn)。在該實施例中，轉(zhuǎn)變檢測器440是能夠在一個時鐘循環(huán)(周期)期間檢測至多達三個轉(zhuǎn)變的兩位轉(zhuǎn)變檢測器。

轉(zhuǎn)變檢測器440包括計數(shù)器430、第一3位鎖存器445、第二3位鎖存器450、和減法器460。計數(shù)器430具有耦合到振蕩器輸出Osc_Out的輸入，并且被配置成對振蕩器輸出Osc_Out處的上升沿的數(shù)目進行計數(shù)。在一個方面，計數(shù)器430可以是能夠從0計數(shù)到7的3位計數(shù)器。計數(shù)器430可以在每次計數(shù)器430檢測到振蕩器輸出Osc_Out處的上升沿時遞增計數(shù)。當該計數(shù)達到7時，計數(shù)器430針對下一上升沿翻轉(zhuǎn)回到計數(shù)0。計數(shù)器430從3位輸出432輸出計數(shù)。

第一鎖存器445具有耦合到計數(shù)器430的輸出432的3位輸入(標示為“D”)、耦合到時鐘信號的時鐘輸入、和3位輸出(標示為“Q”)。第二鎖存器450具有耦合到第一鎖存器445的輸出的3位輸入(標示為“D”)、耦合到時鐘信號的時鐘輸入、和3位輸出(標示為“Q”)。減法器460具有耦合到第一鎖存器445的輸出的第一3位輸入和耦合到第二鎖存器450的輸出的第二3位輸入。減法器460被配置成確定第一和第二鎖存器445和450的輸出之差，并且輸出該差作為轉(zhuǎn)變檢測器440的輸出。

在一個方面，第一鎖存器445被配置成在時鐘信號的每個上升沿上鎖存來自計數(shù)器430的計數(shù)。第一鎖存器445在其輸出處輸出每個被鎖存計數(shù)直至?xí)r鐘信號的下一上升沿(輸出每個被鎖存的邏輯狀態(tài)達約一個時鐘循環(huán))。第二鎖存器450被配置成在時鐘信號的每個上升沿上鎖存第一鎖存器445的輸出處的計數(shù)。第二鎖存器450在其輸出處輸出每個被鎖存計數(shù)直至?xí)r鐘信號的下一上升沿。在該實施例中，計數(shù)是3位值，如以上所討論的。

在時鐘信號的每個上升沿上，第一鎖存器445鎖存來自計數(shù)器430的當前計數(shù)，而第二鎖存器450鎖存由第一鎖存器445在時鐘信號的前一上升沿上鎖存的計數(shù)。作為結(jié)果，由第一和第二鎖存器445和450輸出的計數(shù)之差對應(yīng)于由計數(shù)器430在一個時鐘循環(huán)上檢測到的上升沿的數(shù)目。由此，減法器440的輸出提供了在一個時鐘循環(huán)上振蕩器輸出Osc_Out處的檢測到的上升沿的數(shù)目。

在一個方面，減法器460具有2位輸出。由此，在該方面，轉(zhuǎn)變檢測器440的輸出Q[n]具有0到3的范圍，并且可因此在一個時鐘循環(huán)上檢測振蕩器輸出Osc_Out處的至多達三個上升沿。因為在該實施例中轉(zhuǎn)變檢測器440僅檢測上升沿，所以轉(zhuǎn)變檢測器440的輸出Q[n]對應(yīng)于經(jīng)量化相位2πQ[n]，其中振蕩器120在一個時鐘循環(huán)上的相位針對等于0的Q[n]量化為0、針對等于1的Q[n]量化為2π、針對等于2的Q[n]量化為4π、以及針對等于3的Q[n]量化為6π。作為結(jié)果，轉(zhuǎn)變檢測器240的輸出Q[n]與供電電壓Vdd通過因子K_vddT相關(guān)，具有量化誤差，如以上討論的式(10)中所示。在該實施例中，振蕩器120的電壓對頻率系數(shù)K_vdd和/或時鐘信號的周期可被選擇以使得在一個時鐘循環(huán)期間在感興趣的電壓范圍上發(fā)生不超過三個上升沿。

圖5是解說根據(jù)本公開的實施例的振蕩器輸出Osc_Out、計數(shù)器430的輸出、時鐘信號CLK、第一鎖存器445的輸出Q1[n]、第二鎖存器450的輸出Q1[n-1]、和轉(zhuǎn)變檢測器440的輸出Q[n]的示例性波形的標繪。在該示例中，計數(shù)器430在第一時鐘循環(huán)502期間輸出計數(shù)0。在第二時鐘循環(huán)504期間，計數(shù)器430對振蕩器輸出Osc_Out處的三個上升沿進行計數(shù)并且輸出計數(shù)3。這使得第一鎖存器445在第三時鐘循環(huán)506期間輸出計數(shù)3。第二鎖存器450在第三時鐘循環(huán)506期間輸出計數(shù)0，因為第二鎖存器450的輸出比第一鎖存器445的輸出滯后一個時鐘循環(huán)。作為結(jié)果，轉(zhuǎn)變檢測器440在第三時鐘循環(huán)506期間輸出值3，對應(yīng)于經(jīng)量化相位6π。

在第三時鐘循環(huán)506期間，計數(shù)器430對振蕩器輸出Osc_Out處的兩個上升沿進行計數(shù)并且將計數(shù)增大到5。這使得第一鎖存器445在第四時鐘循環(huán)508期間輸出計數(shù)5。第二鎖存器450在第四時鐘循環(huán)508期間輸出計數(shù)3，因為第二鎖存器450的輸出比第一鎖存器445的輸出滯后一個時鐘循環(huán)。作為結(jié)果，轉(zhuǎn)變檢測器440在第四時鐘循環(huán)508期間輸出值2，對應(yīng)于經(jīng)量化相位4π。

在第四時鐘循環(huán)508期間，計數(shù)器430對振蕩器輸出Osc_Out處的三個上升沿進行計數(shù)并且輸出計數(shù)0。這是因為計數(shù)器430針對第四時鐘循環(huán)508期間的第二上升沿達到其計數(shù)限制7，并且針對第四時鐘循環(huán)508期間的第三上升沿翻轉(zhuǎn)回到計數(shù)0。在第五時鐘循環(huán)510期間，第一鎖存器445輸出計數(shù)0，而第二鎖存器450輸出計數(shù)5。在該實例中，減法器460可被配置成識別出因為來自計數(shù)器430的計數(shù)翻轉(zhuǎn)，所以來自第二鎖存器450的計數(shù)大于來自第一鎖存器445的計數(shù)，并且相應(yīng)地計算來自第一和第二鎖存器445和450的計數(shù)之差。作為結(jié)果，減法器460在第五時鐘循環(huán)510期間輸出值3，對應(yīng)于經(jīng)量化相位6π。

圖4中的電壓傳感器410允許振蕩器120對于給定電壓范圍和時鐘循環(huán)具有比圖2中的電壓傳感器210更寬的頻率范圍(調(diào)諧范圍)。這是因為圖2中的轉(zhuǎn)變檢測器240將振蕩器120限于在一個時鐘循環(huán)期間產(chǎn)生不超過一個轉(zhuǎn)變(上升沿或下降沿)的頻率范圍，而圖4中的轉(zhuǎn)變檢測器440將振蕩器120限于在一個時鐘循環(huán)期間產(chǎn)生不超過三個上升沿的大得多的頻率范圍。因為圖4中的電壓傳感器410允許振蕩器120的更寬的頻率范圍，所以對于給定電壓范圍和時鐘循環(huán)，電壓傳感器410允許振蕩器120的電壓對頻率系數(shù)K_vdd更高。更高的電壓對頻率系數(shù)K_vdd增大了振蕩器頻率對于供電電壓Vdd的靈敏度，提供了更高的電壓分辨率。

盡管圖4中的電壓傳感器410提供了比圖2中的電壓傳感器210更高的電壓分辨率，但是電壓傳感器410的電壓分辨率對于許多應(yīng)用(例如，測量電壓波形)可能仍然過低。這是因為轉(zhuǎn)變檢測器440在一個時鐘周期上僅檢測至多達三個上升沿，并且作為結(jié)果，將振蕩器120在一個時鐘循環(huán)上的相位量化為四個值(例如，0、2π、4π和6π)之一。

轉(zhuǎn)變檢測器140的電壓分辨率可以通過增大一個時鐘循環(huán)的長度并且增大轉(zhuǎn)變檢測器140能夠在一個時鐘循環(huán)上檢測的轉(zhuǎn)變的數(shù)目來增大。然后，增大一個時鐘循環(huán)的長度降低了電壓傳感器110的時間分辨率，其可使電壓傳感器不適于測量快速電壓瞬態(tài)和/或高頻電壓噪聲(例如，千兆赫范圍中的電壓噪聲)。這是因為電壓傳感器110針對每個時鐘循環(huán)的輸出對應(yīng)于該時鐘循環(huán)上的平均供電電壓Vdd。作為結(jié)果，增大時鐘循環(huán)的長度增大了供電電壓Vdd被平均的時間，由此降低了時間分辨率。

電壓傳感器110的電壓分辨率可通過相對于時鐘信號的頻率增大振蕩器120的頻率并且增大轉(zhuǎn)變檢測器140能夠在一個時鐘循環(huán)上檢測的轉(zhuǎn)變的數(shù)目來增大而不降低時間分辨率。與該辦法有關(guān)的問題是為了提供足以測量快速電壓瞬態(tài)和/或高頻電壓噪聲的時間分辨率，時鐘信號的頻率可能已經(jīng)相對較高。因為時鐘頻率已經(jīng)較高，所以可能難以使振蕩器120的頻率足夠高于時鐘頻率以達成期望電壓分辨率。例如，振蕩器120的頻率可被用于制造電壓傳感器110的工藝技術(shù)限制。

就此而言，圖6示出了根據(jù)本公開的實施例的能夠在比圖2和4中的電壓傳感器210和410更低的振蕩頻率處達成高電壓分辨率和高時間分辨率的電壓傳感器610。這是因為電壓傳感器610檢測振蕩器120上的多個位置而不是一個位置處的轉(zhuǎn)變，如以下進一步討論的。

電壓傳感器610包括振蕩器120、N個轉(zhuǎn)變檢測器140(1)到140(N)、和加法器620。每個轉(zhuǎn)變檢測器140(1)到140(N)可使用圖2中的轉(zhuǎn)變檢測器240或圖4中的轉(zhuǎn)變檢測器440來實現(xiàn)。然而，將領(lǐng)會，轉(zhuǎn)變檢測器140(1)到140(N)并不限于這些示例。

每個轉(zhuǎn)變檢測器140(1)-140(N)接收時鐘信號CLK并且被耦合到振蕩器120上的不同位置。例如，每個轉(zhuǎn)變檢測器140(1)-140(N)可被耦合到振蕩器120中的不同反相器125(1)-125(m)的輸出，如圖6中所示。在該示例中，反相器的數(shù)目可以等于轉(zhuǎn)變檢測器的數(shù)目。作為結(jié)果，每個轉(zhuǎn)變檢測器140(1)-140(N)檢測振蕩器120上的不同位置處的轉(zhuǎn)變。

對于每個時鐘循環(huán)，每個轉(zhuǎn)變檢測器140(1)-140(N)輸出該時鐘循環(huán)上在相應(yīng)位置處檢測到的轉(zhuǎn)變的數(shù)目(標示為“Q[n]”)。加法器620將轉(zhuǎn)變檢測器140(1)-140(N)的輸出Q[n]相加，并且輸出得到的總和(標示為“Out[n]”)作為電壓傳感器610的輸出。由此，電壓傳感器610的輸出Out[n]是一個時鐘循環(huán)上在振蕩器120上的不同位置處檢測到的轉(zhuǎn)變的總數(shù)。輸出Out[n]可被稱為指示該時鐘循環(huán)上檢測到的轉(zhuǎn)變的數(shù)目的計數(shù)值。

電壓傳感器610的輸出Out[n]提供了比每個轉(zhuǎn)變檢測器140(1)-140(N)的輸出Q[n]更精細的相位量化。例如，如果每個轉(zhuǎn)變檢測器140(1)-140(N)僅檢測上升沿并且提供經(jīng)量化相位2πQ[n](如以上所討論的)，則電壓傳感器610的輸出Out[n]提供了經(jīng)量化相位(2π/N)Out[n]，其中N是電壓傳感器610中的轉(zhuǎn)變檢測器140(1)到140(N)的數(shù)目。由此，經(jīng)量化相位值之間的間隔從個體轉(zhuǎn)變檢測器的輸出Q[n]的2π減小到電壓傳感器610的輸出Q[n]的2π/N。作為結(jié)果，電壓傳感器610提供了比個體轉(zhuǎn)變檢測器更高的電壓分辨率和更低的量化誤差。這可以通過以下解釋來演示。

在該示例中，電壓傳感器610每振蕩循環(huán)檢測N個轉(zhuǎn)變。這是因為電壓傳感器610中的每個轉(zhuǎn)變檢測器每振蕩循環(huán)檢測一個轉(zhuǎn)變(上升沿)并且在電壓傳感器610中存在N個轉(zhuǎn)變檢測器。電壓傳感器610中檢測到的毗鄰轉(zhuǎn)變之間的時間延遲約為2d，其中d是一個反相器的延遲。因為一個振蕩循環(huán)跨越約2Nd的時間段(通過振蕩器的兩個行程)，并且一個振蕩循環(huán)對應(yīng)于相位2π，所以檢測到的毗鄰轉(zhuǎn)變之間的延遲(即，2d)對應(yīng)于相位2π/N。作為結(jié)果，電壓傳感器610中的檢測到的轉(zhuǎn)變對應(yīng)于從前一檢測到的轉(zhuǎn)變的相位增加2π/N。

在該示例中，對應(yīng)于電壓傳感器610的輸出Out[n]的經(jīng)量化相位(2π/N)Out[n]與供電電壓Vdd通過因子2πK_vddT相關(guān)。由此，電壓傳感器610的輸出Out[n]與供電電壓Vdd通過因子NK_vddT相關(guān)。假定頻率對電壓系數(shù)K_vdd和時鐘信號的循環(huán)(周期)T是相對恒定的并且量化誤差很低，則電壓傳感器610的輸出Out[n]與供電電壓Vdd通過因子NK_vddT大致成比例。

對于每個轉(zhuǎn)變檢測器140(1)-140(N)檢測上升沿和下降沿兩者并且提供經(jīng)量化相位πQ[n](如以上所討論的)的示例，電壓傳感器610的輸出Out[n]提供了經(jīng)量化相位(π/N)Out[n]，其中N是電壓傳感器610中的轉(zhuǎn)變檢測器140(1)-140(N)的數(shù)目。由此，經(jīng)量化相位值之間的間隔從個體轉(zhuǎn)變檢測器的輸出Q[n]的π減小到電壓傳感器610的輸出Q[n]的π/N。這可以通過以下解釋來演示。

在該示例中，電壓傳感器610每振蕩循環(huán)檢測2N個轉(zhuǎn)變。這是因為電壓傳感器610中的每個轉(zhuǎn)變檢測器每振蕩循環(huán)檢測兩個轉(zhuǎn)變(上升沿和下降沿)并且在電壓傳感器610中存在N個轉(zhuǎn)變檢測器。電壓傳感器610中的檢測到的毗鄰轉(zhuǎn)變之間的時間延遲約為d，其中d是一個反相器的延遲。因為一個振蕩循環(huán)跨越約2Nd的時間段(通過振蕩器的兩個行程)，并且一個振蕩循環(huán)對應(yīng)于相位2π，所以檢測到的毗鄰轉(zhuǎn)變之間的延遲(即，d)對應(yīng)于相位π/N。作為結(jié)果，電壓傳感器610中的檢測到的轉(zhuǎn)變對應(yīng)于從前一檢測到的轉(zhuǎn)變的相位增加π/N。

在該示例中，對應(yīng)于電壓傳感器610的輸出的經(jīng)量化相位(π/N)Out[n]與供電電壓Vdd通過因子2πK_vddT相關(guān)。由此，電壓傳感器610的輸出Out[n]與供電電壓Vdd通過因子2NK_vddT相關(guān)。假定頻率對電壓系數(shù)K_vdd和時鐘信號的循環(huán)(周期)T是相對恒定的并且量化誤差很低，則電壓傳感器610的輸出Out[n]與供電電壓Vdd通過因子2NK_vddT大致成比例。

因此，電壓傳感器610能夠在比圖2和4中的電壓傳感器210和410更低的振蕩頻率處達成高電壓分辨率和高時間分辨率。這是因為電壓傳感器610的輸出Out[n]通過檢測振蕩器120上的多個位置而不是一個位置處的轉(zhuǎn)變來提供更精細的相位量化。更精細的相位量化允許電壓傳感器610對于給定時鐘循環(huán)達成更高的電壓分辨率而不必增大振蕩器120的頻率。

此外，電壓傳感器610能夠針對比時鐘頻率更低的振蕩頻率感測電壓。例如，對于每個轉(zhuǎn)變檢測器140(1)-140(N)每振蕩循環(huán)檢測兩個轉(zhuǎn)變(上升沿和下降沿)的示例，電壓傳感器610每振蕩循環(huán)檢測2N個轉(zhuǎn)變。如果振蕩頻率是時鐘頻率的一半，則電壓傳感器可在一個時鐘循環(huán)上檢測N個轉(zhuǎn)變，其可提供足以用于特定應(yīng)用的電壓分辨率。

如以上所討論的，電壓傳感器610可被用于測量電源軌115上的電壓波形。就此而言，圖7示出了包括電壓傳感器610、電壓管理設(shè)備710、存儲器720、和參考時鐘源730的系統(tǒng)705。參考時鐘源730提供了以上所討論的參考時鐘信號CLK，并且可包括PLL和/或晶體振蕩器。將領(lǐng)會，圖7中的電壓傳感器610不是按比例繪制的，并且可以比電壓管理設(shè)備710小得多。

在該實施例中，電壓傳感器610可被用于測量電源軌115上的電壓波形。例如，對于多個時鐘循環(huán)中的每一個時鐘循環(huán)，電壓傳感器610可輸出指示該時鐘循環(huán)上檢測到的轉(zhuǎn)變的數(shù)目的計數(shù)值。多個時鐘循環(huán)可跨越在其上將測量電壓波形的時間區(qū)間。該電壓波形可包括電壓跌落、高頻電壓噪聲、或其他感興趣的波形。

如以上所討論的，一個時鐘循環(huán)上檢測到的轉(zhuǎn)變的數(shù)目與電源軌115上在一個時鐘循環(huán)上的平均電壓大致成比例。由此，每個時鐘循環(huán)的計數(shù)值與該時鐘循環(huán)上的平均電壓大致成比例。電壓傳感器610可向電壓管理設(shè)備710順序地輸出每個時鐘循環(huán)的計數(shù)值。電壓管理設(shè)備710可將這些計數(shù)值存儲在存儲器720中。存儲器720可包括先進先出(FIFO)存儲器或其他類型的存儲器。計數(shù)值可從存儲器720讀出，并且被發(fā)送到配置成將這些計數(shù)值處理成測得電壓波形的處理器。例如，該處理器可基于將計數(shù)值與電壓相關(guān)的對應(yīng)因子(例如，2NK_vddT)將每個計數(shù)值轉(zhuǎn)換成電壓測量。測得電壓波形可隨后例如由軟件和/或工程師分析。

就此而言，圖8示出了從電源軌115輸入到電壓傳感器610的電壓波形810、和由電壓傳感器610輸出的對應(yīng)計數(shù)值820的示例。如圖8中所示，計數(shù)值提供了電壓波形810的數(shù)字表示，其中每一個計數(shù)值表示以參考時鐘頻率采樣的電壓波形820的樣本。

來自電壓傳感器610的電壓讀數(shù)還可被用于自適應(yīng)時鐘計時以防止供電電壓變得過低。就此而言，系統(tǒng)705可進一步包括可調(diào)節(jié)時鐘源740、和電路750(例如，CPU)。可調(diào)節(jié)時鐘源740可向電路750提供工作時鐘信號，電路750可將該工作時鐘信號用于數(shù)據(jù)采樣、數(shù)據(jù)處理、定時數(shù)字邏輯等?？烧{(diào)節(jié)時鐘源740(例如，PLL)被配置成在電壓管理設(shè)備710的控制下調(diào)節(jié)工作時鐘信號的頻率。在一個示例中，電路750可被耦合到電源軌115(圖7中未示出)。在該示例中，輸入到電路750的時鐘信號的頻率決定電路750中的邏輯的切換頻率，切換頻率進而決定電源軌115上的電路750的當前負載。切換頻率越高，當前負載越大。

在該示例中，電壓管理設(shè)備710可以使用電壓傳感器610來監(jiān)視供電電壓Vdd，并且將所監(jiān)視的電壓與電壓閾值進行比較。電壓閾值可以等于電壓裕量與耦合到電源軌115的電路正常運行所需的最小供電電壓之和。如果所監(jiān)視的電壓下降到低于電壓閾值，則電壓管理設(shè)備710可以減小(節(jié)流)來自可調(diào)節(jié)時鐘源740的時鐘信號的頻率以增大供電電壓。這是因為減小時鐘頻率減小了電路750的切換頻率，其進而減小了電源軌115上的電路750的當前負載。減小的當前負載允許供電電壓增大。

盡管為了易于解說而在圖7中示出一個電壓傳感器610，但是將領(lǐng)會系統(tǒng)705可包括多個電壓傳感器，例如以在芯片上的不同位置處測量電壓波形。在該示例中，每個電壓傳感器可使用圖6中的電壓傳感器610來實現(xiàn)。

將領(lǐng)會，本公開的實施例并不限于以上所討論的示例。例如，將領(lǐng)會，本公開的實施例不限于圖6中所示的示例性環(huán)形振蕩器，并且可以使用其他類型的壓控振蕩器。此外，將領(lǐng)會，圖4中的轉(zhuǎn)變檢測器440并不限于檢測上升沿。例如，計數(shù)器430可被配置成對上升沿和下降沿兩者進行計數(shù)。同樣，圖4中的第一和第二鎖存器445和450并不限于三位。例如，每個鎖存器能處置的位數(shù)可被增加以增大轉(zhuǎn)變檢測器在一個時鐘循環(huán)上能檢測的轉(zhuǎn)變的數(shù)目。

圖9是解說根據(jù)本公開的實施例的用于感測電壓的方法900的流程圖。方法900可由圖6中的電壓傳感器610來執(zhí)行。

在步驟910，將電壓輸入到壓控振蕩器。例如，該電壓可以是電源軌(電源軌115)的電壓，并且該振蕩器可以包括環(huán)形振蕩器(例如，環(huán)形振蕩器120)。

在步驟920，在一時間段上對該振蕩器上的多個不同位置中的每一個位置處的轉(zhuǎn)變的數(shù)目進行計數(shù)。例如，該振蕩器可以包括耦合成環(huán)路的多個反相器(例如，反相器125(1)-125(m))，其中每個位置對應(yīng)于這些反相器中的一個不同反相器的輸出。該時間段可以對應(yīng)于時鐘信號的一循環(huán)。如果在該時間段上在這些位置中的特定一個位置處沒有檢測到轉(zhuǎn)變，則該位置的計數(shù)可等于0。

在步驟930，將不同位置的轉(zhuǎn)變的數(shù)目相加以生成與該電壓大致成比例的輸出值。例如，該輸出值可以與電壓通過因子(例如，2NK_vddT或NK_vddT)大致線性相關(guān)。

本領(lǐng)域技術(shù)人員將領(lǐng)會，結(jié)合本文公開所描述的各種解說性邏輯框、模塊、電路、和算法步驟可被實現(xiàn)為電子硬件、計算機軟件、或兩者的組合。為清楚地解說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加于整體系統(tǒng)的設(shè)計約束。技術(shù)人員可針對每種特定應(yīng)用以不同方式來實現(xiàn)所描述的功能性，但此類實現(xiàn)決策不應(yīng)被解讀為致使脫離本公開的范圍。

結(jié)合本文的公開所描述的各種解說性邏輯框、模塊、以及電路可用設(shè)計成執(zhí)行本文中描述的功能的通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其任何組合來實現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，處理器可以是任何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機。處理器還可被實現(xiàn)為計算設(shè)備的組合，例如DSP與微處理器的組合、多個微處理器、與DSP核心協(xié)同的一個或多個微處理器、或任何其它此類配置。

結(jié)合本文的公開所描述的方法或算法的步驟可直接在硬件中、在由處理器執(zhí)行的軟件模塊中、或在這兩者的組合中實施。軟件模塊可駐留在RAM存儲器、閃存、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移動盤、CD-ROM、或本領(lǐng)域內(nèi)已知的任何其它形式的存儲介質(zhì)中。示例性存儲介質(zhì)被耦合至處理器，以使得處理器能從/向該存儲介質(zhì)讀取/寫入信息。在替換方案中，存儲介質(zhì)可以被整合到處理器。處理器和存儲介質(zhì)可駐留在ASIC中。ASIC可駐留在用戶終端中。替換地，處理器和存儲介質(zhì)可作為分立組件駐留在用戶終端中。

在一個或多個示例性設(shè)計中，所描述的功能可以在硬件、軟件、固件、或其任何組合中實現(xiàn)。如果在軟件中實現(xiàn)，則各功能可以作為一條或多條指令或代碼存儲在計算機可讀介質(zhì)上或藉其進行傳送。計算機可讀介質(zhì)包括計算機存儲介質(zhì)和通信介質(zhì)兩者，包括促成計算機程序從一地向另一地轉(zhuǎn)移的任何介質(zhì)。存儲介質(zhì)可以是可被通用或?qū)Ｓ糜嬎銠C訪問的任何可用介質(zhì)。作為示例而非限定，這樣的計算機可讀介質(zhì)可以包括RAM、ROM、EEPROM、CD-ROM或其他光盤存儲、磁盤存儲或其他磁存儲設(shè)備、或能被用來攜帶或存儲指令或數(shù)據(jù)結(jié)構(gòu)形式的期望程序代碼手段且能被通用或?qū)Ｓ糜嬎銠C、或者通用或?qū)Ｓ锰幚砥髟L問的任何其他介質(zhì)。另外，任何連接可在涉及所傳送信號的非瞬態(tài)存儲的程度上被正當?shù)胤Q為計算機可讀介質(zhì)。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(DSL)、或諸如紅外、無線電、以及微波等無線技術(shù)從web站點、服務(wù)器或其它遠程源傳送而來的，則在信號留存在存儲介質(zhì)或設(shè)備存儲器上的傳輸鏈中達任何非瞬態(tài)時間長度的程度上，該同軸電纜、光纖電纜、雙絞線、DSL、或諸如紅外、無線電以及微波等無線技術(shù)就被包括在介質(zhì)的定義里。如在此所用的碟或盤包括壓縮盤(CD)、激光盤、光盤、數(shù)字多功能盤(DVD)、軟盤和藍光盤，其中碟(disk)通常以磁的方式再現(xiàn)數(shù)據(jù)，而盤(disc)通常用激光以光的方式再現(xiàn)數(shù)據(jù)。上述的組合應(yīng)當也被包括在計算機可讀介質(zhì)的范圍內(nèi)。

提供對本公開的先前描述是為使得本領(lǐng)域任何技術(shù)人員皆能夠制作或使用本公開。對本公開的各種修改對本領(lǐng)域技術(shù)人員而言將容易是顯而易見的，并且本文中所定義的普適原理可被應(yīng)用到其他變型而不會脫離本公開的精神或范圍。由此，本公開并非旨在被限定于本文中所描述的示例，而是應(yīng)被授予與本文中所公開的原理和新穎特征相一致的最廣范圍。