專利名稱：一種芯片及測(cè)試該芯片的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS集成電路設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種具有轉(zhuǎn)接功能的芯片及測(cè)試該芯片的方法。
背景技術(shù)：
USB接口是目前比較常用的接口技術(shù)，在日常生活中應(yīng)用非常廣泛，例如U盤、鼠標(biāo)鍵盤與PC的連接、USB移動(dòng)硬盤等。USB接口主要有USB1.1、USB2.0以及USB3.0等幾種，其中，USB1.1接口主要支持低速(low 8卩66(1，1.51&/8)和全速(扣11 speed, 12Mb/s)USB信號(hào)的傳輸，USB2.0接口支持高速480Mb/sUSB信號(hào)的傳輸，USB3.0支持超速5Gb/sUSB信號(hào)的傳輸。隨著USB技術(shù)的不斷發(fā)展，需要對(duì)USB信號(hào)進(jìn)行長距離傳輸。但是，采用USB線傳輸U(kuò)SB信號(hào)時(shí)僅能傳輸5m范圍,無法實(shí)現(xiàn)長距離傳輸?shù)哪康?。一種可行的解決方法是在發(fā)送端將USB信號(hào)轉(zhuǎn)換成其他類型的信號(hào)進(jìn)行傳輸，相應(yīng)地在接收端將這些其他類型的信號(hào)再轉(zhuǎn)換成USB信號(hào)以滿足長距離傳輸?shù)哪康?。但是，采用這種方法需要在發(fā)送端和接收端采用具有轉(zhuǎn)接功能的芯片，該芯片能夠?qū)崿F(xiàn)USB信號(hào)和其他類型的信號(hào)之間的轉(zhuǎn)換。因此，為實(shí)現(xiàn)USB信號(hào)的長距離傳輸，目前亟需一種具有轉(zhuǎn)接功能的芯片。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種能夠?qū)崿F(xiàn)轉(zhuǎn)接功能的芯片以及測(cè)試該芯片的方法。為實(shí)現(xiàn)上述目的，本發(fā)明的一個(gè)實(shí)施例提供一種芯片，所述芯片包括:第一接收裝置，用于通過所述芯片上的第一引腳和第二引腳從所述芯片外部接收
第一信號(hào)，并轉(zhuǎn)發(fā)該第一信號(hào)；第二發(fā)送裝置，用于接收所述第一接收裝置發(fā)送的第一信號(hào)，將該第一信號(hào)轉(zhuǎn)換成第二信號(hào)，并通過所述芯片上的第三引腳和第四引腳將該第二信號(hào)發(fā)送至所述芯片外部;第二接收裝置，用于通過所述芯片上的所述第三引腳和第四引腳從所述芯片外部
接收第三信號(hào)，并將該第三信號(hào)轉(zhuǎn)發(fā)；第一發(fā)送裝置，用于接收所述第二接收裝置發(fā)送的第三信號(hào)、將第三信號(hào)轉(zhuǎn)換成第四信號(hào)，并通過所述芯片上的所述第一引腳和第二引腳將該第四信號(hào)發(fā)送至所述芯片外部。優(yōu)選地，所述芯片還包括第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置、第一先進(jìn)先出緩沖裝置、第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置、第二先進(jìn)先出緩沖裝置；其中，所述第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置用于接收所述第一接收裝置發(fā)送的所述第一信號(hào)、采樣所述第一信號(hào)并對(duì)該第一信號(hào)進(jìn)行格式轉(zhuǎn)換成第五信號(hào)，同時(shí)從所述第一信號(hào)中恢復(fù)出其攜帶的第一時(shí)鐘，并將所述第五信號(hào)和所述第一時(shí)鐘一同發(fā)送至所述第一先進(jìn)先出緩沖裝置，其中所述第五信號(hào)處于第一時(shí)鐘域；所述第一先進(jìn)先出緩沖裝置用于根據(jù)所述第一時(shí)鐘將接收到的處于所述第一時(shí)鐘域的所述第五信號(hào)同步到所述芯片的本地時(shí)鐘域從而獲得第六信號(hào)、并將處于所述本地時(shí)鐘域的所述第六信號(hào)轉(zhuǎn)發(fā)至所述第二發(fā)送裝置；所述第二發(fā)送裝置用于接收所述第一先進(jìn)先出緩沖裝置發(fā)送的處于所述本地時(shí)鐘域的所述第六信號(hào)、對(duì)處于所述本地時(shí)鐘域的所述第六信號(hào)進(jìn)行格式轉(zhuǎn)換成所述第二信號(hào)，并通過所述芯片上的所述第三引腳和第四引腳將所述第二信號(hào)發(fā)送至所述芯片外部；所述第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置用于接收所述第二接收裝置發(fā)送的所述第三信號(hào)、采樣所述第三信號(hào)并對(duì)所述第三信號(hào)進(jìn)行格式轉(zhuǎn)換成第七信號(hào)，同時(shí)從所述第三信號(hào)中恢復(fù)出其攜帶的第二時(shí)鐘，并將所述第七信號(hào)和所述第二時(shí)鐘一同發(fā)送至所述第二先進(jìn)先出緩沖裝置，其中所述第七信號(hào)處于第二時(shí)鐘域；所述第二先進(jìn)先出緩沖裝置用于根據(jù)所述第二時(shí)鐘將接收到的處于所述第二時(shí)鐘域的所述第七信號(hào)同步到所述芯片的本地時(shí)鐘域從而獲得第八信號(hào)、并將處于所述本地時(shí)鐘域的所述第八信號(hào)轉(zhuǎn)發(fā)至所述第一發(fā)送裝置；所述第一發(fā)送裝置用于接收所述第二先進(jìn)先出緩沖裝置發(fā)送的處于所述本地時(shí)鐘域的所述第八信號(hào)、對(duì)處于所述本地時(shí)鐘域的所述第八信號(hào)進(jìn)行格式轉(zhuǎn)換成所述第四信號(hào)，并通過所述芯片上的所述第一引腳和所述第二引腳將所述第四信號(hào)發(fā)送至所述芯片外部。優(yōu)選地，所述芯片還包括:第一裝置斷開檢測(cè)器件，用于檢測(cè)與所述芯片的第一引腳和第二引腳連接的器件是否斷開；第一裝置斷開檢測(cè)控制器件，用于控制所述第一裝置斷開檢測(cè)器件；第二裝置斷開檢測(cè)器件，用于檢測(cè)與所述芯片的第三引腳和第四引腳連接的器件是否斷開；第二裝置斷開檢測(cè)控制器件，用于控制所述第二裝置斷開檢測(cè)器件。另外，本發(fā)明實(shí)施例還提供一種測(cè)試上述芯片的方法，所述芯片還包括測(cè)試裝置，所述方法包括:所述第一發(fā)送裝置接收所述測(cè)試裝置發(fā)送的第一測(cè)試信號(hào)，將所述第一測(cè)試信號(hào)轉(zhuǎn)換成第二測(cè)試信號(hào)，并通過所述芯片上的第一引腳和第二引腳將所述第二測(cè)試信號(hào)發(fā)送到所述芯片外部；所述第一接收裝置通過所述芯片上的所述第一引腳和第二引腳接收所述第二測(cè)試信號(hào)，并將所述第二測(cè)試信號(hào)轉(zhuǎn)發(fā)至所述第二發(fā)送裝置；所述第二發(fā)送裝置接收所述第二測(cè)試信號(hào)，將所述第二測(cè)試信號(hào)轉(zhuǎn)換成第三測(cè)試信號(hào)，并通過所述芯片上的第三引腳和第四引腳將所述第三測(cè)試信號(hào)發(fā)送到所述芯片外部;所述第二接收裝置通過所述芯片上的所述第三引腳和第四引腳接收所述第三測(cè)試信號(hào)，并將所述第三測(cè)試信號(hào)返回至所述測(cè)試裝置；所述測(cè)試裝置比較所述第三測(cè)試信號(hào)與所述第一測(cè)試信號(hào)是否一致，如果是，則所述芯片功能和性能正確。
優(yōu)選地，所述芯片還包括第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置、第一先進(jìn)先出緩沖裝置、第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置、第二先進(jìn)先出緩沖裝置；所述第一接收裝置將所述第二測(cè)試信號(hào)轉(zhuǎn)發(fā)至所述第二發(fā)送裝置，具體為:所述第一接收裝置將所述第二測(cè)試信號(hào)發(fā)送至所述第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置；所述第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置采樣所述第二測(cè)試信號(hào)并對(duì)所述第二測(cè)試信號(hào)進(jìn)行格式轉(zhuǎn)換成第四測(cè)試信號(hào)，同時(shí)從所述第二測(cè)試信號(hào)中恢復(fù)出其攜帶的第一時(shí)鐘，并將所述第四測(cè)試信號(hào)和所述第一時(shí)鐘一同發(fā)送至所述第一先進(jìn)先出緩沖裝置，其中所述第四測(cè)試信號(hào)處于第一時(shí)鐘域；所述第一先進(jìn)先出緩沖裝置根據(jù)所述第一時(shí)鐘將接收到的處于所述第一時(shí)鐘域的所述第四測(cè)試信號(hào)同步到所述芯片的本地時(shí)鐘域從而獲得第五測(cè)試信號(hào)、并將處于所述本地時(shí)鐘域的所述第五測(cè)試信號(hào)轉(zhuǎn)發(fā)至所述第二發(fā)送裝置；所述第二發(fā)送裝置接收所述第二測(cè)試信號(hào)，將所述第二測(cè)試信號(hào)轉(zhuǎn)換成第三測(cè)試信號(hào)，并通過所述芯片上的所述第三引腳和第四引腳將所述第三測(cè)試信號(hào)發(fā)送到所述芯片外部，具體為:所述第二發(fā)送裝置接收處于所述本地時(shí)鐘域的所述第五測(cè)試信號(hào)，將處于所述本地時(shí)鐘域的所述第五測(cè)試信號(hào)轉(zhuǎn)換成所述第三測(cè)試信號(hào)，并通過所述芯片上的所述第三引腳和第四引腳將所述第三測(cè)試信號(hào)發(fā)送到所述芯片外部；所述第二接收裝置將所述第三測(cè)試信號(hào)返回至所述測(cè)試裝置，具體為:所述第二接收裝置將所述第三測(cè)試信號(hào)發(fā)送至所述第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置；所述第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置采樣所述第三測(cè)試信號(hào)并對(duì)該第三測(cè)試信號(hào)進(jìn)行格式轉(zhuǎn)換成第六測(cè)試信號(hào)，同時(shí)恢復(fù)出所述第三測(cè)試信號(hào)攜帶的第二時(shí)鐘，并將所述第六測(cè)試信號(hào)和所述第二時(shí)鐘發(fā)送至所述第二先進(jìn)先出緩沖裝置，此時(shí)所述第五測(cè)試信號(hào)處于第_■時(shí)鐘域；所述第二先進(jìn)先出緩沖裝置根據(jù)所述第二時(shí)鐘將接收到的處于所述第二時(shí)鐘域的所述第六測(cè)試信號(hào)同步到所述芯片的本地時(shí)鐘域從而獲得第七測(cè)試信號(hào)、并將處于所述本地時(shí)鐘域的所述第七測(cè)試信號(hào)返回至所述測(cè)試裝置；所述測(cè)試裝置比較所述第三測(cè)試信號(hào)與所述第一測(cè)試信號(hào)是否一致，具體為:所述測(cè)試裝置比較處于所述本地時(shí)鐘域的所述第七測(cè)試信號(hào)與所述第一測(cè)試信
號(hào)是否一致。優(yōu)選地，所述第一發(fā)送裝置通過所述芯片上的所述第一引腳和第二引腳將所述第二測(cè)試信號(hào)發(fā)送到所述芯片外部后、所述第一接收裝置通過所述芯片上的所述第一引腳和第二引腳接收所述第二測(cè)試信號(hào)前，所述方法還包括:采用所述芯片外部的第一阻抗匹配電路對(duì)所述第二測(cè)試信號(hào)進(jìn)行阻抗匹配處理；所述第二發(fā)送裝置通過所述芯片上的所述第三引腳和第四引腳將所述第三測(cè)試信號(hào)發(fā)送到所述芯片外部后、所述第二接收裝置通過所述芯片上的所述第三弓I腳和第四弓I腳接收所述第三測(cè)試信號(hào)前，所述方法還包括:采用所述芯片外部的第二阻 抗匹配電路對(duì)所述第三測(cè)試信號(hào)進(jìn)行阻抗匹配處理。優(yōu)選地，所述第一發(fā)送裝置通過所述芯片上的所述第一引腳和第二引腳將所述第二測(cè)試信號(hào)發(fā)送到所述芯片外部后，所述方法還包括:在所述芯片外部對(duì)所述第二測(cè)試信號(hào)進(jìn)行debug測(cè)試，獲得第一測(cè)試結(jié)果；所述第二發(fā)送裝置通過所述芯片上的所述第三引腳和第四引腳將所述第三測(cè)試信號(hào)發(fā)送到所述芯片外部后，所述方法還包括:在所述芯片外部對(duì)所述第三測(cè)試信號(hào)進(jìn)行debug測(cè)試，獲得第二測(cè)試結(jié)果；比較所述第一測(cè)試結(jié)果和所述第二測(cè)試結(jié)果是否相同，如果是，則所述測(cè)試裝置功能和性能正確。優(yōu)選地，所述芯片還包括第三先進(jìn)先出緩沖裝置，所述第一發(fā)送裝置接收所述測(cè)試裝置發(fā)送的第一測(cè)試信號(hào)前，所述方法還包括:所述測(cè)試裝置將所述第一測(cè)試信號(hào)發(fā)送至所述第三先進(jìn)先出緩沖裝置；所述第三先進(jìn)先出緩沖裝置將所述第一測(cè)試信號(hào)返回至所述測(cè)試裝置；所述測(cè)試裝置比較其發(fā)送的所述第一測(cè)試信號(hào)與其接收到的所述第一測(cè)試信號(hào)是否相同，如果是，則所述第三先進(jìn)先出緩沖裝置功能和性能正確。優(yōu)選地，所述芯片還包括第三裝置斷開檢測(cè)控制器件，所述第三先進(jìn)先出緩沖裝置將所述第一測(cè)試信號(hào)返回至所述測(cè)試裝置前，所述方法還包括:所述第三先進(jìn)先出緩沖裝置將所述第一測(cè)試信號(hào)發(fā)送至所述第三裝置斷開檢測(cè)控制器件；所述第三裝置斷開檢測(cè)控制器件判斷是否接收到所述第一測(cè)試信號(hào)，如果是，則輸出高電平信號(hào)，且所述第三裝置斷開檢測(cè)控制器件功能和性能正確。優(yōu)選地，所述芯片還包括第三裝置斷開檢測(cè)器件，所述第三裝置斷開檢測(cè)控制器件將所述第一測(cè)試信號(hào)返回至所述測(cè)試裝置前，所述方法還包括:所述第三裝置斷開檢測(cè)控制器件將所述高電平信號(hào)發(fā)送至所述第三裝置斷開檢測(cè)器件，控制打開所述第三裝置斷開檢測(cè)器件；所述第三裝置斷開檢測(cè)器件判斷所述芯片上的第一引腳和第二引腳是否滿足測(cè)試要求，如果是，則所述第三裝置斷開檢測(cè)器件功能和性能正確。優(yōu)選地，所述芯片還包括第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置，所述測(cè)試裝置將所述第一測(cè)試信號(hào)發(fā)送至所述第三先進(jìn)先出緩沖裝置前，所述方法還包括:所述第一發(fā)送裝置接收所述測(cè)試裝置發(fā)送的所述第一測(cè)試信號(hào)，將所述第一測(cè)試信號(hào)轉(zhuǎn)換成所述第二測(cè)試信號(hào)，并將所述第二測(cè)試信號(hào)轉(zhuǎn)發(fā)至所述第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置；所述第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置采樣所述第二測(cè)試信號(hào)并對(duì)該第二測(cè)試信號(hào)進(jìn)行格式轉(zhuǎn)換成第八測(cè)試信號(hào)，同時(shí)恢復(fù)出所述第二測(cè)試信號(hào)攜帶的所述第一時(shí)鐘，并將所述第八測(cè)試信號(hào)和所述第一時(shí)鐘一同發(fā)送至所述第三先進(jìn)先出緩沖裝置，此時(shí)所述第八測(cè)試信號(hào)處于第一時(shí)鐘域；所述第三先進(jìn)先出緩沖裝置根據(jù)所述第一時(shí)鐘將接收到的處于所述第一時(shí)鐘域的第八測(cè)試信號(hào)同步到所述芯片的本地時(shí)鐘域從而獲得第九測(cè)試信號(hào)、并將處于所述本地時(shí)鐘域的所述第九測(cè)試信號(hào)返回至所述測(cè)試裝置；所述測(cè)試裝置比較其發(fā)送的所述第一測(cè)試信號(hào)與其接收到的處于所述本地時(shí)鐘域的所述第九測(cè)試信號(hào)是否相同，如果是，則所述第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置功能和性能正確。
優(yōu)選地，所述第一發(fā)送裝置將所述第二測(cè)試信號(hào)轉(zhuǎn)發(fā)至所述第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置，包括:所述第一發(fā)送裝置將所述第二測(cè)試信號(hào)發(fā)送至所述第一接收裝置；所述第一接收裝置將所述第二測(cè)試信號(hào)發(fā)送至所述第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置；所述測(cè)試裝置比較其發(fā)送的所述第一測(cè)試信號(hào)與其接收到的處于所述本地時(shí)鐘域的所述第九測(cè)試信號(hào)是否相同，如果是，則所述第一接收裝置功能和性能正確。本發(fā)明實(shí)施例提供的芯片，第一接收裝置接收來自與芯片上的引腳相連接的外部的信號(hào)，并且把該信號(hào)發(fā)送至第二發(fā)送裝置，第二發(fā)送裝置通過芯片上的引腳將該信號(hào)發(fā)送至芯片外部；第二接收裝置接收來自與芯片上的引腳相連接的外部的信號(hào)，并且把該信號(hào)發(fā)送至第一發(fā)送裝置，第一發(fā)送裝置通過芯片上的引腳將該信號(hào)發(fā)送至芯片外部，進(jìn)而實(shí)現(xiàn)轉(zhuǎn)接功能。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1是本發(fā)明實(shí)施例提供的能夠?qū)崿F(xiàn)轉(zhuǎn)接功能的芯片的結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例二的芯片的結(jié)構(gòu)示意圖；圖3是本發(fā)明實(shí)施例三的芯片的結(jié)構(gòu)示意圖；圖4是本發(fā)明實(shí)施例的測(cè)試芯片的方法的流程圖；圖5是本發(fā)明實(shí)施例四的測(cè)試芯片的方法的流程圖；圖6a是示例一中測(cè)試芯片的方法的流程圖，圖6b是示例一中測(cè)試芯片過程中測(cè)試信號(hào)的流向不意圖；圖7a是示例二中測(cè)試芯片的方法的流程圖，圖7b是示例二中測(cè)試芯片過程中測(cè)試信號(hào)的流向不意圖；圖8a是示例三中測(cè)試芯片的方法的流程圖，圖Sb是示例三中測(cè)試芯片過程中測(cè)試信號(hào)的流向不意圖；圖9a是示例四中測(cè)試芯片的方法的流程圖，圖9b是示例四中測(cè)試芯片過程中測(cè)試信號(hào)的流向不意圖；圖1Oa是示例五中測(cè)試芯片的方法的流程圖，圖1Ob是示例五中測(cè)試芯片過程中測(cè)試信號(hào)的流向示意圖；圖1la是示例六中測(cè)試芯片的方法的流程圖，圖1lb是示例六中測(cè)試芯片過程中測(cè)試信號(hào)的流向示意圖。
具體實(shí)施例方式為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。為提供一種能夠?qū)崿F(xiàn)轉(zhuǎn)接功能的芯片，本發(fā)明實(shí)施例提供以下技術(shù)方案。本發(fā)明實(shí)施例提供一種芯片，圖1示出了該芯片的結(jié)構(gòu)示意圖，該芯片100包括:第一接收裝置101，用于通過芯片100上的第一引腳105和第二引腳106從芯片外
部接收第一信號(hào)，并轉(zhuǎn)發(fā)該第一信號(hào)；第二發(fā)送裝置102，用于接收第一接收裝置101發(fā)送的第一信號(hào)，將該第一信號(hào)轉(zhuǎn)換成第二信號(hào)，并通過芯片上的第三引腳107和第四引腳108將該第二信號(hào)發(fā)送至芯片外部;第二接收裝置103，用于通過芯片上的第三引腳107和第四引腳108從芯片外部接
收第三信號(hào)，并將該第三信號(hào)轉(zhuǎn)發(fā)；第一發(fā)送裝置104，用于接收第二接收裝置103發(fā)送的第三信號(hào)、將第三信號(hào)轉(zhuǎn)換成第四信號(hào)，并通過芯片上的第一引腳105和第二引腳106將該第四信號(hào)發(fā)送至芯片外部;本發(fā)明實(shí)施例提供的芯片，第一接收裝置接收來自與芯片上的引腳相連接的外部的信號(hào)，并且把該信號(hào)發(fā)送至第二發(fā)送裝置，第二發(fā)送裝置通過芯片上的引腳將該信號(hào)發(fā)送至芯片外部；第二接收裝置接收來自與芯片上的引腳相連接的外部的信號(hào)，并且把該信號(hào)發(fā)送至第一發(fā)送裝置，第一發(fā)送裝置通過芯片上的引腳將該信號(hào)發(fā)送至芯片外部，進(jìn)而實(shí)現(xiàn)轉(zhuǎn)接功能。圖1所示的芯片可以有多種不同的具體結(jié)構(gòu)，以下以一些具體實(shí)施例對(duì)圖1所示芯片的具體結(jié)構(gòu)進(jìn)行詳細(xì)的說明，需要說明的是，下面這些實(shí)施例僅是示例性的，僅用于解釋本發(fā)明的技術(shù)方案，而不用于限制本發(fā)明的技術(shù)方案，本領(lǐng)域普通技術(shù)人員可以在本發(fā)明提供的技術(shù)方案的基礎(chǔ)上對(duì)本發(fā)明提供的技術(shù)方案進(jìn)行改進(jìn)和變形，這些都在本發(fā)明的保護(hù)范圍之內(nèi)。實(shí)施例一本發(fā)明實(shí)施例一提供一種能夠?qū)崿F(xiàn)轉(zhuǎn)接功能的芯片的具體結(jié)構(gòu)，其結(jié)構(gòu)示意圖如圖1所示:在本實(shí)施例中，第一接收裝置101可以是USB全速或者低速接收裝置，能夠通過芯片上的第一引腳105和第二引腳106從芯片外部接收全速或者低速USB信號(hào)，即符合USB1.1協(xié)議的全速(12Mb/s)或者低速(1.5Mb/s)USB信號(hào)；第二發(fā)送裝置102可以是網(wǎng)線接口端全速或者低速發(fā)送裝置，能夠接收USB全速或者低速接收裝置發(fā)送的全速或者低速USB信號(hào)，對(duì)該USB信號(hào)進(jìn)行格式轉(zhuǎn)換(例如可以轉(zhuǎn)換成全速或者低速網(wǎng)線信號(hào))，并將經(jīng)過格式轉(zhuǎn)換之后的信號(hào)通過芯片上的第三引腳107和第四引腳108發(fā)送到芯片外部；第二接收裝置103可以是網(wǎng)線接口端全速或者低速接收裝置，能夠通過芯片上的第三引腳107和第四引腳108從芯片外部接收全速或者低速網(wǎng)線信號(hào)，即符合網(wǎng)線協(xié)議的全速和低速信號(hào)；需要說明的是，本發(fā)明實(shí)施例中，第三引腳107和第四引腳108不僅可以從芯片外部接收符合網(wǎng)線協(xié)議的網(wǎng)線信號(hào)，還可以從芯片外部接收不符合網(wǎng)線協(xié)議的信號(hào)(該信號(hào)不符合網(wǎng)線協(xié)議，不是網(wǎng)線信號(hào))，當(dāng)然也可以是其他類型的信號(hào)，本發(fā)明對(duì)此不作限定。
第一發(fā)送裝置104可以是USB全速或者低速發(fā)送裝置，能夠接收網(wǎng)線接口端全速或者低速接收裝置發(fā)送的全速或者低速的網(wǎng)線信號(hào)，對(duì)該網(wǎng)線信號(hào)進(jìn)行格式轉(zhuǎn)換(例如可以轉(zhuǎn)換成全速或者低速的USB信號(hào))，并將經(jīng)過格式轉(zhuǎn)換之后的信號(hào)通過芯片上的第一引腳105和第二引腳106發(fā)送到芯片外部；本發(fā)明實(shí)施例一中，在芯片內(nèi)部可以實(shí)現(xiàn)USB信號(hào)與網(wǎng)線信號(hào)或者其他類型信號(hào)之間的轉(zhuǎn)換，使得該芯片還具備信號(hào)轉(zhuǎn)換功能。除本發(fā)明實(shí)施例一介紹的結(jié)構(gòu)外，圖1所示的芯片還可以具有其他結(jié)構(gòu)，實(shí)施例二詳細(xì)介紹其另外一種具體結(jié)構(gòu)。實(shí)施例二圖2示出了本發(fā)明實(shí)施例二提供的能夠?qū)崿F(xiàn)轉(zhuǎn)接功能的芯片的結(jié)構(gòu)示意圖，該芯片包括:第一接收裝置201，用于接收第一信號(hào)，并將該第一信號(hào)發(fā)送至第一高速時(shí)鐘數(shù)據(jù)恢復(fù)裝置202 ；具體地，可以通過芯片上的第一引腳209和第二引腳210從芯片外部接收該第一信號(hào)；該第一接收裝置201可以是不同類型的接收裝置，例如可以是用于接收USB信號(hào)的接收裝置、也可以是用于接收網(wǎng)線信號(hào)或者其他類型信號(hào)的接收裝置，相應(yīng)地該第一信號(hào)可以是符合USB2.0協(xié)議的信號(hào)、也可以是符合網(wǎng)線協(xié)議的信號(hào)等，且該第一信號(hào)可以是高速信號(hào)、即其頻率不小于480/7Mbit/s、例如可以是480Mbit/s。第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置202，用于采樣接收到的第一信號(hào)并對(duì)該第一信號(hào)進(jìn)行格式轉(zhuǎn)換成第五信號(hào)，同時(shí)從該第一信號(hào)中恢復(fù)出其攜帶的第一時(shí)鐘，并將該第五信號(hào)和該第一時(shí)鐘一同發(fā)送至第一先進(jìn)先出緩沖裝置203，其中該第五信號(hào)處于第一時(shí)鐘域；在一個(gè)具體實(shí)例中，該第一信號(hào)可以是符合USB2.0協(xié)議的信號(hào)，此時(shí)第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置202可以將該符合USB2.0協(xié)議的信號(hào)轉(zhuǎn)換成符合網(wǎng)線協(xié)議的第五信號(hào)，同時(shí)從該符合USB2.0協(xié)議的信號(hào)中恢復(fù)出其攜帶的第一時(shí)鐘，并將該符合網(wǎng)線協(xié)議的第五信號(hào)和該第一時(shí)鐘一同發(fā)送至第一先進(jìn)先出緩沖裝置203;在另一個(gè)具體實(shí)例中，該第一信號(hào)可以是符合網(wǎng)線協(xié)議的信號(hào)，此時(shí)第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置202可以將該符合網(wǎng)線協(xié)議的第一信號(hào)轉(zhuǎn)換成符合USB2.0協(xié)議的信號(hào)的第五信號(hào)，同時(shí)從該符合網(wǎng)線協(xié)議的信號(hào)中恢復(fù)出其攜帶的第一時(shí)鐘，并將該符合USB2.0協(xié)議的信號(hào)和該第一時(shí)鐘一同發(fā)送至第一高速先進(jìn)先出緩沖裝置203。另外，第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置202還可以實(shí)現(xiàn)高速信號(hào)和低速信號(hào)之間的轉(zhuǎn)換，相關(guān)內(nèi)容將在下文中詳細(xì)介紹，在此不作多述。第一先進(jìn)先出緩沖裝置203，用于根據(jù)接收到的第一時(shí)鐘將接收到的處于第一時(shí)鐘域的第五信號(hào)同步到芯片的本地時(shí)鐘域從而獲得第六信號(hào)，并將同步之后的處于本地時(shí)鐘域的該第六信號(hào)轉(zhuǎn)發(fā)至第二發(fā)送裝置204，即經(jīng)過同步操作后獲得的第六信號(hào)處于本地時(shí)鐘域；需要說明的是，本發(fā)明實(shí)施例中將處于第一時(shí)鐘域或者第二時(shí)鐘域的信號(hào)同步到芯片的本地時(shí)鐘域后，信號(hào)所攜帶的數(shù)據(jù)可以不發(fā)生變化，在本發(fā)明實(shí)施例中同步前后的信號(hào)采用不同的名稱(如第五信號(hào)和第六信號(hào))僅為便于區(qū)分，并不表示信號(hào)不同。以下類似的概念表示類似的意義。第二發(fā)送裝置204，用于接收第一先進(jìn)先出緩沖裝置203發(fā)送的處于本地時(shí)鐘域的第六信號(hào)、對(duì)處于本地時(shí)鐘域的該第六信號(hào)進(jìn)行格式轉(zhuǎn)換成第二信號(hào)，并將該第二信號(hào)發(fā)送至芯片外部；具體地，可以通過芯片上的第三引腳211和第四引腳212將該第二信號(hào)發(fā)送至芯片外部；當(dāng)該第六信號(hào)是符合網(wǎng)線協(xié)議的信號(hào)時(shí)，第二發(fā)送裝置204可以將該符合網(wǎng)線協(xié)議的信號(hào)轉(zhuǎn)換成符合USB2.0協(xié)議的信號(hào)；當(dāng)該第六信號(hào)是符合USB2.0協(xié)議的信號(hào)時(shí)，第二發(fā)送裝置204可以將該符合USB2.0協(xié)議的信號(hào)轉(zhuǎn)換成符合網(wǎng)線協(xié)議的信號(hào)。另外，第二發(fā)送裝置204還可以實(shí)現(xiàn)高速信號(hào)和低速信號(hào)之間的轉(zhuǎn)換，相關(guān)內(nèi)容將在下文中詳細(xì)介紹，在此不作多述。同時(shí)，本發(fā)明實(shí)施例二中的芯片還可以包括以下結(jié)構(gòu):第二接收裝置205，用于接收第三信號(hào)，并將該第三信號(hào)發(fā)送至第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置206 ；具體地，可以通過芯片上的第三引腳211和第四引腳212從芯片外部接收該第三信號(hào)；該第二接收裝置205可以是不同類型的接收裝置，例如可以是用于接收網(wǎng)線信號(hào)或者其他類型信號(hào)的接收裝置、也可以是用于接收USB信號(hào)的接收裝置，相應(yīng)地該第三信號(hào)可以是符合網(wǎng)線協(xié)議的信號(hào)、也可以是符合USB2.0協(xié)議的信號(hào)等，且該第三信號(hào)可以是高速信號(hào)，其頻率不小于480/7Mbit/s、例如可以是480Mbit/s ；第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置206，用于采樣收到的第三信號(hào)并對(duì)該第三信號(hào)進(jìn)行格式轉(zhuǎn)換成第七信號(hào)，同時(shí)從該第三信號(hào)中恢復(fù)出其攜帶的第二時(shí)鐘，并將該第七信號(hào)和該第二時(shí)鐘一同發(fā)送至第二先進(jìn)先出緩沖裝置207，其中第七信號(hào)處于第二時(shí)鐘域；在一個(gè)具體實(shí)例中，該第三信號(hào)可以是符合網(wǎng)線協(xié)議的信號(hào)，此時(shí)第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置206可以將該符合網(wǎng)線協(xié)議的高速信號(hào)轉(zhuǎn)換成符合USB2.0協(xié)議的第六信號(hào)，同時(shí)從該符合網(wǎng)線協(xié)議的信號(hào)中恢復(fù)出其攜帶的第二時(shí)鐘，并將該符合USB2.0協(xié)議的信號(hào)和該第二時(shí)鐘一同發(fā)送至第二先進(jìn)先出緩沖裝置207;在另一個(gè)具體實(shí)例中，該第三信號(hào)可以是符合USB2.0協(xié)議的信號(hào)，此時(shí)第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置206可以將該符合USB2.0協(xié)議的第三信號(hào)轉(zhuǎn)換成符合網(wǎng)線協(xié)議的第六信號(hào)，同時(shí)從該符合USB2.0協(xié)議的第三信號(hào)中恢復(fù)出其攜帶的第二時(shí)鐘，并將該符合網(wǎng)線協(xié)議的第六信號(hào)和該第二時(shí)鐘一同發(fā)送至第二先進(jìn)先出緩沖裝置207。另外，第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置206還可以將實(shí)現(xiàn)高速信號(hào)和低速信號(hào)之間的轉(zhuǎn)換，相關(guān)內(nèi)容將在下文中詳細(xì)介紹，在此不作多述。第二先進(jìn)先出緩沖裝置207，用于根據(jù)第二時(shí)鐘將接收到的處于第二時(shí)鐘域的第六信號(hào)同步到芯片的本地時(shí)鐘域從而獲得第八信號(hào)、并將同步之后的處于本地時(shí)鐘域的第八信號(hào)轉(zhuǎn)發(fā)至第一發(fā)送裝置208，即經(jīng)過同步操作第八信號(hào)處于本地時(shí)鐘域；第一發(fā)送裝置208，用于接收第二先進(jìn)先出緩沖裝置207發(fā)送的處于本地時(shí)鐘域第八信號(hào)、對(duì)處于本地時(shí)鐘域該第八信號(hào)進(jìn)行格式轉(zhuǎn)換成第四信號(hào)，并將該第四信號(hào)發(fā)送至芯片外部；具體地，可以通過芯片上的第一引腳209和第二引腳210將該第四信號(hào)發(fā)送至芯片外部；當(dāng)該第八信號(hào)是符合USB2.0協(xié)議的信號(hào)時(shí)，第一發(fā)送裝置208可以將該符合USB2.0協(xié)議的信號(hào)轉(zhuǎn)換成符合網(wǎng)線協(xié)議的第四信號(hào)；當(dāng)該第八信號(hào)是符合網(wǎng)線協(xié)議的信號(hào)時(shí)，第一發(fā)送裝置208可以將該符合網(wǎng)線協(xié)議的信號(hào)轉(zhuǎn)換成符合USB2.0協(xié)議的第四信號(hào)。另外，第二發(fā)送裝置208還可以實(shí)現(xiàn)高速信號(hào)和低速信號(hào)之間的轉(zhuǎn)換，相關(guān)內(nèi)容將在下文中詳細(xì)介紹，在此不作多述。另外，本發(fā)明實(shí)施例中的芯片還可以包括:第一裝置斷開檢測(cè)器件215，用于檢測(cè)與芯片的第一引腳209和第二引腳210連接的器件是否斷開；第一裝置斷開檢測(cè)控制器件216，用于控制第一裝置斷開檢測(cè)器件215;第二裝置斷開檢測(cè)器件217，用于檢測(cè)與芯片的第三引腳211和第四引腳212連接的器件是否斷開；第二裝置斷開檢測(cè)控制器件218，用于控制第二裝置斷開檢測(cè)器件217。本發(fā)明實(shí)施例二中，在芯片內(nèi)部可以實(shí)現(xiàn)USB信號(hào)與網(wǎng)線信號(hào)或者其他類型信號(hào)之間的轉(zhuǎn)換，使得該芯片具備轉(zhuǎn)接功能和信號(hào)轉(zhuǎn)換功能。在一個(gè)具體例子中，本發(fā)明實(shí)施例二中的第一接收裝置201可以是USB高速接收器、第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置202可以是USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器、第一先進(jìn)先出緩沖裝置203可以是USB高速先進(jìn)先出緩沖器、第一發(fā)送裝置208可以是USB高速發(fā)送器、第一裝置斷開檢測(cè)器件215可以是USB接收端高速裝置斷開檢測(cè)器、第一裝置斷開檢測(cè)控制器件216可以是USB接收端高速裝置斷開檢測(cè)控制器，第二接收裝置205可以是網(wǎng)線接口端高速接收器、第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置206可以是網(wǎng)線接口端高速時(shí)鐘數(shù)據(jù)恢復(fù)器、第二先進(jìn)先出緩沖裝置207可以是網(wǎng)線接口端高速先進(jìn)先出緩沖器、第二發(fā)送裝置204可以是網(wǎng)線接口端高速發(fā)送器、第二裝置斷開檢測(cè)器件217可以是網(wǎng)線接口端接收端高速裝置斷開檢測(cè)器、第二裝置斷開檢測(cè)控制器件218可以是網(wǎng)線接口端接收端高速裝置斷開檢測(cè)控制器。此時(shí)，該芯片能夠?qū)崿F(xiàn)USB信號(hào)與網(wǎng)線信號(hào)的轉(zhuǎn)接。并且，USB高速接收器、USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器、USB高速發(fā)送器、USB接收端高速裝置斷開檢測(cè)器以及USB接收端高速裝置斷開檢測(cè)控制器構(gòu)成USB—端的模擬電路；而網(wǎng)線接口端高速接收器、網(wǎng)線接口端高速時(shí)鐘數(shù)據(jù)恢復(fù)器、網(wǎng)線接口端高速發(fā)送器、網(wǎng)線接口端高速裝置斷開檢測(cè)器以及網(wǎng)線接口端高速裝置斷開檢測(cè)控制器構(gòu)成網(wǎng)線接口一端的模擬電路。需要說明的是，本發(fā)明實(shí)施例一和本發(fā)明實(shí)施例二的芯片僅是示例性的，圖1所示的芯片還可以具有其他類型的結(jié)構(gòu)，例如可以將上述實(shí)施例一和實(shí)施例二中的結(jié)構(gòu)相結(jié)合得到另一種結(jié)構(gòu)的芯片，如圖3所示。實(shí)施例三圖3示出了本發(fā)明實(shí)施例三的芯片的結(jié)構(gòu)示意圖，其中該芯片包括上述實(shí)施例一和實(shí)施例二中的結(jié)構(gòu)，即圖3中的芯片是在圖2的基礎(chǔ)上增加第三接收裝置219、第四發(fā)送裝置220、第四接收裝置221以及第三發(fā)送裝置222之后得到的結(jié)構(gòu)；其中，第三接收裝置219可以是USB全速或者低速接收裝置，能夠通過芯片上的第一引腳209和第二引腳210從芯片外部接收全速或者低速USB信號(hào)；第四發(fā)送裝置220可以是網(wǎng)線接口端全速或者低速發(fā)送裝置，能夠接收USB全速或者低速接收裝置發(fā)送的全速或者低速USB信號(hào)，對(duì)該USB信號(hào)進(jìn)行格式轉(zhuǎn)換(例如可以轉(zhuǎn)換成符合網(wǎng)線協(xié)議的全速或者低速信號(hào))，并將經(jīng)過格式轉(zhuǎn)換之后的信號(hào)通過芯片上的第三引腳211和第四引腳212發(fā)送到芯片外部；第四接收裝置221可以是網(wǎng)線接口端全速或者低速接收裝置，能夠通過芯片上的第三引腳211和第四引腳212從芯片外部接收符合網(wǎng)線協(xié)議的全速或者低速信號(hào)；第三發(fā)送裝置222可以是USB全速或者低速發(fā)送裝置，能夠接收網(wǎng)線接口端全速或者低速接收裝置發(fā)送的全速或者低速的網(wǎng)線信號(hào)，對(duì)該網(wǎng)線信號(hào)進(jìn)行格式轉(zhuǎn)換(例如可以轉(zhuǎn)換成全速或者低速的USB信號(hào))，并將經(jīng)過格式轉(zhuǎn)換之后的信號(hào)通過芯片上的第一引腳209和第二引腳210發(fā)送到芯片外部。此外，本發(fā)明實(shí)施例中的芯片還可以包括測(cè)試裝置200 (如圖6b所示)，該測(cè)試裝置200可以通過芯片上的第五引腳200-1和第六引腳200-2由外部的控制器件控制，其中根據(jù)不同的要求，該測(cè)試裝置200和控制器可以采用不同型號(hào)的芯片，例如在測(cè)試條件下該測(cè)試裝置200可以是loopback control，該控制器可以采用I2C使能芯片，相關(guān)內(nèi)容將在下文做具體介紹。以上僅介紹了能夠?qū)崿F(xiàn)轉(zhuǎn)接功能的芯片結(jié)構(gòu)的一些具體實(shí)施例，但是這些實(shí)施例僅用于解釋本發(fā)明的技術(shù)方案，而不用于限制本發(fā)明的技術(shù)方案，本領(lǐng)域普通技術(shù)人員可以在本發(fā)明提供的技術(shù)方案的基礎(chǔ)上對(duì)本發(fā)明提供的技術(shù)方案進(jìn)行改進(jìn)和變形，這些都在本發(fā)明的保護(hù)范圍之內(nèi)。為了測(cè)試上述實(shí)施例中具有轉(zhuǎn)接功能芯片的功能和性能是否正確，相應(yīng)地，本發(fā)明實(shí)施例還提供一種測(cè)試芯片的方法，其中芯片還包括測(cè)試裝置200，圖4示出了該測(cè)試芯片的方法的流程圖，一并結(jié)合圖1和圖4，該方法包括以下步驟:步驟S401:第一發(fā)送裝置104接收測(cè)試裝置200 (圖1中未示出)發(fā)送的第一測(cè)試信號(hào)，將該第一測(cè)試信號(hào)轉(zhuǎn)換成第二測(cè)試信號(hào)，并通過芯片上的第一引腳105和第二引腳106將該第二測(cè)試信號(hào)發(fā)送到芯片外部；步驟S402:第一接收裝置101通過芯片上的第一引腳105和第二引腳106接收第
二測(cè)試信號(hào)，并將該第二測(cè)試信號(hào)轉(zhuǎn)發(fā)至第二發(fā)送裝置102 ；步驟S403:第二發(fā)送裝置102接收第二測(cè)試信號(hào)，將該第二測(cè)試信號(hào)轉(zhuǎn)換成第三測(cè)試信號(hào)，并通過芯片上的第三引腳107和第四引腳108將第三測(cè)試信號(hào)發(fā)送到芯片外部;步驟S404:第二接收裝置103通過芯片上的第三引腳107和第四引腳108接收第
三測(cè)試信號(hào)，并將該第三測(cè)試信號(hào)返回至該測(cè)試裝置200 ；步驟S405:測(cè)試裝置200比較第三測(cè)試信號(hào)與第一測(cè)試信號(hào)是否一致，如果是，則證明該芯片功能和性能正確。本發(fā)明實(shí)施例提供的測(cè)試芯片的方法，通過測(cè)試裝置發(fā)出第一測(cè)試信號(hào)，第一發(fā)送裝置將該第一測(cè)試信號(hào)轉(zhuǎn)換成第二測(cè)試信號(hào)并將該第二測(cè)試信號(hào)發(fā)送至芯片外部，第一接收裝置從芯片外部接收該第二測(cè)試信號(hào)并將該第二測(cè)試信號(hào)轉(zhuǎn)發(fā)至第二發(fā)送裝置，第二發(fā)送裝置將該第二測(cè)試信號(hào)轉(zhuǎn)換成第三測(cè)試信號(hào)并將該第三測(cè)試信號(hào)發(fā)送至芯片外部，最后第二接收裝置從芯片外部接收該第三測(cè)試信號(hào)并將該第三測(cè)試信號(hào)返回至測(cè)試裝置；這樣，測(cè)試信號(hào)在芯片外部形成回路，同時(shí)測(cè)試了該測(cè)試信號(hào)經(jīng)過的裝置功能和性能是否正確，可以采用一條測(cè)試路徑測(cè)試芯片內(nèi)的多個(gè)裝置的功能和性能是否正確。需要說明的是，上述第一接收裝置可以是USB全速或者低速接收器、第二發(fā)送裝置可以是網(wǎng)線接口端全速或者低速發(fā)送器、第二接收裝置可以是網(wǎng)線接口端全速或者低速接收器、第一發(fā)送裝置可以是USB全速或者低速發(fā)送器；此時(shí)，第一發(fā)送裝置可以將全速或者低速的網(wǎng)線信號(hào)轉(zhuǎn)換成全速或者低速的USB信號(hào)、第二發(fā)送裝置可以將全速或者低速的USB信號(hào)轉(zhuǎn)換成全速或者低速的網(wǎng)線信號(hào)。當(dāng)然，本發(fā)明實(shí)施例中的第一接收裝置、第二發(fā)送裝置、第二接收裝置以及第一發(fā)送裝置也可以是其他類型的結(jié)構(gòu)，以下一個(gè)具體例子為例進(jìn)行說明。實(shí)施例四本發(fā)明實(shí)施例四提供一種測(cè)試如圖2所示結(jié)構(gòu)的芯片的方法，一并結(jié)合圖2和圖5，該方法包括以下步驟:步驟S501:第一發(fā)送裝置208接收測(cè)試裝置200 (圖2中未示出)發(fā)送的第一測(cè)試信號(hào)，將該第一測(cè)試信號(hào)轉(zhuǎn)換成第二測(cè)試信號(hào)，并通過芯片上的第一引腳209和第二引腳210將該第二測(cè)試信號(hào)發(fā)送到芯片外部；步驟S502:第一接收裝置201通過芯片上的第一引腳209和第二引腳210接收該第二測(cè)試信號(hào)，并將該第二測(cè)試信號(hào)發(fā)送至第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置202 ；步驟S503:第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置202采樣第二測(cè)試信號(hào)并對(duì)該第二測(cè)試信號(hào)進(jìn)行格式轉(zhuǎn)換成第四測(cè)試信號(hào)，同時(shí)從第二測(cè)試信號(hào)中恢復(fù)出其攜帶的第一時(shí)鐘，并將該第四測(cè)試信號(hào)和第一時(shí)鐘一同發(fā)送至第一先進(jìn)先出緩沖裝置203，其中第四測(cè)試信號(hào)處于第一時(shí)鐘域；步驟S504:第一先進(jìn)先出緩沖裝置203根據(jù)接收到的第一時(shí)鐘將接收到的處于第一時(shí)鐘域的第四測(cè)試信號(hào)同步到芯片的本地時(shí)鐘域從而獲得第五測(cè)試信號(hào)、并將同步之后的處于本地時(shí)鐘域的第五測(cè)試信號(hào)轉(zhuǎn)發(fā)至第二發(fā)送裝置204 ；步驟S505:第二發(fā)送裝置204接收處于本地時(shí)鐘域的第五測(cè)試信號(hào)，將該處于本地時(shí)鐘域的第五測(cè)試信號(hào)轉(zhuǎn)換成第三測(cè)試信號(hào)，并通過芯片上的第三引腳211和第四引腳212將該第三測(cè)試信號(hào)發(fā)送到芯片外部；步驟S506:第二接收裝置205將第三測(cè)試信號(hào)發(fā)送至第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置206 ；步驟S507:第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置206采樣第三測(cè)試信號(hào)并對(duì)該第三測(cè)試信號(hào)進(jìn)行格式轉(zhuǎn)換成第六測(cè)試信號(hào)，同時(shí)恢復(fù)出第三測(cè)試信號(hào)攜帶的第二時(shí)鐘，并將該第六測(cè)試信號(hào)和第二時(shí)鐘一同發(fā)送至第二先進(jìn)先出緩沖裝置207，其中該第六測(cè)試信號(hào)處于第二時(shí)鐘域；步驟S508:第二先進(jìn)先出緩沖裝置207根據(jù)接收到的第二時(shí)鐘將接收到第六測(cè)試信號(hào)同步到芯片的本地時(shí)鐘域從而獲得第七測(cè)試信號(hào)、并將處于本地時(shí)鐘域的第七測(cè)試信號(hào)返回至測(cè)試裝置200，即經(jīng)過同步操作后第七測(cè)試信號(hào)處于本地時(shí)鐘域；步驟S509:測(cè)試裝置200比較其接收到的第七測(cè)試信號(hào)與其發(fā)送的第一測(cè)試信號(hào)是否一致，如果是，則證明芯片內(nèi)部的裝置20廣208的功能和性能均正確。本發(fā)明實(shí)施例四提供的測(cè)試方法中，測(cè)試信號(hào)在芯片外部形成回路，通過一條測(cè)試路徑即可測(cè)試該路徑上所有裝置的功能和性能是否正確。根據(jù)上述描述，本發(fā)明實(shí)施例四中的裝置20廣208可以是不同類型的結(jié)構(gòu)，為更加詳細(xì)介紹本發(fā)明實(shí)施例的技術(shù)方案，以下以一些具體示例為例對(duì)測(cè)試該芯片的方法進(jìn)行詳細(xì)說明。上文提到本發(fā)明實(shí)施例中第一發(fā)送裝置和第二發(fā)送裝置可以實(shí)現(xiàn)高速信號(hào)和低速信號(hào)的轉(zhuǎn)換，另外第一時(shí)鐘數(shù)據(jù)恢復(fù)器和第二始終數(shù)據(jù)恢復(fù)裝置也可以實(shí)現(xiàn)高速信號(hào)和低速信號(hào)的轉(zhuǎn)換，在具體的測(cè)試過程中，測(cè)試裝置200可以發(fā)送低速的測(cè)試信號(hào)，第一發(fā)送裝置和第二發(fā)送裝置可以將低速的測(cè)試信號(hào)轉(zhuǎn)換成高速的測(cè)試信號(hào)，第一時(shí)鐘數(shù)據(jù)恢復(fù)器和第二始終數(shù)據(jù)恢復(fù)裝置可以將高速的測(cè)試信號(hào)轉(zhuǎn)換成低速的測(cè)試信號(hào)。以下將進(jìn)行詳細(xì)說明。示例一在示例一中，第一接收裝置201是USB高速接收器、第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置202是USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器、第一先進(jìn)先出緩沖裝置203是USB高速先進(jìn)先出緩沖器、第一發(fā)送裝置208是USB高速發(fā)送器，第二接收裝置205是網(wǎng)線接口端高速接收器、第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置206是網(wǎng)線接口端高速時(shí)鐘數(shù)據(jù)恢復(fù)器、第二先進(jìn)先出緩沖裝置207是網(wǎng)線接口端高速先進(jìn)先出緩沖器、第二發(fā)送裝置204是網(wǎng)線接口端高速發(fā)送器；一并參見圖6a (示例一中測(cè)試芯片的方法的流程圖)和圖6b (示例一中測(cè)試芯片過程中測(cè)試信號(hào)的流向示意圖，其中箭頭表示測(cè)試信號(hào)的流向)，該方法包括以下步驟:步驟S601 =USB高速發(fā)送器接收測(cè)試裝置200發(fā)送的初始低速測(cè)試信號(hào)，將該初始低速測(cè)試信號(hào)轉(zhuǎn)換成初始高速測(cè)試信號(hào)，并通過芯片上的第一引腳209和第二引腳210將該初始高速測(cè)試信號(hào)發(fā)送至芯片外部；步驟S602 =USB高速接收器通過芯片上的第一引腳209和第二引腳210從芯片外部接收該初始高速測(cè)試信號(hào)，并將接收到的初始高速測(cè)試信號(hào)轉(zhuǎn)發(fā)至USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器；此時(shí)芯片上的第一引腳209和第二引腳210是高速接口 ；步驟S603 =USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器采樣初始高速測(cè)試信號(hào)、提取該初始高速測(cè)試信號(hào)中的第一時(shí)鐘，根據(jù)該第一時(shí)鐘將該初始高速測(cè)試信號(hào)轉(zhuǎn)換成第一低速測(cè)試信號(hào)，并將該第一低速測(cè)試信號(hào)和第一時(shí)鐘一同發(fā)送到USB高速先進(jìn)先出緩沖器,此時(shí)第一低速測(cè)試信號(hào)處于第一時(shí)鐘域；步驟S604 =USB高速先進(jìn)先出緩沖器接收所述USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器發(fā)送的第一低速測(cè)試信號(hào)和第一時(shí)鐘，根據(jù)該第一時(shí)鐘將處于第一時(shí)鐘域的第一低速測(cè)試信號(hào)同步到芯片的本地時(shí)鐘域從而獲得第二低速測(cè)試信號(hào)，將該處于本地時(shí)鐘域的第二低速測(cè)試信號(hào)發(fā)送至網(wǎng)線接口端高速發(fā)送器；步驟S605:網(wǎng)線接口端高速發(fā)送器將該第二低速測(cè)試信號(hào)轉(zhuǎn)換成第一高速測(cè)試信號(hào)，并通過芯片上的第三引腳211和第四引腳212將該第一高速測(cè)試信號(hào)發(fā)送到芯片外部；將該第一高速測(cè)試信號(hào)發(fā)送至網(wǎng)線接口端高速接收器；此時(shí)芯片上的第三引腳211和第四引腳212是高速接口 ；步驟S606:網(wǎng)線接口端高速接收器通過芯片上的第三引腳211和第四引腳212接收該第一高速測(cè)試信號(hào)并將其轉(zhuǎn)發(fā)至網(wǎng)線接口端高速時(shí)鐘數(shù)據(jù)恢復(fù)器；步驟S607:網(wǎng)線接口端高速時(shí)鐘數(shù)據(jù)恢復(fù)器采樣該第一高速測(cè)試信號(hào)、提取第一高速測(cè)試信號(hào)中的第二時(shí)鐘，根據(jù)第二時(shí)鐘將該第一高速測(cè)試信號(hào)轉(zhuǎn)換成第三低速測(cè)試信號(hào)，并將該第三低速測(cè)試信號(hào)和第二時(shí)鐘一同發(fā)送到網(wǎng)線接口端高速先進(jìn)先出緩沖器，其中第三低速測(cè)試信號(hào)處于第二時(shí)鐘域；步驟S608:網(wǎng)線接口端高速先進(jìn)先出緩沖器接收網(wǎng)線接口端高速時(shí)鐘數(shù)據(jù)恢復(fù)器發(fā)送的第三低速測(cè)試信號(hào)和第二時(shí)鐘，根據(jù)該第二時(shí)鐘將處于第二時(shí)鐘域的第三低速測(cè)試信號(hào)同步到芯片的本地時(shí)鐘域從而獲得第四低速測(cè)試信號(hào)，并將該處于本地時(shí)鐘域的第四低速測(cè)試信號(hào)返回至測(cè)試裝置200 ；步驟S609:測(cè)試裝置200比較第四低速測(cè)試信號(hào)與初始低速測(cè)試信號(hào)是否一致，如果是，則所述芯片功能和性能正確。其中，本實(shí)施例四中的測(cè)試裝置200可以通過芯片上的低速接口(例如第五引腳2001-1和第六引腳200-2)，采用芯片外部的控制器控制，在一個(gè)具體例子中，該控制器可以是I2C使能芯片。本示例一提供的測(cè)試芯片的方法，在芯片內(nèi)部將低速測(cè)試信號(hào)轉(zhuǎn)換成高速測(cè)試信號(hào)、再將高速測(cè)試信號(hào)轉(zhuǎn)換成低速測(cè)試信號(hào)，最后對(duì)比測(cè)試裝置200發(fā)出的信號(hào)和接收到的信號(hào)是否一致；通過這種方式可以在數(shù)字模塊中測(cè)試模擬電路的功能和性能、在低速環(huán)境下測(cè)試高速模塊的功能和性能。利用已有的數(shù)據(jù)通道將模擬電路的功能轉(zhuǎn)換到數(shù)字模塊，將高速信號(hào)轉(zhuǎn)換成低速信號(hào)測(cè)試，所有的測(cè)試可以通過低速接口控制，同時(shí)測(cè)試結(jié)果通過低速接口判斷，用一條測(cè)試路徑測(cè)試所有模塊，同時(shí)各個(gè)模塊也可以有獨(dú)立的測(cè)試路徑。上述示例一的測(cè)試芯片的方法在整個(gè)測(cè)試過程中無需增加測(cè)試引腳，只需對(duì)芯片的低速I2C使能芯片內(nèi)部的測(cè)試邏輯便可以測(cè)試模擬的高速電路。能夠提高測(cè)試的穩(wěn)定性、同時(shí)能夠降低測(cè)試成本,能夠?qū)崿F(xiàn)高速的數(shù)模混合測(cè)試。上述示例一提供的測(cè)試芯片的方法對(duì)芯片的正常工作沒有任何影響，在執(zhí)行測(cè)試操作時(shí)僅需連接測(cè)試邏輯I2C使能芯片和/或阻抗匹配電路，在完成測(cè)試操作后僅需斷開測(cè)試邏輯I2C和阻抗匹配電路。上述示例一中測(cè)試芯片的方法可以測(cè)試芯片中USB接口和網(wǎng)線接口的雙向高速/低速總線，在芯片外圍可以搭建阻抗匹配電路，通過I2C使能芯片的測(cè)試邏輯，同時(shí)打開該雙向的高速/低速總線的發(fā)送裝置和接收裝置，在芯片外部形成一外回路。該芯片在內(nèi)部比較數(shù)據(jù)，通過I2C使能芯片讀出比較結(jié)果、也可以通過芯片外部的示波器觀察比較結(jié)果，可以驗(yàn)證芯片USB接口和網(wǎng)線接口的雙向高速/低速總線接口的功能和性能。在測(cè)試USB2.0的電路時(shí)，可以發(fā)送不同速率的測(cè)試信號(hào)，例如可以是最快的480Mbit/s、可以是最慢的 480/7Mbit/s。本發(fā)明實(shí)施例中的測(cè)試芯片的方法不但可以采用一條測(cè)試路徑測(cè)試芯片中的大部分模塊的功能和性能是否正確，還可以采用不同的測(cè)試路徑依次測(cè)試各個(gè)模塊的功能和性能是否正確。實(shí)施例五本發(fā)明實(shí)施例中測(cè)試芯片的方法可以采用不同的測(cè)試路徑依次測(cè)試各個(gè)模塊的功能和性能是否正確。示例二—并參見圖7a (示例二中測(cè)試芯片的方法的流程圖)和圖7b (示例二中測(cè)試芯片過程中測(cè)試信號(hào)的流向示意圖，其中箭頭表示測(cè)試信號(hào)的流向)，該方法包括以下步驟:步驟S701:測(cè)試裝置200向USB高速發(fā)送器和USB高速先進(jìn)先出緩沖器發(fā)送初始低速測(cè)試信號(hào)；該測(cè)試裝置200可以是loopback control logic,該初始低速測(cè)試信號(hào)可以包含特定的數(shù)據(jù)包，例如SOF數(shù)據(jù)包或者其他類型的數(shù)據(jù)包；步驟S702 =USB高速發(fā)送器接收到初始低速測(cè)試信號(hào)后將該初始低速測(cè)試信號(hào)轉(zhuǎn)換成初始高速測(cè)試信號(hào)，并將該初始高速測(cè)試信號(hào)通過芯片上的第一引腳209和第二引腳210發(fā)送到芯片外部；
步驟S703:USB高速先進(jìn)先出緩沖器接收到初始低速測(cè)試信號(hào)后將其轉(zhuǎn)發(fā)至網(wǎng)線接口端高速發(fā)送器；步驟S704:網(wǎng)線接口端高速發(fā)送器將該初始低速測(cè)試信號(hào)轉(zhuǎn)換成初始高速測(cè)試信號(hào)，并將該初始高速測(cè)試信號(hào)通過芯片上的第三引腳211和第四引腳212發(fā)送到芯片外部;步驟S705:通過芯片外部的示波器觀察從第一引腳209和第二引腳210發(fā)送的初始高速測(cè)試信號(hào)，同時(shí)通過芯片外部的示波器觀察從第三引腳211和第四引腳212發(fā)送的初始高速測(cè)試信號(hào)，比較兩個(gè)初始高速測(cè)試信號(hào)是否相同，如果是，則測(cè)試裝置200功能和性能正確；具體地，可以通過芯片上的第一引腳209和第二引腳210調(diào)節(jié)鎖相環(huán)產(chǎn)生的低速時(shí)鐘，讓引腳209、210和211、212上的數(shù)據(jù)以最慢速度降低到可以使用低端示波器觀察波形，比較兩個(gè)波形是否一致以最后確定測(cè)試單元的功能和性能是否正確。本發(fā)明實(shí)施例在測(cè)試過程中可以在芯片外部采用示波器觀察測(cè)試信號(hào)，整個(gè)測(cè)試過程不再是類似“黑匣子”的過程，而是測(cè)試人員可以觀察的到的，可見該測(cè)試方法可視性和可操作性更強(qiáng)。確定測(cè)試裝置200的功能和性能正確后，還可以進(jìn)一步測(cè)試其他模塊的功能和性能是否正確。示例三確定測(cè)試裝置200的功能和性能正確后，可以通過圖8a和圖Sb所示的方法確定USB高速先進(jìn)先出緩沖器功能和性能是否正確，一并參見圖8a (示例三中測(cè)試芯片的方法的流程圖)和圖8b (示例三中測(cè)試芯片過程中測(cè)試信號(hào)的流向示意圖，其中箭頭表示測(cè)試信號(hào)的流向)，該方法包括以下步驟:步驟S801:通過芯片上的低速引腳(第五引腳200-1和第六引腳200-2)控制測(cè)試裝置200向USB高速先進(jìn)先出緩沖器發(fā)送初始低速測(cè)試信號(hào)；該初始低速測(cè)試信號(hào)可以是符合USB2.0協(xié)議的數(shù)據(jù)包，步驟S802:USB高速先進(jìn)先出緩沖器將該初始低速測(cè)試信號(hào)返回至測(cè)試裝置200 ；步驟S803:測(cè)試裝置200比較接收到的初始低速測(cè)試信號(hào)和其發(fā)送的初始低速測(cè)試信號(hào)是否相同，如果是，則USB高速先進(jìn)先出緩沖器的功能和性能正確。具體地，可以將比較結(jié)果通過低速弓I腳發(fā)送至芯片外部。確定USB高速先進(jìn)先出緩沖器的功能和性能正確后還可以進(jìn)一步測(cè)試網(wǎng)線接口端高速裝置斷開檢測(cè)控制器和網(wǎng)線接口端高速裝置斷開檢測(cè)器功能和性能是否正確:示例四確定測(cè)試裝置200和USB高速先進(jìn)先出緩沖器的功能和性能正確后，可以執(zhí)行以下步驟以測(cè)試網(wǎng)線接口端高速裝置斷開檢測(cè)控制器和網(wǎng)線接口端高速裝置斷開檢測(cè)器的功能和性能是否正確，此時(shí)測(cè)試信號(hào)可以是SOF數(shù)據(jù)包，一并參見圖9a(示例四中測(cè)試芯片的方法的流程圖)和圖9b (示例四中測(cè)試芯片過程中測(cè)試信號(hào)的流向示意圖，其中箭頭表示測(cè)試信號(hào)的流向)，該方法包括以下步驟:步驟S901:通過芯片上的低速引腳(第五引腳200-1和第六引腳200-2)控制測(cè)試裝置200向USB高速先進(jìn)先出緩沖器發(fā)送初始低速測(cè)試信號(hào)，其中該初始低速測(cè)試信號(hào)可以是SOF數(shù)據(jù)包；步驟S902 =USB高速先進(jìn)先出緩沖器將該初始低速測(cè)試信號(hào)轉(zhuǎn)發(fā)至網(wǎng)線接口端高速裝置斷開檢測(cè)控制器；步驟S903:網(wǎng)線接口端高速裝置斷開檢測(cè)控制器判斷是否接收到USB高速先進(jìn)先出緩沖器發(fā)送的初始低速測(cè)試信號(hào)，如果是，則輸出高電平信號(hào)，且確定第一裝置斷開檢測(cè)控制器功能和性能正確；步驟S904:網(wǎng)線接口端高速裝置斷開檢測(cè)器將該高電平信號(hào)返回至測(cè)試裝置200 ；步驟S905:測(cè)試裝置200通過第五引腳200_1和第六引腳200_2將該高電平信號(hào)輸出到芯片外部。網(wǎng)線接口端高速裝置斷開檢測(cè)控制器還可以將該高電平信號(hào)發(fā)送至網(wǎng)線接口端高速裝置斷開檢測(cè)器，以控制打開網(wǎng)線接口端高速裝置斷開檢測(cè)器；網(wǎng)線接口端高速裝置斷開檢測(cè)器判斷芯片上的第三引腳和第四引腳是否滿足測(cè)試要求，如果是，則網(wǎng)線接口端高速裝置斷開檢測(cè)器功能和性能正確。此外，本發(fā)明實(shí)施例中還可以通過其他路徑進(jìn)一步確定芯片內(nèi)的其他裝置的功能和性能是否正確。示例五確定測(cè)試裝置200和USB高速先進(jìn)先出緩沖器的功能和性能正確后還可以執(zhí)行以下步驟以測(cè)試USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器的功能和性能是否正確，一并參見圖1Oa(示例五中測(cè)試芯片的方法的流程圖)和圖1Ob (示例五中測(cè)試芯片過程中測(cè)試信號(hào)的流向示意圖，其中箭頭表示測(cè)試信號(hào)的流向)，該方法包括以下步驟:步驟S1001:通過芯片上的低速引腳(第五引腳200-1和第六引腳200-2)控制測(cè)試裝置200向USB高速發(fā)送器發(fā)送初始低速測(cè)試信號(hào)，該初始低速測(cè)試信號(hào)可以是低速的
數(shù)字信號(hào)；步驟S1002 =USB高速發(fā)送器將接收到的初始低速測(cè)試信號(hào)轉(zhuǎn)換為初始高速測(cè)試信號(hào)，并將該初始高速測(cè)試信號(hào)發(fā)送至芯片上的第一引腳209和第二引腳210 ；該初始高速測(cè)試信號(hào)可以是高速的模擬信號(hào)，即USB高速發(fā)送器可以將低速的數(shù)字信號(hào)轉(zhuǎn)換成高速的模擬信號(hào)。步驟S1003:芯片上的第一引腳209和第二引腳210將該初始高速測(cè)試信號(hào)返回至芯片內(nèi)部的USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器；步驟S1004 =USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器采樣該初始高速測(cè)試信號(hào)并將該初始高速測(cè)試信號(hào)轉(zhuǎn)換成第一低速測(cè)試信號(hào)，同時(shí)從該初始高速測(cè)試信號(hào)中恢復(fù)出其攜帶的第一時(shí)鐘，并將第一低速測(cè)試信號(hào)和第一時(shí)鐘發(fā)送至USB高速先進(jìn)先出緩沖器；步驟S1005 =USB高速先進(jìn)先出緩沖器根據(jù)第一時(shí)鐘將處于第一時(shí)鐘域的第一低速測(cè)試信號(hào)同步至芯片的本地時(shí)鐘域從而獲得第二低速測(cè)試信號(hào)，并將處于本地時(shí)鐘域的第二低速測(cè)試信號(hào)返回至測(cè)試裝置200 ；步驟S1006:測(cè)試裝置200比較從USB高速先進(jìn)先出緩沖器接收到的第二低速測(cè)試信號(hào)與其發(fā)送的初始低速測(cè)試信號(hào)是否一致，如果是，則USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器功能和性能正確。此外，基于本發(fā)明實(shí)施例提供的測(cè)試芯片的方法，還可以進(jìn)一步測(cè)試USB高速接收器的功能和性能是否正確。示例六參見圖1la (示例六中測(cè)試芯片的方法的流程圖)和圖1lb (示例六中測(cè)試芯片過程中測(cè)試信號(hào)的流向示意圖，其中箭頭表示測(cè)試信號(hào)的流向)，可以采用以下步驟確定USB高速接收器的功能和性能是否正確:步驟SllOl:通過芯片上的低速引腳(第五引腳200-1和第六引腳200-2)控制測(cè)試單元向USB高速發(fā)送器發(fā)送初始低速測(cè)試信號(hào)；步驟SI 102 =USB高速發(fā)送器將初始低速測(cè)試信號(hào)轉(zhuǎn)換為初始高速測(cè)試信號(hào)，并將該初始高速測(cè)試信號(hào)發(fā)送至芯片上的第一引腳209和第二引腳210，同時(shí)將該初始高速測(cè)試信號(hào)返回至USB高速接收器；步驟SI 103:USB高速接收器將接收到的初始高速測(cè)試信號(hào)轉(zhuǎn)發(fā)至USB高速時(shí)鐘數(shù)據(jù)恢復(fù)器；之后執(zhí)行的步驟S1104和步驟S1105與示例五中的步驟S1004和步驟S1005相同，之后執(zhí)行步驟SI 106 ；步驟S1106:測(cè)試裝置200比較接收到的第二低速測(cè)試信號(hào)與其發(fā)送的初始低速測(cè)試信號(hào)是否一致，如果是，則USB高速接收器的功能和性能正確。另外，本發(fā)明實(shí)施例提供的測(cè)試芯片的方法還可以進(jìn)一步包括測(cè)試芯片上的第一引腳209和第二引腳210的功能和性能是否正確的步驟:示例七本發(fā)明實(shí)施例還提供一種測(cè)試芯片上的第一引腳209和第二引腳210的功能和性能是否正確的方法，該方法與上述示例六中的方法類似，有所不同是，步驟S1102采用如下方式執(zhí)行:USB高速發(fā)送器將初始高速測(cè)試信號(hào)通過芯片上的第一引腳209和第二引腳210發(fā)送至芯片外部的第一阻抗匹配電路進(jìn)行第一阻抗匹配處理，并將經(jīng)過第一阻抗匹配處理后的初始高速測(cè)試信號(hào)返回至芯片內(nèi)部的USB高速接收裝置；步驟SI 106采用如下方式執(zhí)行:比較測(cè)試裝置200接收到的第二低速測(cè)試信號(hào)與其發(fā)送的初始低速測(cè)試信號(hào)是否一致，如果是，則芯片上的第一引腳209和第二引腳210功能和性能正確。需要說明的是，上述實(shí)施例中從芯片上的引腳發(fā)送到芯片外部的信號(hào)均可以采用示波器觀察，即從第一引腳209和第二引腳210以及第三引腳211和第四引腳發(fā)送到芯片外部的信號(hào)均可以采用示波器觀察。測(cè)試裝置200發(fā)送的初始低速測(cè)試信號(hào)可以是符合USB2.0協(xié)議的數(shù)據(jù)包，數(shù)據(jù)包中含有各種頻率的數(shù)據(jù)以用來測(cè)試芯片中各個(gè)模塊的功能和性能，通過芯片上的低速引腳(第五引腳200-1和第六引腳200-2)可以控制測(cè)試單元發(fā)送不同的數(shù)據(jù)包，其中，測(cè)試網(wǎng)線接口端高速斷開檢測(cè)裝置和網(wǎng)線接口端高速裝置件斷開檢測(cè)控制器件時(shí)需要測(cè)試單元發(fā)送SOF數(shù)據(jù)包，而測(cè)試芯片中其他模塊時(shí)可以發(fā)送SOF數(shù)據(jù)包也可以發(fā)送其他類型的數(shù)據(jù)包。上述示例二 示例七介紹了采用單步測(cè)試的方法逐個(gè)測(cè)試芯片中的模塊的功能和性能是否正確的過程，實(shí)際上，在芯片測(cè)試成熟之后，可以僅采用圖4所示的方法通過一條測(cè)試路徑測(cè)試該路徑中各個(gè)模塊的功能和性能是否正確，而無需采用上述單步測(cè)試的方法。上述示例二 示例七詳細(xì)介紹了測(cè)試芯片中USB接口一側(cè)的裝置的功能和性能的方法，實(shí)際上，也可以采用類似的方法測(cè)試芯片中網(wǎng)線接口一側(cè)的裝置的功能和性能是否正確，即可以采用類似的方法測(cè)試芯片中的網(wǎng)線接口端高速發(fā)送器、網(wǎng)線接口端高速接收器、網(wǎng)線接口端高速時(shí)鐘數(shù)據(jù)恢復(fù)器、網(wǎng)線接口端高速先進(jìn)先出緩沖器、USB接收端高速裝置斷開檢測(cè)器以及USB接收端高速裝置斷開檢測(cè)控制器的功能和性能是否正確，本領(lǐng)域普通技術(shù)人員可以在上述實(shí)施例技術(shù)方案的基礎(chǔ)上結(jié)合本領(lǐng)域的公知常識(shí)得到測(cè)試芯片中網(wǎng)線接口一側(cè)的模塊的功能和性能是否正確的方法，在此不再贅述。需要說明的是，本發(fā)明實(shí)施例中的測(cè)試單元可以采用loopback control模塊,且該loopback control模塊可以位于芯片的內(nèi)部；與loopback control相連的芯片上的低速引腳可以連接到芯片外部的I2C使能芯片，整個(gè)測(cè)試過程可以在I2C使能芯片的控制下完成。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種芯片，其特征在于，所述芯片包括: 第一接收裝置，用于通過所述芯片上的第一引腳和第二引腳從所述芯片外部接收第一信號(hào)，并轉(zhuǎn)發(fā)該第一信號(hào)； 第二發(fā)送裝置，用于接收所述第一接收裝置發(fā)送的第一信號(hào)，將該第一信號(hào)轉(zhuǎn)換成第二信號(hào)，并通過所述芯片上的第三引腳和第四引腳將該第二信號(hào)發(fā)送至所述芯片外部；第二接收裝置，用于通過所述芯片上的所述第三引腳和第四引腳從所述芯片外部接收第三信號(hào)，并將該第三信號(hào)轉(zhuǎn)發(fā)； 第一發(fā)送裝置，用于接收所述第二接收裝置發(fā)送的第三信號(hào)、將第三信號(hào)轉(zhuǎn)換成第四信號(hào)，并通過所述芯片上的所述第一引腳和第二引腳將該第四信號(hào)發(fā)送至所述芯片外部。
2.根據(jù)權(quán)利要求1所述的芯片，其特征在于，所述芯片還包括第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置、第一先進(jìn)先出緩沖裝置、第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置、第二先進(jìn)先出緩沖裝置；其中， 所述第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置用于接收所述第一接收裝置發(fā)送的所述第一信號(hào)、采樣所述第一信號(hào)并對(duì)該第一信號(hào)進(jìn)行格式轉(zhuǎn)換成第五信號(hào)，同時(shí)從所述第一信號(hào)中恢復(fù)出其攜帶的第一時(shí)鐘，并將所述第五信號(hào)和所述第一時(shí)鐘一同發(fā)送至所述第一先進(jìn)先出緩沖裝置，其中所述第五信號(hào)處于第一時(shí)鐘域； 所述第一先進(jìn)先出緩沖裝置用于根據(jù)所述第一時(shí)鐘將接收到的處于所述第一時(shí)鐘域的所述第五信號(hào)同步到所述芯片的本地時(shí)鐘域從而獲得第六信號(hào)、并將處于所述本地時(shí)鐘域的所述第六信號(hào)轉(zhuǎn)發(fā)至所述第二發(fā)送裝置； 所述第二發(fā)送裝置用于接收所述第一先進(jìn)先出緩沖裝置發(fā)送的處于所述本地時(shí)鐘域的所述第六信號(hào)、對(duì)處于所述本地時(shí)鐘域的所述第六信號(hào)進(jìn)行格式轉(zhuǎn)換成所述第二信號(hào)，并通過所述芯片上的所述第三引腳和第四引腳將所述第二信號(hào)發(fā)送至所述芯片外部； 所述第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置用于接收所述第二接收裝置發(fā)送的所述第三信號(hào)、采樣所述第三信號(hào)并對(duì)所述第三信號(hào)進(jìn)行`格式轉(zhuǎn)換成第七信號(hào)，同時(shí)從所述第三信號(hào)中恢復(fù)出其攜帶的第二時(shí)鐘，并將所述第七信號(hào)和所述第二時(shí)鐘一同發(fā)送至所述第二先進(jìn)先出緩沖裝置，其中所述第七信號(hào)處于第二時(shí)鐘域； 所述第二先進(jìn)先出緩沖裝置用于根據(jù)所述第二時(shí)鐘將接收到的處于所述第二時(shí)鐘域的所述第七信號(hào)同步到所述芯片的本地時(shí)鐘域從而獲得第八信號(hào)、并將處于所述本地時(shí)鐘域的所述第八信號(hào)轉(zhuǎn)發(fā)至所述第一發(fā)送裝置； 所述第一發(fā)送裝置用于接收所述第二先進(jìn)先出緩沖裝置發(fā)送的處于所述本地時(shí)鐘域的所述第八信號(hào)、對(duì)處于所述本地時(shí)鐘域的所述第八信號(hào)進(jìn)行格式轉(zhuǎn)換成所述第四信號(hào)，并通過所述芯片上的所述第一引腳和所述第二引腳將所述第四信號(hào)發(fā)送至所述芯片外部。
3.根據(jù)權(quán)利要求2所述的芯片，其特征在于，所述芯片還包括: 第一裝置斷開檢測(cè)器件，用于檢測(cè)與所述芯片的第一引腳和第二引腳連接的器件是否斷開； 第一裝置斷開檢測(cè)控制器件，用于控制所述第一裝置斷開檢測(cè)器件； 第二裝置斷開檢測(cè)器件，用于檢測(cè)與所述芯片的第三引腳和第四引腳連接的器件是否斷開； 第二裝置斷開檢測(cè)控制器件，用于控制所述第二裝置斷開檢測(cè)器件。
4.一種測(cè)試如權(quán)利要求1所述的芯片的方法，所述芯片還包括測(cè)試裝置，其特征在于，所述方法包括: 所述第一發(fā)送裝置接收所述測(cè)試裝置發(fā)送的第一測(cè)試信號(hào)，將所述第一測(cè)試信號(hào)轉(zhuǎn)換成第二測(cè)試信號(hào)，并通過所述芯片上的第一引腳和第二引腳將所述第二測(cè)試信號(hào)發(fā)送到所述芯片外部； 所述第一接收裝置通過所述芯片上的所述第一引腳和第二引腳接收所述第二測(cè)試信號(hào)，并將所述第二測(cè)試信號(hào)轉(zhuǎn)發(fā)至所述第二發(fā)送裝置； 所述第二發(fā)送裝置接收所述第二測(cè)試信號(hào)，將所述第二測(cè)試信號(hào)轉(zhuǎn)換成第三測(cè)試信號(hào)，并通過所述芯片上的第三引腳和第四引腳將所述第三測(cè)試信號(hào)發(fā)送到所述芯片外部；所述第二接收裝置通過所述芯片上的所述第三引腳和第四引腳接收所述第三測(cè)試信號(hào)，并將所述第三測(cè)試信號(hào)返回至所述測(cè)試裝置； 所述測(cè)試裝置比較所述第三測(cè)試信號(hào)與所述第一測(cè)試信號(hào)是否一致，如果是，則所述芯片功能和性能正確。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述芯片還包括第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置、第一先進(jìn)先出緩沖裝置、第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置、第二先進(jìn)先出緩沖裝置； 所述第一接收裝置將所述第二測(cè)試信號(hào)轉(zhuǎn)發(fā)至所述第二發(fā)送裝置，具體為: 所述第一接收裝置將所述第二測(cè)試信號(hào)發(fā)送至所述第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置； 所述第一時(shí)鐘數(shù)據(jù)恢復(fù)裝置采樣所述第二測(cè)試信號(hào)并對(duì)所述第二測(cè)試信號(hào)進(jìn)行格式轉(zhuǎn)換成第四測(cè)試信號(hào)，同時(shí)從所述第二測(cè)試信號(hào)中恢復(fù)出其攜帶的第一時(shí)鐘，并將所述第四測(cè)試信號(hào)和所述第一時(shí)鐘一同發(fā)送至所述第一先進(jìn)先出緩沖裝置，其中所述第四測(cè)試信號(hào)處于第一時(shí)鐘域； 所述第一先進(jìn)先出緩沖裝置根據(jù)所述第一時(shí)鐘將接收到的處于所述第一時(shí)鐘域的所述第四測(cè)試信號(hào)同步到所述芯片的本地時(shí)鐘域從而獲得第五測(cè)試信號(hào)、并將處于所述本地時(shí)鐘域的所述第五測(cè)試信號(hào)轉(zhuǎn)發(fā)至所述第二發(fā)送裝置； 所述第二發(fā)送裝置接收所述第二測(cè)試信號(hào)，將所述第二測(cè)試信號(hào)轉(zhuǎn)換成第三測(cè)試信號(hào)，并通過所述芯片上的所述第三引腳和第四引腳將所述第三測(cè)試信號(hào)發(fā)送到所述芯片外部，具體為: 所述第二發(fā)送裝置接收處于所述本地時(shí)鐘域的所述第五測(cè)試信號(hào)，將處于所述本地時(shí)鐘域的所述第五測(cè)試信號(hào)轉(zhuǎn)換成所述第三測(cè)試信號(hào)，并通過所述芯片上的所述第三引腳和第四引腳將所述第三測(cè)試信號(hào)發(fā)送到所述芯片外部； 所述第二接收裝置將所述第三測(cè)試信號(hào)返回至所述測(cè)試裝置，具體為: 所述第二接收裝置將所述第三測(cè)試信號(hào)發(fā)送至所述第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置； 所述第二時(shí)鐘數(shù)據(jù)恢復(fù)裝置采樣所述第三測(cè)試信號(hào)并對(duì)該第三測(cè)試信號(hào)進(jìn)行格式轉(zhuǎn)換成第六測(cè)試信號(hào)，同時(shí)恢復(fù)出所述第三測(cè)試信號(hào)攜帶的第二時(shí)鐘，并將所述第六測(cè)試信號(hào)和所述第二時(shí)鐘發(fā)送至所述第二先進(jìn)先出緩沖裝置，此時(shí)所述第五測(cè)試信號(hào)處于第二時(shí)鐘域； 所述第二先進(jìn)先出緩沖裝置根據(jù)所述第二時(shí)鐘將接收到的處于所述第二時(shí)鐘域的所述第六測(cè)試信號(hào)同步到所述芯片的本地時(shí)鐘域從而獲得第七測(cè)試信號(hào)、并將處于所述本地時(shí)鐘域的所述第七測(cè)試信號(hào)返回至所述測(cè)試裝置； 所述測(cè)試裝置比較所述第三測(cè)試信號(hào)與所述第一測(cè)試信號(hào)是否一致，具體為:所述測(cè)試裝置比較處于所述本地時(shí)鐘域的所述第七測(cè)試信號(hào)與所述第一測(cè)試信號(hào)是否一致。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于， 所述第一發(fā)送裝置通過所述芯片上的所述第一引腳和第二引腳將所述第二測(cè)試信號(hào)發(fā)送到所述芯片外部后、所述第一接收裝置通過所述芯片上的所述第一引腳和第二引腳接收所述第二測(cè)試信號(hào)前，所述方法還包括: 采用所述芯片外部的第一阻抗匹配電路對(duì)所述第二測(cè)試信號(hào)進(jìn)行阻抗匹配處理；所述第二發(fā)送裝置通過所述芯片上的所述第三引腳和第四引腳將所述第三測(cè)試信號(hào)發(fā)送到所述芯片外部后、所述第二接收裝置通過所述芯片上的所述第三引腳和第四引腳接收所述第三測(cè)試信號(hào)前，所述方法還包括: 采用所述芯片外部的第二阻抗匹配電路對(duì)所述第三測(cè)試信號(hào)進(jìn)行阻抗匹配處理。
7.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述第一發(fā)送裝置通過所述芯片上的所述第一引腳和第二引腳將所述第二測(cè)試信號(hào)發(fā)送到所述芯片外部后，所述方法還包括: 在所述芯片外部對(duì)所述第二測(cè)試信號(hào)進(jìn)行debug測(cè)試，獲得第一測(cè)試結(jié)果； 所述第二發(fā)送裝置通過所述芯片上的所述第三引腳和第四引腳將所述第三測(cè)試信號(hào)發(fā)送到所述芯片外部后，所述方法還包括: 在所述芯片外部對(duì)所述第三測(cè)試信號(hào)進(jìn)行debug測(cè)試，獲得第二測(cè)試結(jié)果； 比較所述第一測(cè)試結(jié)果和所述第二測(cè)試結(jié)果是否相同，如果是，則所述測(cè)試裝置功能和性能正確。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述芯片還包括第三先進(jìn)先出緩沖裝置，所述第一發(fā)送裝置接收所述測(cè)試裝置發(fā)送的第一測(cè)試信號(hào)前，所述方法還包括: 所述測(cè)試裝置將所述第一測(cè)試信號(hào)發(fā)送至所述第三先進(jìn)先出緩沖裝置； 所述第三先進(jìn)先出緩沖裝置將所述第一測(cè)試信號(hào)返回至所述測(cè)試裝置； 所述測(cè)試裝置比較其發(fā)送的所述第一測(cè)試信號(hào)與其接收到的所述第一測(cè)試信號(hào)是否相同，如果是，則所述第三先進(jìn)先出緩沖裝置功能和性能正確。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述芯片還包括第三裝置斷開檢測(cè)控制器件，所述第三先進(jìn)先出緩沖裝置將所述第一測(cè)試信號(hào)返回至所述測(cè)試裝置前，所述方法還包括: 所述第三先進(jìn)先出緩沖裝置將所述第一測(cè)試信號(hào)發(fā)送至所述第三裝置斷開檢測(cè)控制器件； 所述第三裝置斷開檢測(cè)控制器件判斷是否接收到所述第一測(cè)試信號(hào)，如果是，則輸出高電平信號(hào)，且所述第三裝置斷開檢測(cè)控制器件功能和性能正確。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述芯片還包括第三裝置斷開檢測(cè)器件，所述第三裝置斷開檢測(cè)控制器件將所述第一測(cè)試信號(hào)返回至所述測(cè)試裝置前，所述方法還包括: 所述第三裝置斷開檢測(cè)控制器件將所述高電平信號(hào)發(fā)送至所述第三裝置斷開檢測(cè)器件，控制打開所述第三裝置斷開檢測(cè)器件； 所述第三裝置斷開檢測(cè)器件判斷所述芯片上的第一引腳和第二引腳是否滿足測(cè)試要求，如果是，則所述第三裝置斷開檢測(cè)器件功能和性能正確。
11.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述芯片還包括第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置，所述測(cè)試裝置將所述第一測(cè)試信號(hào)發(fā)送至所述第三先進(jìn)先出緩沖裝置前，所述方法還包括: 所述第一發(fā)送裝置接收所述測(cè)試裝置發(fā)送的所述第一測(cè)試信號(hào)，將所述第一測(cè)試信號(hào)轉(zhuǎn)換成所述第二測(cè)試信號(hào)，并將所述第二測(cè)試信號(hào)轉(zhuǎn)發(fā)至所述第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置；所述第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置采樣所述第二測(cè)試信號(hào)并對(duì)該第二測(cè)試信號(hào)進(jìn)行格式轉(zhuǎn)換成第八測(cè)試信號(hào)，同時(shí)恢復(fù)出所述第二測(cè)試信號(hào)攜帶的所述第一時(shí)鐘，并將所述第八測(cè)試信號(hào)和所述第一時(shí)鐘一同發(fā)送至所述第三先進(jìn)先出緩沖裝置，此時(shí)所述第八測(cè)試信號(hào)處于第一時(shí)鐘域； 所述第三先進(jìn)先出緩沖裝置根據(jù)所述第一時(shí)鐘將接收到的處于所述第一時(shí)鐘域的第八測(cè)試信號(hào)同步到所述芯片的本地時(shí)鐘域從而獲得第九測(cè)試信號(hào)、并將處于所述本地時(shí)鐘域的所述第九測(cè)試信號(hào)返回至所述測(cè)試裝置； 所述測(cè)試裝置比較其發(fā)送的所述第一測(cè)試信號(hào)與其接收到的處于所述本地時(shí)鐘域的所述第九測(cè)試信號(hào)是否相同，如果是，則所述第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置功能和性能正確。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述第一發(fā)送裝置將所述第二測(cè)試信號(hào)轉(zhuǎn)發(fā)至所述第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置，包括: 所述第一發(fā)送裝置將所述第二測(cè)試信號(hào)發(fā)送至所述第一接收裝置； 所述第一接收裝置將所述第二測(cè)試信號(hào)發(fā)送至所述第三時(shí)鐘數(shù)據(jù)恢復(fù)裝置； 所述測(cè)試裝置比較其發(fā)送的所述第一測(cè)試信號(hào)與其接收到的處于所述本地時(shí)鐘域的所述第九測(cè)試信號(hào)是否相同，如果`是，則所述第一接收裝置功能和性能正確。
全文摘要
本發(fā)明實(shí)施例提供一種芯片及測(cè)試該芯片的方法，所述方法包括所述第一發(fā)送裝置接收所述測(cè)試裝置發(fā)送的第一測(cè)試信號(hào)，將其轉(zhuǎn)換成第二測(cè)試信號(hào)，并將所述第二測(cè)試信號(hào)發(fā)送到所述芯片外部；所述第一接收裝置接收所述第二測(cè)試信號(hào)，并將其轉(zhuǎn)發(fā)至所述第二發(fā)送裝置；所述第二發(fā)送裝置接收所述第二測(cè)試信號(hào)，將所述第二測(cè)試信號(hào)轉(zhuǎn)換成第三測(cè)試信號(hào)，并將其發(fā)送到所述芯片外部；所述第二接收裝置接收所述第三測(cè)試信號(hào)，并將其返回至所述測(cè)試裝置；所述測(cè)試裝置比較所述第三測(cè)試信號(hào)與所述第一測(cè)試信號(hào)是否一致，如果是，則所述芯片功能和性能正確。這樣測(cè)試信號(hào)在芯片外部形成回路，可以采用一條測(cè)試路徑測(cè)試多個(gè)裝置的功能和性能是否正確。
文檔編號(hào)G01R31/28GK103106172SQ201310060228
公開日2013年5月15日 申請(qǐng)日期2013年2月26日 優(yōu)先權(quán)日2013年2月26日
發(fā)明者邊慧, 付家喜, 邰連梁, 胡盛泉, 任殿升, 陳 峰, 儲(chǔ)超群, 劉清衛(wèi), 李廣仁, 謝長倩 申請(qǐng)人:龍迅半導(dǎo)體科技(合肥)有限公司