專利名稱：晶圓測試系統(tǒng)及晶圓測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體技術(shù)領(lǐng)域，尤其涉及晶圓測試領(lǐng)域。
背景技術(shù)：
·半導體測試工藝屬于半導體產(chǎn)業(yè)的關(guān)鍵領(lǐng)域，半導體測試包括CP(CircuitProbe)測試，CP (Circuit Probe)測試也稱晶圓測試(wafer test),是半導體器件后道封裝測試的第一步，目的是將晶圓中的不良芯片挑選出來。通常，晶圓指制作集成電路所用的硅片，在晶圓上的集成電路全部制作完成后，晶圓上包含若干個芯片。在晶圓測試步驟中，就需要對所述芯片進行電性測試，以確保在封裝之前，晶圓上的芯片是合格產(chǎn)品，因此晶圓測試是提高半導體器件良率的關(guān)鍵步驟之一。在現(xiàn)有技術(shù)中，通常是利用一個具有若干探針的探針卡，將所述探針卡的探針與晶圓上的芯片電接觸以進行電性測試。具體地，所述芯片上設(shè)置有測試焊點(pad)，所述探針與pad需要相互接觸，才能完成電性測試。但是，在探針卡長期過程中，測試結(jié)果與預(yù)定結(jié)果之間相比具有極大誤差，降低了晶圓測試結(jié)果的真實率和準確率，嚴重時甚至會將芯片燒壞。如果將不準確的測試數(shù)據(jù)提供給客戶，最終會給芯片制造者帶來信譽和經(jīng)濟損失。更多關(guān)于探針的信息請參考2009年11月25日公開的公開號為CN101587165 A的中國專利文獻。

發(fā)明內(nèi)容
本發(fā)明解決的問題是現(xiàn)有技術(shù)的晶圓測試結(jié)果的準確率較低。為解決上述問題，本發(fā)明提供了一種新的晶圓測試系統(tǒng)，包括探針卡和探針打磨裝置；晶圓測試機,所述晶圓測試機包括控制單元；所述探針卡接收所述晶圓測試機發(fā)出的測試信號，對晶圓中的待測芯片進行測試，測試后將測試結(jié)果反饋給所述晶圓測試機，所述測試結(jié)果包括待測芯片的源漏正向?qū)▔航礦FSDot ；當連續(xù)出現(xiàn)￥ 50待測高于或低于源漏正向?qū)ǖ臉藴蕢航礦FSD標準時，停止測試，所述控制單元控制所述探針打磨裝置對所述探針卡進行打磨；打磨后，進行下一個待測芯片的測試?？蛇x的，所述晶圓測試機還包括比較單元；所述比較單元將所述VFSD標^與VFSDot進行比較，輸出比較信號；所述控制單元，獲取并記錄所述比較信號，當連續(xù)出現(xiàn)VFSDot高于或低于VFSD標m的比較信號時，輸出控制信號，控制所述探針打磨裝置對所述探針卡進行打磨?？蛇x的，所述晶圓測試機還包括存儲單元，存儲所述探針卡測試的VFSDit3a、所述標準壓降VFSD標準；
所述控制單元還包括讀取單元,從所述存儲單元中讀取所述VFSDitiw、所述標準壓降VFSD標準；所述比較單元從所述讀取單元獲取VFSD待測、所述標準壓降VFSDeisJ^,比較VFSD待 與所述標準壓降VFSD標準?？蛇x的，所述探針打磨裝置包括砂紙。可選的，所述連續(xù)出現(xiàn)VFSDm高于或低于標準壓降VFSD 的待測芯片的數(shù)目范圍為占晶圓中所有芯片數(shù)目的2% 4%?？蛇x的，所述VFSD_,高于或低于所述VFSDem，包括范圍高于或低于VFSD標準的3%
可選的，所述晶圓測試機還包括輸入單元和顯示單元；所述輸入單元用于輸入測試參數(shù)，所述晶圓測試機根據(jù)所述測試參數(shù)向所述探針卡發(fā)出測試信號；所述顯示單元用于顯示所述測試結(jié)果?？蛇x的，所述測試參數(shù)包括所述標準壓降VFSDia、源漏擊穿電壓、規(guī)定漏電壓與漏電流之間的比值。本發(fā)明還提供一種晶圓測試方法，包括提供晶圓，所述晶圓中包括若干待測芯片；向探針卡發(fā)出測試信號，所述探針卡接收所述測試信號對晶圓中的若干待測芯片依次進行測試；對每一個待測芯片測試后，輸出測試結(jié)果，所述測試結(jié)果包括待測芯片的源漏正向?qū)▔航礦FSDot ；當連續(xù)出現(xiàn)VFSDwm高于或低于標準壓降VFSD標準時，停止測試，對所述探針卡進行打磨；打磨完成后，繼續(xù)對待測芯片進行測試?？蛇x的，還包括將所述VFSD標^與VFSD _進行比較，輸出比較信號；獲取并記錄所述比較信號，當連續(xù)出現(xiàn)VFSDwm高于或低于所述標準壓降VFSD標準的比較信號時，對所述探針卡進行打磨。可選的，還包括，存儲所述標準壓降VFSDia ;每完成一次測試，將所述VFSD肖準與VFSDwm進行比較之前，還包括存儲所述探針卡測試的壓降VFSDwm ；獲取存儲的所述VFSD標準、VFSD待測之后，將所述VFSD標準與VFSD待測進行比較?？蛇x的，所述連續(xù)出現(xiàn)壓降VFSDwm高于或低于標準壓降VFSD標準的待測芯片的數(shù)目范圍為占晶圓中所有芯片總數(shù)目的2% 4%。可選的，所述VFSD_,高于或低于所述VFSDem，包括范圍高于或低于VFSD標準的
3% ο與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明的晶圓測試系統(tǒng)設(shè)置控制單元，用于控制探針打磨裝置對探針卡自動進行打磨。當連續(xù)出現(xiàn)待測芯片的源漏正向?qū)▔航礦FSDwm與事先設(shè)定的合格芯片的源漏正向?qū)ǖ臉藴蕢航礦FSD+_時，停止測試，所述控制單元控制探針打磨裝置對探針卡上的探針進行自動打磨，清除探針表面的氧化層。與現(xiàn)有技術(shù)設(shè)定固定打磨頻率相比，本發(fā)明將探針打磨的時機精確化，更準確規(guī)避探針氧化層沾污對測試結(jié)果的影響。消除了探針氧化層沾污的影響，進一步提高了晶圓測試結(jié)果的準確性和真實性，而且提高了測試效率。在具體實施例中，設(shè)定連續(xù)出現(xiàn)占晶圓所有芯片的2% 4%的待測芯片的VFSD待■高于或低于，控制單元才控制探針打磨單元對探針卡進行打磨。鑒于探針卡的探針表面出現(xiàn)氧化層沾污是連續(xù)性的，因此，本實施例中設(shè)定連續(xù)出現(xiàn)氧化層沾污的待測芯片的數(shù)量，可以進一步提高測試效率，減少晶圓測試時間。而且，還進一步避免芯片的浪費，節(jié)約成本。


圖I是本發(fā)明具體實施例的晶圓測試系統(tǒng)的結(jié)構(gòu)示意圖；圖2是本發(fā)明具體實施例的晶圓測試機的結(jié)構(gòu)示意圖； 圖3是本發(fā)明具體實施例的晶圓測試方法的流程示意圖。
具體實施例方式發(fā)明人針對晶圓測試結(jié)果不準確的問題進行了研究，發(fā)現(xiàn)在現(xiàn)有技術(shù)中，經(jīng)過長時間使用，探針，尤其是針尖暴露在空氣中，會被空氣中的氧氣氧化，并在探針的表面形成一層氧化層。使用該帶有氧化層的探針繼續(xù)進行電性測試，導致測試結(jié)果出現(xiàn)極大誤差。因此，針對以上缺點，在現(xiàn)有技術(shù)中，存在對探針進行打磨，以清除探針上的氧化層的改進。在具體生產(chǎn)中，通常設(shè)定一個固定的探針打磨頻率，即在完成一定數(shù)目的芯片或晶圓測試后，比如在完成100個芯片或晶圓測試后，對探針進行打磨。然而，對固定的探針打磨頻率的設(shè)定，并沒有一個精確的標準。也就是說，在進行多少數(shù)目的晶圓測試，或進行一個晶圓上的多少數(shù)目的芯片測試后，進行一次探針打磨工藝，只是一個隨機選擇的過程，并不是確定性的。這就會造成如果探針打磨頻率較低，探針打磨步驟就起不到要提高晶圓測試數(shù)據(jù)準確率的效果；如果過高，會極大降低晶圓測試的效率，還會影響探針的使用壽命。在實踐中，上述改進并沒有提升晶圓測試結(jié)果的準確率。而且，由于探針上覆蓋氧化層是一個連續(xù)過程，若在前后兩次探針打磨之間出探針表面的氧化層沾污，氧化層的影響會持續(xù)影響測試結(jié)果，也就是說可能出現(xiàn)前后兩次探針打磨之間的若干待測芯片的測試結(jié)果出現(xiàn)極大誤差。因此，固定打磨頻率并沒有解決測試結(jié)果準確率較低的問題。發(fā)明人經(jīng)過創(chuàng)造性勞動，發(fā)明了一種新的晶圓測試系統(tǒng)及晶圓測試方法。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。圖I為本發(fā)明具體實施例的晶圓測試系統(tǒng)的結(jié)構(gòu)示意圖。參照圖1，晶圓測試系統(tǒng)包括探針卡101和探針打磨裝置102，所述探針打磨裝置102用于對探針卡101進行表面打磨，具體為對探針卡上的探針進行打磨；晶圓測試機200，晶圓測試機200包括控制單元201。其中，探針卡101用于接收晶圓測試機200發(fā)出的測試信號，對晶圓中的待測芯片進行測試，測試后，探針卡101將測試結(jié)果反饋給晶圓測試機200，所述測試結(jié)果包括待測芯片的源漏正向?qū)▔航礦FSD ■。當連續(xù)出現(xiàn)待測芯片的壓降VFSD 高于或低于源漏正向?qū)ǖ臉藴蕢航礦FSDft^時，晶圓測試機確認探針卡表面生成氧化層沾污，接著停止進行后續(xù)待測芯片的測試，控制單元201控制探針打磨裝置102對探針卡101進行表面打磨，去除探針表面的氧化層，在打磨結(jié)束后，進行下一個待測芯片的測試。晶圓測試機200發(fā)出的測試信號包括作用在待測芯片上的電壓、或通過待測芯片的電流等數(shù)據(jù)。在本發(fā)明中，選擇芯片的源漏正向?qū)▔航底鳛榕袛嗍欠襁M行探針卡打磨的比較參數(shù)，是基于以下考慮待測芯片的所有測試參數(shù)，如源漏擊穿電壓(BVdss)、規(guī)定漏電壓(Vds)與漏電流(Ids)之間的比值(Rds)、源漏正向?qū)▔航?VFSD)等，在測試過程中受到探針卡的氧化層沾污的影響，會出現(xiàn)測試參數(shù)數(shù)值漂動。其中，尤以源漏正向?qū)▔航档姆磻?yīng)最為敏感，一旦探針卡的探針表面出現(xiàn)氧化層，待測芯片的VFSDit3r^出現(xiàn)漂高現(xiàn)象，這主要是因為氧化層相當于一個電阻，該電阻使得實際測得的VFSDwm的數(shù)值增大。因此，本發(fā)明選擇VFSDwm作為比較參數(shù)，可以較準確判斷探針打磨的時機。在具體實施例中，所述探針卡101是作為晶圓測試機200與晶圓之間的接口，探針卡101是一個帶有很多探針的印刷電路板，所述探針和晶圓中的待測芯片進行物理和電學接觸。在測試過程中，探針卡101與晶圓測試機200電連接，探針與晶圓上的待測芯片的測試焊點(pad)接觸。由晶圓測試機200發(fā)出的測試信號，通過探針卡101的探針作用于待 測芯片。在具體實施例中，自動打磨裝置包括砂紙，使用砂紙直接對探針卡的探針進行表面打磨。在具體實施例中，晶圓測試機200還包括比較單元202，比較單元202用于將待測芯片的壓降VFSD_,與VFSDem進行比較，并輸出比較信號。所述比較信號被控制單元201所獲取并記錄，當連續(xù)出現(xiàn)待VFSDwm高于或低于標準壓降VFSDem的比較信號時，控制單元201輸出控制信號，控制探針打磨裝置102對探針卡101進行自動打磨；若未出現(xiàn)“VFSD#■高于或低于標準壓降VFSD 的比較信號”和“連續(xù)”的情形，則無需對探針卡101進行打磨。這就使得對探針卡的探針進行表面打磨的時機精確化，而非一個隨機選擇過程。這樣不僅可以達到及時對探針卡進行打磨的目的，而且避免對未出現(xiàn)氧化層沾污的探針打磨的非必要勞動。在具體實施例中，參照圖2，晶圓測試機200還包括存儲單元203，用于存儲探針卡101測試所得到的待測芯片的壓降VFSDwm、標準壓降VFSDem ;其中，控制單元201還包括讀取單元211，讀取單元211用于讀取待測芯片的壓降VFSDi^、標準壓降VFSDe l。之后，比較單元202從讀取單元211處獲取待測芯片的壓降VFSDwm、標準壓降VFSD，并比較VFSD 和標準壓降VFSD標準。在具體實施例中，對連續(xù)出現(xiàn)壓降VFSD待測高于或低于標準VFSD標準的待測芯片的數(shù)目范圍為占晶圓中所有芯片數(shù)目的2% 4%，例如在一片晶圓包含500個芯片，則當連續(xù)出現(xiàn)10 (500 X 2%)個待測芯片的VFSDwm高于或低于VFSD標準時，就停止檢測，自動進行探針打磨。也就是說，在一片晶圓中，最多允許連續(xù)出現(xiàn)2% 4%的芯片出現(xiàn)由于探針的表面氧化層沾污導致的測試問題。在現(xiàn)實生產(chǎn)中，是允許出現(xiàn)一定限制比例的氧化層沾污測試問題，這樣可以提高晶圓測試的效率，節(jié)約晶圓測試時間。在具體實施例中，在比較單元中設(shè)定VFSD·高于或低于VFSDigm的范圍為高于或低于VFSDem的3%。這主要是考慮到VFSDwm等于VFSDem的情形，只是一個理想化的狀態(tài)?，F(xiàn)實生產(chǎn)中，芯片生產(chǎn)工藝總是會出現(xiàn)客觀因素的干擾，而出現(xiàn)誤差，如果該誤差在可允許范圍內(nèi)，該芯片就是合格的。所以，在晶圓測試過程中，設(shè)定±3%的范圍，可以避免大量芯片遭到拋棄，降低生產(chǎn)成本。
在具體實施例中，晶圓測試機200還包括輸入單元和顯示單元(未示出)。其中，輸入單元用于向晶圓測試機200中輸入測試參數(shù)，所述測試參數(shù)為同類型合格芯片的參數(shù)數(shù)據(jù)，如源漏正向?qū)▔航礦FSD標準，可視為標準測試參數(shù)。之后，晶圓測試機200根據(jù)測試參數(shù)向探針卡101發(fā)出測試信號，如電壓或電流。顯示單元用于顯示測試結(jié)果，所述測試結(jié)果包括與事先輸入的合格芯片的測試參數(shù)相對應(yīng)的待測芯片的實際測試參數(shù)值。若待測芯片的實際測試參數(shù)值處于合格芯片的測試參數(shù)范圍，則顯示結(jié)果為合格，接著系統(tǒng)會進行下一個芯片的測試；若待測芯片測試參數(shù)值不處于合格芯片的測試參數(shù)范圍，則顯示結(jié)果為不合格，該待測芯片被認定為失效，接著系統(tǒng)會進行下一個芯片的測試。圖3是本發(fā)明具體實施例的晶圓測試方法的流程示意圖。參照圖3，執(zhí)行步驟S31，提供晶圓，在晶圓中包括若干待測芯片。 參照圖3，執(zhí)行步驟S32，向探針卡發(fā)出測試信號，探針卡接收測試信號對晶圓中的若干待測芯片依次進行測試。其中，所述測試信號包括可以使待測芯片作出電學反應(yīng)的電壓或電流。在具體實施例中，對每個待測芯片測試后，會輸出測試結(jié)果，其中，所述測試結(jié)果包括待測芯片的源漏正向?qū)▔航礦FSD·,。當連續(xù)出現(xiàn)待測芯片的壓降VFSDi^高于或低于源漏正向?qū)〞r的標準壓降VFSD^^時，認定探針卡表面附有氧化層沾污，此時停止測試，對探針卡進行表面打磨，清除氧化層沾污。之后，打磨完成后，繼續(xù)對剩余待測芯片進行測試。在具體實施例中，芯片的源漏導通時的壓降VFSD是判斷探針卡的探針表面是否覆蓋氧化層、以及是否需要對探針進行打磨的依據(jù)。在現(xiàn)有技術(shù)中，設(shè)定固定打磨頻率，待測試一定數(shù)目的待測芯片之后，再對探針卡進行打磨相比。與之相比，本發(fā)明的方案可以自動作出判斷是否對探針卡進行打磨，可以更及時、準確地消除探針表面的氧化層沾污問題，消除氧化層沾污問題對測試結(jié)果的影響。通過對探針卡的探針表面進行打磨，清除表面的氧化層，避免了探針表面沾污對晶圓測試的各項參數(shù)數(shù)值的影響，保證各項測試參數(shù)值的準確性。在具體實施例中，晶圓測試方法，還包括將待測芯片VFSDwm與標準壓降VFSD標準進行比較，并輸出比較信號；之后，獲取并記錄該比較信號。當連續(xù)出現(xiàn)VFSDwm高于或低于標準壓降VFSD的比較信號時，對所述探針卡自動進行打磨。在具體實施例中，晶圓測試方法，還包括在晶圓測試開始之前，存儲標準壓降VFSDem ;在每完成一次待測芯片測試后，將待測芯片的竹^0_,與VFSDem進行比較之前，還包括存儲探針卡測試得到的VFSDita ;之后，獲取存儲的VFSDit3^ VFSDem，并將兩者進行比較，作出是否對探針卡作出打磨的判斷。在具體實施例中，考慮到現(xiàn)實生產(chǎn)中出現(xiàn)探針沾污的問題是連續(xù)性的，為了確保晶圓測試的效率，減少測試時間，設(shè)定連續(xù)出現(xiàn)占晶圓中所有待測芯片總數(shù)目的2% 4%待測芯片時，才對探針沾污進行清除。也就是說，在現(xiàn)實生產(chǎn)中，一片晶圓中最多允許2% 4%的待測芯片出現(xiàn)探針沾污弓I起的測試問題。在具體實施例中，對待測芯片的VFSDit3a高于或低于VFSDem的范圍包括高于或低于VFSD標準的3%。現(xiàn)實生產(chǎn)受到工藝、環(huán)境等影響，待測芯片的性能出現(xiàn)稍許偏差是在可允許范圍內(nèi)，只要可以應(yīng)用到具體環(huán)境，都是合格產(chǎn)品。這反映到待測芯片的各項參數(shù)值，也是限制在可允許范圍內(nèi)。否則，將會有大批芯片遭到丟棄，會大幅增加生產(chǎn)成本。對VFSD亦如此，當連續(xù)出現(xiàn)一定數(shù)量(如占晶圓中所有芯片的2% 4%)待測芯片的VFSDwm高于或低于VFSD+_時，才會對探針進行打磨。這就進一步提高了測試效率，節(jié)省測試時間。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種晶圓測試系統(tǒng)，其特征在于，包括 探針卡和探針打磨裝置； 晶圓測試機，所述晶圓測試機包括控制單元； 所述探針卡接收所述晶圓測試機發(fā)出的測試信號，對晶圓中的待測芯片進行測試，測試后將測試結(jié)果反饋給所述晶圓測試機，所述測試結(jié)果包括待測芯片的源漏正向?qū)▔航礦PSD待測； 當連續(xù)出現(xiàn)VFSD·高于或低于源漏正向?qū)ǖ臉藴蕢航礦FSD標準時，停止測試，所述控制單元控制所述探針打磨裝置對所述探針卡進行打磨；打磨后，進行下一個待測芯片的測試。
2.如權(quán)利要求I所述的晶圓測試系統(tǒng)，其特征在于，所述晶圓測試機還包括比較單元； 所述比較單元將所述VFSDem與VFSD_,進行比較，輸出比較信號； 所述控制單元，獲取并記錄所述比較信號，當連續(xù)出現(xiàn)VFSDwm高于或低于VFSD標準的比較信號時，輸出控制信號，控制所述探針打磨裝置對所述探針卡進行打磨。
3.如權(quán)利要求2所述的晶圓測試系統(tǒng)，其特征在于，所述晶圓測試機還包括存儲單元，存儲所述探針卡測試的VFSDwm、所述標準壓降VFSD標準； 所述控制單元還包括讀取單元,從所述存儲單元中讀取所述VFSDitiw、所述標準壓降VFSD標準； 所述比較單元從所述讀取單元獲取VFSDit3a、所述標準壓降VFSDigm后，比較VFSD #_與所述標準壓降VFSD標準。
4.如權(quán)利要求I所述的晶圓測試系統(tǒng)，其特征在于，所述探針打磨裝置包括砂紙。
5.如權(quán)利要求I所述的晶圓測試系統(tǒng)，其特征在于，所述連續(xù)出現(xiàn)VFSDwm高于或低于 標準壓降VFSD標^的待測芯片的數(shù)目范圍為占晶圓中所有芯片數(shù)目的2% 4%。
6.如權(quán)利要求I所述的晶圓測試系統(tǒng)，其特征在于，所述于或低于所述VFSD標準，包括范圍高于或低于VFSD標^的3%。
7.如權(quán)利要求I所述的晶圓測試系統(tǒng)，其特征在于，所述晶圓測試機還包括輸入單元和顯示單元； 所述輸入單元用于輸入測試參數(shù)，所述晶圓測試機根據(jù)所述測試參數(shù)向所述探針卡發(fā)出測試信號； 所述顯示單元用于顯示所述測試結(jié)果。
8.如權(quán)利要求7所述的晶圓測試系統(tǒng)，其特征在于，所述測試參數(shù)包括所述標準壓降VFSD !、源漏擊穿電壓、規(guī)定漏電壓與漏電流之間的比值。
9.一種晶圓測試方法，其特征在于，包括 提供晶圓，所述晶圓中包括若干待測芯片； 向探針卡發(fā)出測試信號，所述探針卡接收所述測試信號對晶圓中的若干待測芯片依次進行測試； 對每一個待測芯片測試后，輸出測試結(jié)果，所述測試結(jié)果包括待測芯片的源漏正向?qū)▔航礦FSD待測； 當連續(xù)出現(xiàn)VFSDwm高于或低于標準壓降VFSD標準時，停止測試，對所述探針卡進行打磨；打磨完成后，繼續(xù)對待測芯片進行測試。
10.如權(quán)利要求9所述的測試方法，其特征在于，還包括將所述VFSD肖^與VFSDit3jpS行比較，輸出比較信號； 獲取并記錄所述比較信號，當連續(xù)出現(xiàn)VFSDwm高于或低于所述標準壓降VFSD標準的比較信號時，對所述探針卡進行打磨。
11.如權(quán)利要求10所述的測試方法，其特征在于，還包括，存儲所述標準壓降VFSD標準；每完成一次測試，將所述VFSDfeii與VFSDitiw進行比較之前,還包括存儲所述探針卡測試的壓降VFSD ■； 獲取存儲的所述VFSDe l、VFSDwm之后，將所述VFSDem與VFSDwm進行比較。
12.如權(quán)利要求9所述的測試方法，其特征在于，所述連續(xù)出現(xiàn)壓降VFSD_,高于或低于標準壓降VFSD^^的待測芯片的數(shù)目范圍為占晶圓中所有芯片總數(shù)目的2% 4%。
13.如權(quán)利要求9所述的測試方法，其特征在于，所述VFSD_,高于或低于所述VFSDig準，包括范圍高于或低于VFSD的3%。
全文摘要
一種晶圓測試系統(tǒng)及晶圓測試方法，其中，晶圓測試系統(tǒng)包括探針卡和探針打磨裝置；晶圓測試機，所述晶圓測試機包括控制單元；所述探針卡接收所述晶圓測試機發(fā)出的測試信號，對晶圓中的待測芯片進行測試，測試后將測試結(jié)果反饋給所述晶圓測試機，所述測試結(jié)果包括待測芯片的源漏正向?qū)▔航礦FSD待測；當連續(xù)出現(xiàn)VFSD待測高于或低于源漏正向?qū)ǖ臉藴蕢航礦FSD標準時，停止測試，所述控制單元控制所述探針打磨裝置對所述探針卡進行打磨；打磨后，進行下一個待測芯片的測試。本發(fā)明將探針打磨的時機精確化，更準確規(guī)避探針氧化層對測試結(jié)果的影響，并進一步提高了晶圓測試結(jié)果的準確性和真實性，而且提高了測試效率。
文檔編號G01R1/073GK102928761SQ20121047277
公開日2013年2月13日 申請日期2012年11月20日 優(yōu)先權(quán)日2012年11月20日
發(fā)明者王善屹 申請人:上海宏力半導體制造有限公司