專利名稱：陣列式單芯片集成數(shù)字微加速度計的制作方法
技術領域：
本發(fā)明涉及微加速度計，具體為一種陣列式單芯片集成數(shù)字微加速度計。
背景技術：
目前，隨著加速度傳感器應用范圍的不斷擴大，對加速度傳感器的要求也越來越高，即微型化、集成化、低成本、高性能。MEMS技術的傳感器體積小、重量輕，但是用于處理加速度傳感器的輸出信號的板級電路的大尺寸和低可靠性無法滿足MEMS器件小型化的發(fā)展趨勢。如果能夠將傳感器的處理電路(板級電路)微型化，就可以大大減小傳感器的體積、重量，也有利于提高傳感器的可靠性，從而將具有微型化、低成本、高可靠性等優(yōu)勢的微傳感器系統(tǒng)代替現(xiàn)有的傳感器系統(tǒng)，擴大傳感器的應用范圍。
CMOS技術已成為集成電路主要制造工藝，制造成本下降的同時，成品率和產量也得到很大提高。CMOS是Complementary Metal Oxide Semiconductor (互補金屬氧化物半導體)的縮寫，它是指制造大規(guī)模集成電路芯片用的一種技術或用這種技術制造出來的芯片?，F(xiàn)有的復合量程加速度計的處理電路通常采用板級電路方式，存在的缺點如下
I、體積大；2、壓阻式加速度計單元中的固支梁根部在高沖擊(即高過載)情況下容易出現(xiàn)斷裂的情況；3、為了突出加速度計覆蓋高低量程的特點，考慮到加速度計的加工工藝限制，高量程和低量程加速度計單元的一些結構尺寸必須是一致的，固支梁和質量塊的厚度是相同的，加速度計單元的外形尺寸也要保持一致，鑒于這些約束因素，往往使得高、低量程的加速度計單元的性能很難達到最優(yōu)化配置，成為高、低量程加速度計單元單片集成的一個難點。因此，有必要發(fā)明一種新型的單片集成的陣列式數(shù)字微加速度計。

發(fā)明內容
本發(fā)明要解決現(xiàn)有的加速度傳感器體積大的技術問題，另外，本發(fā)明還優(yōu)化設計了現(xiàn)有的覆蓋高低量程的加速度計及解決抗高過載的問題，提供了一種新型的陣列式單芯片集成數(shù)字微加速度計。本發(fā)明是采用如下技術方案實現(xiàn)的
一種陣列式單芯片集成數(shù)字微加速度計，包括單晶硅材料的結構層；所述結構層分為左右兩部分，結構層右面的上下兩部分分別集成有不同量程的第一壓阻式加速度計單元和第二壓阻式加速度計單元；結構層左面集成有對第一、二壓阻式加速度計單元的輸出信號進行放大濾波處理的CMOS電路；所述第一壓阻式加速度計單元包括置于結構層內的第一質量塊，所述第一質量塊通過四個第一固支梁與結構層一體構成；所述四個第一固支梁上分別設有阻值相等、連接成惠斯通電橋的壓敏電阻；所述第二壓阻式加速度計單元包括置于結構層內的第二質量塊，所述第二質量塊通過四個第二固支梁與結構層一體構成；所述四個第二固支梁上分別設有阻值相等、連接成惠斯通電橋的壓敏電阻；所述惠斯通電橋分別接入所述CMOS電路。工作時，在加速度計單元的每一固支梁上通過離子注入的方法制作阻值相等的壓敏電阻，然后連接成惠斯通電橋。根據(jù)壓阻效應，當加速度計單元在工作方向感受加速度作用時，質量塊上下移動，每個加速度計單元的四根固支梁受到應力的作用，固支梁上的壓敏電阻阻值發(fā)生變化，惠斯通電橋的輸出電壓也將隨之會產生變化，其輸出電壓與外加的加速度成正比。通過具有放大濾波處理功能的CMOS電路處理惠斯通電橋的輸出電壓，然后經過計算處理即可得到被測的加速度大小。本發(fā)明將加速度計陣列單元與信號處理電路(具有放大濾波處理功能的CMOS電路)集成到一塊芯片上，實現(xiàn)了微型化、集成化，大大減小了加速度傳感器的體積、重量，減少測試系統(tǒng)中的元器件數(shù)量和重量，為新一代飛行器和武器裝備等研制提供了重要的測試手段和先期開發(fā)。本發(fā)明設計合理、結構簡單，有效解決了現(xiàn)有的微傳感器體積大的技術問題。


圖I是結構層的結構示意圖。圖2是圖I的仰視圖。圖3是玻璃層的結構示意圖。圖4是本發(fā)明一實施例的結構示意圖。圖5是惠斯通電橋電路的結構示意圖。圖中，I-蓋板，2-結構層，3-玻璃層，20-壓敏電阻，21-第一壓阻式加速度計單元，211-第一固支梁，212-第一質量塊，22-第二壓阻式加速度計單元，221-第二固支梁，222-第二質量塊，23-槽，31-金屬電極，32-金屬引線，33-壓焊點。
具體實施例方式下面結合附圖對本發(fā)明的具體實施例進行詳細說明。如圖1、2所示，一種陣列式單芯片集成數(shù)字微加速度計，包括單晶硅材料的結構層2 ;所述結構層2分為左右兩部分，結構層2右面的上下兩部分分別集成有不同量程的第一壓阻式加速度計單元21和第二壓阻式加速度計單元22 ;結構層2左面集成有對第一、二壓阻式加速度計單元21、22的輸出信號進行放大濾波處理的CMOS電路；所述第一壓阻式加速度計單元21包括置于結構層2內的第一質量塊212，所述第一質量塊212通過四個第一固支梁211與結構層2 —體構成；所述四個第一固支梁211上分別設有阻值相等、連接成惠斯通電橋的壓敏電阻20 ;所述第二壓阻式加速度計單元22包括置于結構層2內的第二質量塊222，所述第二質量塊222通過四個第二固支梁221與結構層2 —體構成；所述四個第二固支梁221上分別設有阻值相等、連接成惠斯通電橋的壓敏電阻20 ;所述惠斯通電橋分別接入所述CMOS電路。還包括置于結構層2上面、單晶硅材料的蓋板I和置于結構層2下面的玻璃層3 ；所述蓋板I的內側面上與第一質量塊212和第二質量塊222相對應的地方設有凹面(具體加工時可腐蝕有凹面);所述第一質量塊212和第二質量塊222的厚度均小于結構層2的厚度、且第一質量塊212和第二質量塊222對應的玻璃層3上分別設有金屬電極31 ;所述玻璃層3上設有兩個壓焊點33，所述金屬電極31分別通過金屬引線32與相應的壓焊點33連接；所述結構層2的下面對應于玻璃層上的金屬引線32和壓焊點33的地方設有相應的槽23 (具體加工時，在結構層2的下面對應于金屬引線32的地方腐蝕有淺槽，對應于壓焊點33的地方腐蝕有深槽)。如圖2、3、4所示。具體實施時，所述四個第一固支梁211橫向對稱分布于第一質量塊212的兩個相對側面(兩端四梁結構)；所述四個第二固支梁221分別分布于第二質量塊222的四個側面(四端四梁結構)。所述第一壓阻式加速度計單元21的量程為10g，所述第一固支梁211的規(guī)格是梁長700um、梁寬80um、梁厚20um，所述第一質量塊212的規(guī)格是長2000um、寬1200um、厚395um ;所述第二壓阻式加速度計單元22的量程為10000g，所述第二固支梁221的規(guī)格是梁長800um、梁寬lOOOum、梁厚20um，所述第二質量塊222的規(guī)格是長lOOOum、寬lOOOurn、厚395um ;所述蓋板I的規(guī)格是長lOOOOum、寬lOOOOum、高320um，蓋 板I內側面上的凹面的規(guī)格是長8000um、寬8000um、深50um。另外，第一質量塊212還可以呈十字結構，在上述第一質量塊212的左右兩面增加的部分的規(guī)格是長1240um、寬500um、厚395um，充分利用有限的空間結構，增大第一質量塊212的重量。所述每個第一固支梁211沿其長度方向上設有兩個壓敏電阻20，有利于惠斯通電橋的準確輸出。所述具有放大濾波處理功能的CMOS電路的第一級采用低噪聲低失調前端運算放大器，第二級采用有源低通濾波電路，第三級采用低噪聲高增益運算放大器。所述CMOS電路通過CMOS集成電路工藝集成在結構層2上；所述第一壓阻式加速度計單元21和第二壓阻式加速度計單元22通過硅微機械加工技術集成在結構層2上；所述壓敏電阻20通過離子注入方法制作在第一固支梁211和第二固支梁221上。所述蓋板I通過硅-硅直接鍵合工藝置于結構層2上面，所述玻璃層3通過硅-玻璃靜電鍵合工藝置于結構層2下面。具體使用時，由于第一質量塊212和第二質量塊222的厚度均小于結構層2的厚度，所以，質量塊的底面與玻璃層3之間有一定的空隙，即等于結構層2與質量塊的厚度差，所述金屬電極31則正好置于此間隙內，但不與第一、二質量塊212、222接觸；由于蓋板I的內側面腐蝕有凹面，所以，質量塊與蓋板I之間也有一定的空隙；蓋板I和玻璃層3的作用是防止加速度計單元的過載，當加速度計單元在工作方向感受加速度作用時，質量塊在蓋板I和玻璃層3形成的空間內上下移動，從而起到保護壓阻式加速度計單元的作用，使得在高過載狀態(tài)下由于蓋板I和玻璃層3的阻擋作用第一、二固支梁211、221的根部不會發(fā)生斷裂的情況。玻璃層3上的金屬電極31的作用是消除靜電。目前，陣列式加速度計單元單片集成設計時主要的難點是如何將高低量程的敏感結構(質量塊和固支梁)達到最優(yōu)化設計?？紤]到加速度計單元的加工工藝限制，為了突出加速度傳感器覆蓋高低量程的特點，使高低量程加速度計單元實現(xiàn)單片集成、且兩者的性能達到優(yōu)化，那么，低量程加速度計單元需要較高的靈敏度，要求質量塊結構大一點、固支梁厚度小一點；而高量程加速度計單元為了獲得大的量程范圍和實現(xiàn)滿量程輸出，往往靈敏度較小，在高低量程加速度計單元的外形尺寸相同的情況下，高量程的加速度計單元的質量塊結構要小、且固支梁也可以厚一些。并且，加速度傳感器的靈敏度、固有頻率和阻尼等特性在結構尺寸上存在著一定的相互制約關系，根據(jù)大量的試驗結果分析表明，加速度計單元的尺寸結構是加速度傳感器的主要影響因素。故此，為了充分利用第一加速度計單元(低量程)的空間結構，將第一質量塊的形狀設計成十字結構，盡量增大第一質量塊的重量，為了進一步提高第一加速度計單元的靈敏度，將第一加速度計單元設計成兩端四梁結構、且第一固支梁與第一質量塊具有上述的尺寸優(yōu)化結構(第一固支梁梁長700um、梁寬80um、梁厚20um ;第一質量塊長2000um、寬1200um、厚395um，兩面增加的部分長1240um、寬500um、厚395um)?？紤]到提高第二加速度計單元(高量程)的量程范圍，需要適當降低靈敏度、提高抗過載能力、實現(xiàn)滿量程輸出，第二加速度計單元選擇四端四梁結構、且第二固支梁與第二質量塊具有上述的尺寸優(yōu)化結構(第二固支梁梁長800um、梁寬lOOOum、梁厚20um，第二質量塊長lOOOum、寬lOOOum、厚395um)，同時還可以降低其橫向靈敏度指標。所以，第一加速度計單元和第二加速度計單元的結構尺寸優(yōu)化設計，使得大量程的加速度計單元能夠滿量程輸出，高低量程的加速度計單元的性能實現(xiàn)優(yōu)化設計，更為重要的是，本發(fā)明的加速度計單元的最大過載量能夠達到20000g，且當加速度計單元達到最大過載量20000g時，低量程的加速度計單元也不會被損壞，提高了加速度傳感器的可靠性。 所述CMOS電路的主要功能是對加速度計單元敏感結構輸出信號進行放大濾波處理；考慮到在采集微弱信號時引入的噪聲和失調，CMOS電路的第一級采用低噪聲低失調前端運算放大器，可以有效抑制信號噪聲，降低信號的失調電壓，保證前端微弱信號的采集與放大；第二級采用有源低通濾波電路，進一步濾除其它頻率的信號和噪聲；第三級采用低噪聲高增益運算放大器，對微弱信號進一步放大，以滿足后級信號處理的要求。CMOS電路由內部基準電源對各部分電路進行電源分配。進一步提高加速度傳感器的準確度。試驗結果分析如下
1、取樣片(陣列式單芯片集成數(shù)字微加速度計)，測試第一加速度計單元(低量程)的靜態(tài)性能指標如表I. I所示
1.1樣片靜態(tài)性能指標
I靈敏度(inv/g) I線性度(F.S) I重復性(F.S) I遲滯性(F.S) |橫向靈敏度(F.S)
樣片65. 18_O. 282%_O. 259%_O. 268%_2. 57%_
設計指標 |60K O· 5%K O· 3% K O· 3% K 3%
2、第二加速度計單元(高量程)測試結果如表I.2所示
表I. 2各樣片的靈敏度、線性度及重復性
I樣片I j樣片2 j樣片3j樣片4 j設計指
靈敏度(μν/g) 177.3 193.3 173.4181.920X5.5
■線性度3. 00%^2. 96% 3. 01%2. 82%彡 ±3% 一
■重復性|θ·89% |θ. 91% |θ. 87%|θ. 90% O. 9%
由上述試驗結果分析可知，高、低量程的樣片均基本達到了設計指標要求，使得陣列式
加速度計單片集成的高低量程的敏感結構達到優(yōu)化設計。半導體娃微機械加工技術工藝介紹
(I)光刻是一種圖形復印和化學腐蝕相結合的精密表面加工技術。在半導體器件生產過程中，光刻的目的就是按照器件設計的要求，在二氧化硅薄膜或金屬薄膜上面，刻蝕出與掩模版完全對應的幾何圖形，以實現(xiàn)選擇性擴散和金屬薄膜布線的目的。光刻是半導體器件制造エ藝中的關鍵エ藝之一。光刻質量的好壞直接影響半導體器件的性能和成品率。(2)腐蝕用光刻方法制成的光刻膠微圖形結構，只能給出器件的形貌，并不是真正的器件結構。為獲得器件的結構必須把光刻膠的圖形轉移到光刻膠下面的各層材料上面去。腐蝕是指用化學的、物理的或同時使用化學物理的方法有選擇性地把未被光刻膠掩蔽的部分(如ニ氧化硅、氮化硅、多晶硅或金屬鋁薄膜)去除，從而最終實現(xiàn)把掩模圖形轉移到薄膜上。理想的腐蝕要求垂直腐蝕(各向異性腐蝕)、有高的選擇比(只對薄膜腐蝕，對襯底不腐蝕或極小腐蝕)和腐蝕指標可控性。腐蝕的方法大體上可分為濕法腐蝕和干法腐蝕兩大類。a、濕法腐蝕濕法腐蝕圖形受晶向限制，深寬比較差，偵彳壁傾斜。濕法腐蝕分為各向同性腐蝕和各向異性腐蝕，不同類型的濕法腐蝕比較見表I. 3。表I. 3不同類型的濕法腐蝕
權利要求
1.一種陣列式單芯片集成數(shù)字微加速度計，其特征在于包括單晶硅材料的結構層(2);所述結構層(2)分為左右兩部分，結構層(2)右面的上下兩部分分別集成有不同量程的第一壓阻式加速度計單元(21)和第二壓阻式加速度計單元(22);結構層(2)左面集成有對第一、ニ壓阻式加速度計單元(21、22)的輸出信號進行放大濾波處理的CMOS電路；所述第一壓阻式加速度計單元(21)包括置于結構層(2)內的第一質量塊(212)，所述第一質量塊(212)通過四個第一固支梁(211)與結構層(2)—體構成；所述四個第一固支梁(211)上分別設有阻值相等、連接成惠斯通電橋的壓敏電阻(20);所述第二壓阻式加速度計單元(22)包括置于結構層(2)內的第二質量塊(222)，所述第二質量塊(222)通過四個第二固支梁(221)與結構層(2)—體構成；所述四個第二固支梁(221)上分別設有阻值相等、連接成惠斯通電橋的壓敏電阻(20);所述惠斯通電橋分別接入所述CMOS電路。
2.根據(jù)權利要求I所述的陣列式單芯片集成數(shù)字微加速度計，其特征在于還包括置于結構層(2)上面、單晶硅材料的蓋板(I)和置于結構層(2)下面的玻璃層(3);所述蓋板(I)的內側面上與第一質量塊(212)和第二質量塊(222)相對應的地方設有凹面；所述第一質量塊(212)和第二質量塊(222)的厚度均小于結構層(2)的厚度、且第一質量塊(212)和第二質量塊(222)對應的玻璃層(3)上分別設有金屬電極(31);所述玻璃層(3)上設有兩個壓焊點(33)，所述金屬電極(31)分別通過金屬引線(32)與相應的壓焊點(33)連接；所述結構層(2)的下面對應于玻璃層上的金屬引線(32)和壓焊點(33)的地方設有相應的槽(23)。
3.根據(jù)權利要求2所述的陣列式單芯片集成數(shù)字微加速度計，其特征在于所述蓋板(I)通過硅-硅直接鍵合エ藝置于結構層(2)上面，所述玻璃層(3)通過硅-玻璃靜電鍵合エ藝置于結構層(2)下面。
4.根據(jù)權利要求I或2或3所述的陣列式單芯片集成數(shù)字微加速度計，其特征在于所述四個第一固支梁(211)橫向對稱分布于第一質量塊(212)的兩個相對側面；所述四個第二固支梁(221)分別分布于第二質量塊(222)的四個側面。
5.根據(jù)權利要求4所述的陣列式單芯片集成數(shù)字微加速度計，其特征在于所述第一壓阻式加速度計單元(21)的量程為10g，所述第一固支梁(211)的規(guī)格是梁長700um、梁寬80um、梁厚20um，所述第一質量塊(212)的規(guī)格是長2000um、寬1200um、厚395um ;所述第二壓阻式加速度計單元(22)的量程為10000g，所述第二固支梁(221)的規(guī)格是梁長800um、梁寬lOOOum、梁厚20um，所述第二質量塊(222)的規(guī)格是長lOOOum、寬lOOOum、厚395um ;所述蓋板(I)的規(guī)格是長lOOOOum、寬lOOOOum、高320um，蓋板(I)內側面上的凹面的規(guī)格是長8000um、寬8000um、深50um。
6.根據(jù)權利要求5所述的陣列式單芯片集成數(shù)字微加速度計，其特征在于所述第一質量塊(212)在其左右兩面分別延伸出増加的部分而呈十字結構，所述增加的部分的規(guī)格是長 1240um、寬 500um、厚 395um。
7.根據(jù)權利要求5所述的陣列式單芯片集成數(shù)字微加速度計，其特征在于所述每個第一固支梁(211)上沿其長度方向設有兩個壓敏電阻(20)。
8.根據(jù)權利要求6所述的陣列式單芯片集成數(shù)字微加速度計，其特征在于所述每個第一固支梁(211)上沿其長度方向設有兩個壓敏電阻(20)。
9.根據(jù)權利要求8所述的陣列式單芯片集成數(shù)字微加速度計，其特征在于所述CMOS電路的第一級采用低噪聲低失調前端運算放大器，第二級采用有源低通濾波電路，第三級采用低噪聲高増益運算放大器。
10.根據(jù)權利要求9所述的陣列式單芯片集成數(shù)字微加速度計，其特征在于所述CMOS電路通過CMOS集成電路エ藝集成在結構層(2)上；所述第一壓阻式加速度計單元(21)和第二壓阻式加速度計單元(22 )通過硅微機械加工技術集成在結構層(2 )上；所述壓敏電阻(20)通過離子注入方法制作在第一固支梁(211)和第二固支梁(221)上。
全文摘要
本發(fā)明涉及微加速度計，具體為一種陣列式單芯片集成數(shù)字微加速度計，解決了現(xiàn)有的加速度傳感器體積大，現(xiàn)有的加速度計單元達不到滿量程輸出、固支梁的根部易斷裂、高低量程的加速度計達不到優(yōu)化配置的技術問題。一種陣列式單芯片集成數(shù)字微加速度計，包括單晶硅材料的結構層(2)；所述結構層(2)分為左右兩部分，所述結構層(2)右面的上下兩部分分別集成有不同量程的第一壓阻式加速度計單元(21)和第二壓阻式加速度計單元(22)；結構層(2)左面集成有對第一、二壓阻式加速度計單元(21、22)的輸出信號進行放大濾波處理的CMOS電路。本發(fā)明將加速度計陣列單元與信號處理電路集成到一塊芯片上，實現(xiàn)了微型化和集成化。
文檔編號G01P15/12GK102866262SQ20121033690
公開日2013年1月9日 申請日期2012年9月13日 優(yōu)先權日2012年9月13日
發(fā)明者郭濤, 鮑愛達, 馬喜宏, 楊衛(wèi), 李 杰, 張曉明, 石云波, 徐香菊, 朱杰 申請人:中北大學