專利名稱：集成電路及其測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路(Integrated Circuit),特別是有關(guān)于一種具有儲存功能并可提供測試功能的集成電路。
背景技術(shù)：
隨著半導體制造工藝的進步,通過包裝(package)技術(shù)，便可將一存儲芯片與一控制芯片封裝在一起。封裝體的四周具有許多接腳，用以使封裝體內(nèi)部的存儲芯片與控制芯片可與一外部裝置進行溝通。為了測試封裝體內(nèi)部的存儲芯片是否正常，現(xiàn)有的測試方式是通過封裝體外部的接腳，將一測試數(shù)據(jù)寫入至封裝體內(nèi)的存儲芯片，然后再讀取封裝體內(nèi)的存儲芯片所儲存的數(shù)據(jù)，并根據(jù)讀取結(jié)果，判斷封裝體內(nèi)的存儲芯片是否可正常動作。然而，通過讀取結(jié)果，僅能判斷出封裝體內(nèi)的存儲芯片與封裝體外部的接腳間的導線可正常地傳送數(shù)據(jù)，至于封裝體內(nèi)的存儲芯片與控制芯片間的導線是否可正常地傳送數(shù)據(jù)，卻無法得知。

發(fā)明內(nèi)容
本發(fā)明提供一種集成電路，包括一測試墊單元、一存儲單元陣列、一第一切換單元、一邊界掃描單元以及一第二切換單元。在一測試模式下，測試墊單元傳送一第一測試信息、第二測試信息或是一測試結(jié)果。在一正常模式下，測試墊單兀傳送一存取信息。存儲單元陣列用以儲存第一、第二測試信息或是存取信息。在測試模式下，第一切換單元根據(jù)一第一使能信號，將第一測試信息傳送予存儲單元陣列，或根據(jù)一讀取信號，將存儲單元陣列所儲存的一數(shù)據(jù)作為測試結(jié)果，傳送至測試墊單元。邊界掃描單元將第二測試信息轉(zhuǎn)換成一掃描信息。第二切換單元耦接第一切換單元，并在測試模式下，根據(jù)一第二使能信號，傳送掃描信息給測試墊單元。本發(fā)明另提供一種測試方法，通過一測試墊單元，測試一集成電路。集成電路具有一存儲單元陣列以及一邊界掃描單元。測試墊單元與存儲單元陣列間具有多條第一路徑以及多條讀取路徑。測試墊單元與邊界掃描單元間具有多條第二路徑。本發(fā)明的測試方法包括:在一測試模式下:導通第一路徑，用以寫入一第一測試信息至存儲單元陣列；導通讀取路徑，用以讀取存儲單元陣列所儲存的一數(shù)據(jù)；寫入一第二測試信息至邊界掃描單元；令邊界掃描單元將第二測試信息轉(zhuǎn)換成一掃描信息；以及導通第二路徑，用以將掃描信息傳送至測試墊單元。為讓本發(fā)明的特征和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下。


此處所說明的附圖用來提供對本發(fā)明的進一步理解，構(gòu)成本申請的一部分，并不構(gòu)成對本發(fā)明的限定。在附圖中:
圖1為本發(fā)明的集成電路的一可能實施例；圖2為本發(fā)明的集成電路的另一可能實施例；圖3為本發(fā)明的測試方法的一可能實施例。附圖標號:100、200:集成電路； 110、210:測試墊單元；120,220:存儲單元陣列；130、140、230、240、260:切換單元；150,250:邊界掃描單元；270:處理單元；S310 S360:步驟；SD1、SDO、CA0 CAn、DQ0 DQm:測試墊；SENA、SENB、SENC:使能信號；Senk:讀取信號；PA1 PAn、PB1 PBm, PC1 PCm, PD1 PDn, PE1 PEm, PF1 PFm:路徑； MA1 MAn、MB1 MB111'MC1 Mt；、MD1 MDn、ME1 ME111' MF1 MF1^ MG、MH:多工器；SA1 SAn、SB1 SBm:掃描信息；BA1 BAn、BB1 BBm, BC1 BCm, BD1 BDn, BE1 BEm, BF1 BFm, BH ;緩沖器。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，下面結(jié)合附圖對本發(fā)明實施例做進一步詳細說明。在此，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，但并不作為對本發(fā)明的限定。圖1為本發(fā)明的集成電路的一可能實施例。在本實施例中，集成電路100具有儲存功能，并可提供測試功能，使一外部測試機臺得以判斷集成電路100是否可正常動作。如圖所示，集成電路100包括，一測試墊單元110、一存儲單元陣列120、切換單元130、140以及一邊界掃描單兀(boundary scan cell) 150。測試墊單元110包括測試墊SD1、CA0 CAn、DQ0 DQm，作為集成電路100與一外部裝置(如一測試機臺)的溝通橋梁。在一可能實施例中，測試墊SDI用以傳送串列數(shù)據(jù)，測試墊CAtl CAn用以傳送控制信號，而測試墊DQtl DQm用以傳送數(shù)據(jù)信號。在一測試模式下，集成電路100可通過測試墊單元110，接收到一外部裝置所提供的一第一測試信息或一第二測試信息，或是通過測試墊單元110，提供一測試結(jié)果給一外部裝置。另外，在一正常模式下，測試墊單元110可傳送一存取信息，用以存取存儲單元陣列120，但并非用以限制本發(fā)明。在其它實施例中，集成電路100并非通過測試墊單元110，接收一存取數(shù)據(jù)。本發(fā)明并不限制第一及第二測試信息的種類。舉例而言，第一測試信息可相同或不同于第二測試信息。在本實施例中，第一測試信息用以進行一第一測試動作。通過第一測試動作，用以判斷測試墊單元110與存儲單元陣列120之間的導線是否可正常傳輸，亦可測試存儲單元陣列120是否 可正常動作。第二測試信息用以進行一第二測試動作。通過第二測試動作，用以判斷測試墊單元110與邊界掃描單元150之間的導線是否可正常傳輸。由于本發(fā)明分段測試存儲單元陣列120與邊界掃描單元150之間的導線，故當上述兩測試動作完成后，不僅確保存儲單元陣列120可正常動作，亦可確保存儲單元陣列120與邊界掃描單元150之間的傳輸動作正常。因此，當另一集成電路(未顯示)耦接邊界掃描單元150時，若此另一集成電路無法正常存取存儲單元陣列120時，則表示問題是出在于另一集成電路，而不是存儲單元陣列120因而，可大幅降低除錯(debug)時間。存儲單元陣列120用以儲存數(shù)據(jù)。本發(fā)明并不限定存儲單元陣列120的種類。在一可能實施例中，存儲單元陣列120為DRAM存儲單元陣列。另外，本發(fā)明并不限定存儲單元陣列120所儲存的數(shù)據(jù)的來源。在一可能實施例中，存儲單元陣列120可儲存來自測試墊單元110的數(shù)據(jù)(如測試信息或是存取信息)。在其它實施例中，當邊界掃描單元150耦接另一集成電路(如一存儲單元控制器)時，則存儲單元陣列120可儲存另一集成電路所提供的數(shù)據(jù)。在一測試模式下，切換單元130根據(jù)一使能信號SENA，將來自測試墊單元110的一第一測試信息傳送給存儲單元陣列120，或是根據(jù)一讀取信號SENK，用以將存儲單元陣列120所儲存的一數(shù)據(jù)作為一測試結(jié)果，并傳送至測試墊單元110。在本實施例中，切換單元130根據(jù)使能信號SENA，提供第一路徑PA1 PAn、PB1 PBffl,用以傳送第一測試信息給存儲單元陣列120，或是根據(jù)讀取信號SENK，提供讀取路徑PC1 PCm，用以傳送一測試結(jié)果至測試墊單元110。本發(fā)明并不限制第一路徑PA1 PAnIB1 PBm與讀取路徑PC1 PCm的結(jié)構(gòu)。在本實施例中，切換單元130具有多工器MA1 MAn及MB1 MBm。多工器MA1 MAn及MB1 MBm由使能信號Sena所控制 ，用以提供第一路徑PA1 PAn、PB1 PBm。舉例而言，當使能信號Sena導通多工器MA1 MAn及MB1 MBm時，多工器MA1 MAn及MB1 MBm便可提供一相對應路徑，將來自測試墊單元110的一第一測試信息傳送給存儲單元陣列120。另外，切換單元130更具有多工器MC1 MCm。多工器MC1 MCm由讀取信號Senk所控制，用以提供讀取路徑PC1 PCm。當讀取信號Senk導通多工器MC1 MCm時，多工器MC1 MCm便可提供一相對應路徑，用以將存儲單元陣列120所儲存的一數(shù)據(jù)作為一測試結(jié)果，并將測試結(jié)果傳送至測試墊單元110的至少一測試墊中。因此，一測試機臺便可根據(jù)測試墊單元110的測試墊上的位準狀態(tài)，得知存儲單元陣列120是否可正常動作。邊界掃描單元150將來自測試墊SDI的一第二測試信息轉(zhuǎn)換成一掃描信息SA1 SAn, SB1 SBm。如圖所示，切換單元140具有多工器MG。當使能信號Senb導通多工器MG時，邊界掃描單兀150便將第二測試信息轉(zhuǎn)換成掃描信息SA1 SAn、SB1 SBm。在本實施例中，第二測試信息為一串列數(shù)據(jù)，而掃描信息SA1 SAn、SB1 SBm為一并列數(shù)據(jù)。在測試模式下,切換單兀140根據(jù)使能信號Senb,傳送掃描信息SA1 SAn、SB1 SBm給測試墊CAtl CAn、DQ0 DQm。本發(fā)明并不限定切換單元140如何傳送掃描信息給測試墊。在本實施例中，切換單元140根據(jù)使能信號SENB，提供第二路徑PD1 PDnIE1 PEm、PF1 PFm，用以傳送掃描信息SA1 SAn、SB1 SBm。如圖所示，切換單元140具有多工器MD1 MDpME1 ME1^MF1 MFm。當使能信號S腦導通多工器MDi MDnJE1 ME1^MFi MF111時，多工器MDi MDnJE1 MEniJF1 MF111各自提供一路徑，用以將所接收到的掃描信息SA1 SAn、SB1 SBm傳送至測試墊單元110的測試墊CAtl CAn、DQ0 DQm。因此，一測試機臺便可根據(jù)測試墊單元110的測試墊上的位準狀態(tài)，得知測試墊單元Iio與邊界掃描單元150間的導線是否可正常傳送數(shù)據(jù)。在本實施例中，切換單元130與140串聯(lián)于存儲單元陣列120與邊界掃描單元150之間，用以分段測試存儲單元陣列120與邊界掃描單元150之間的導線。在一可能實施例中，當切換單元130提供第一路徑PA1 PAnIB1 PBm或提供讀取路徑PC1 PCm時，切換單元140不提供第二路徑PD1 PDnJE1 PEmJF1 PFm。同樣地，當切換單元140提供第二路徑PD1 PDnJE1 PEmJF1 PFm時，切換單元130不提供第一路徑PA1 PAnJB1 PBm或讀取路徑PC1 PCm。由于切換單元130與140并非同時提供相對應路徑，因此，一外部測試機臺便可分別測試測試墊單元Iio與存儲單元陣列120間的路徑，以及測試墊單元110與邊界掃描單元150間的路徑，用以確保存儲單元陣列120與邊界掃描單元150間，可正常傳送數(shù)據(jù)。在一正常模式下，切換單元130與140同時提供相對應路徑，因此，存儲單元陣列120便可與另一集成電路(可能耦接邊界掃描單元150)進行數(shù)據(jù)傳輸。由于在離開測試模式后，以確保存儲單元陣列120與邊界掃描單元150可正常傳送，故當另一集成電路無法存取存儲單元陣列120時，表示為另一集成電路發(fā)生異常，因而降低除錯時間。在一可能實施例中，切換單元130同時提供第一路徑PA1 PAn、PB1 PBm及讀取路徑PC1 PCm。換句話說，多工器MA1 MApMB1 MB1^MC1 MCm同時被導通，用以提供第一路徑PA1 PAnIB1 PBm及讀取路徑PC1 PCm。在另一可能實施例中，當切換單元130提供第一路徑PA1 PAnIB1 PBm時，不提供讀取路徑PC1 PCm。相反地，當切換單元130不提供第一路徑PA1 PAn、PB1 PBm時，提供讀取路徑PC1 PCm。圖2為本發(fā)明的集成電路的另一可能實施例。圖2相似圖1，不同之處在于，圖2多了緩沖器 BA1 BApBB1 BBm^BC1 BCm^BD1 BDn, BE1 BEJF1 BFm、BG、一切換單元260、一處理單元270以及一測試墊SD0，但并非用以限制本發(fā)明。在其它實施例中，緩沖器 BA1 BAn、BB1 BB1^ BC1 BQ、BD1 BDn、BE1 BE1^ BF1 BF1^ BG、切換單元 260 以及處理單元270的至少一者整合 于集成電路100之中。如圖2所示，每一多工器的輸出端耦接一緩沖器，用以增加多工器的輸出能力，但并非必要。在其它實施例中，僅有部分的多工器需耦接緩沖器。處理單元270將測試墊DQtl DQ15所接收到的第一測試信息，適當?shù)胤峙浣o第一路徑PB1 PBm，或是將讀取路徑PC1 PCm上的數(shù)據(jù)，適當?shù)胤峙浣o測試墊DQtl DQ15,因而降低測試墊的數(shù)量。本發(fā)明并不限制處理單元270如何進行分配動作。以分配第一測試信息為例，在一可能實施例中，處理單元270可將測試墊DQtl DQ15所接收到的測試信息，先分配給第一路徑PB1 PB16,然后再將測試墊DQtl DQ15所接收到的測試信息，分配給第一路徑PB17 PB32，接著再將測試墊DQtl DQ15所接收到的測試信息，分配給第一路徑PB33 PB48,直到所有第一路徑均接收到測試信息。在其它實施例中，處理單元270可利用其它的分配方式，將測試墊DQtl DQ15所接收到的測試信息，分配給第一路徑PB1 PBm。邊界掃描單兀250根據(jù)測試墊SDI上的一第二測試信息,產(chǎn)生一串列信息Sser。在本實施例中，串列信息Sser與及測試墊SDI上的第二測試信息均為串列數(shù)據(jù)，而掃描信息SA1 SAn、SB1 SBm為一并列數(shù)據(jù)。切換單元260根據(jù)一使能信號S.，提供一第三路徑PH，用以將串列信息Sser傳送至測試墊單元210的測試墊SDO。因此，一外部裝置可根據(jù)測試墊SDO上的信號，得知邊界掃描單元250是否正常。由于外部的測試機器可通過測試墊單元，分段測試集成電路100、200內(nèi)的每一路徑及元件，故當發(fā)生異常時，可快速地厘清異常的所在，并且集成電路100、200內(nèi)的邊界掃描單元的測試信號并非來自存儲單元陣列，故可降低測試的復雜度，并可縮知測試時間，因不需存取存儲單元陣列。再者，當集成電路100、200通過測試時，若將集成電路100或200耦接另一集成電路(如存儲單元控制電路)，則可在發(fā)生存取異常時，立即得知是另一集成電路發(fā)生異常，因而大幅降低除錯時間。圖3為本發(fā)明的測試方法的一可能實施例。本發(fā)明的測試方法通過一測試墊單元，測試一集成電路。在本實施例中，集成電路具有一存儲單元陣列以及一邊界掃描單元。測試墊單元與存儲單元陣列間具有多條第一路徑以及多條讀取路徑。測試墊單元與邊界掃描單元間具有多條第二路徑。首先，在一測試模式下，導通測試墊單元與存儲單元陣列間的第一路徑，用以寫入一第一測試信息至存儲單元陣列(步驟S310)。本發(fā)明并不限定第一路徑的導通方式。在一可能實施例中，第一路徑由一第一切換單兀所提供。第一切換單兀根據(jù)一第一使能信號，提供第一路徑。在測試模式下，導通讀取路徑，用以讀取存儲單元陣列所儲存的一數(shù)據(jù)(步驟S320)。通過判斷所讀取到的結(jié)果，便可得知存儲單元陣列是否可正常動作，并可得知測試墊與存儲單元陣列之間的導線是否可正常傳送數(shù)據(jù)。本發(fā)明并不限定讀取路徑的導通方式。在一可能實施例中，讀取路徑由該第一切換單元所提供。第一切換單元根據(jù)一讀取信號，提供讀取路徑。在測試模式下，寫入一第二測試信息至邊界掃描單元(步驟S330)。本發(fā)明并不限定第二測試信息的格式。在一可能實施例中，第二測試信息為串列數(shù)據(jù)。接著，令邊界掃描單元將第二測試信息轉(zhuǎn)換成一掃描信息(步驟S340)。本發(fā)明并不限定掃描信息的格式。在一可能實施例中，掃描信息為并列數(shù)據(jù)。在測試模式下，導通第二路徑，用以將掃描信息傳送至測試墊單元(步驟S350)。通過讀取掃描數(shù)據(jù)，便可得知邊界掃描單元是否可正常動作，并可得知測試墊與邊界掃描單元間的導線是否可正常傳送數(shù)據(jù)。本發(fā)明并不限定第二路徑的導通方式。在一可能實施例中，第二路徑由一第二切換單元所提供。第二切換單元根據(jù)一第二使能信號，提供第二路徑。在本實施例中，當?shù)谝宦窂奖粚〞r，第二路徑不被導通。相反地，當?shù)诙窂奖粚〞r，第一路徑不被導通。在經(jīng)過步驟S310 S350后，便可得知集成電路是否正常。若集成電路正常，并與另一集成電路(如存儲單元控制電路)耦接在一起時，在正常模式下，導通第一、第二路徑以及讀取路徑(步驟S360)，使得兩集成電路可相互傳送數(shù)據(jù)。除非另作定義，在此所有詞匯(包含技術(shù)與科學詞匯)均屬本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者的一般理解。此外，除非明白表示，詞匯在一般字典中的定義應解釋為與其相關(guān)技術(shù)領(lǐng)域的文章中意義一致，而不應解釋為理想狀態(tài)或過分正式的語態(tài)。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求范圍所界定者為準。
權(quán)利要求
1.一種集成電路，其特征在于，包括: 一測試墊單兀，在一測試模式下，傳送一第一測試信息、第二測試信息或是一測試結(jié)果，在一正常模式下，傳送一存取信息； 一存儲單元陣列，用以儲存所述第一測試信息或是所述存取信息； 一第一切換單元，在所述測試模式下，根據(jù)一第一使能信號，將所述第一測試信息傳送給所述存儲單元陣列，或根據(jù)一讀取信號，將所述存儲單元陣列所儲存的一數(shù)據(jù)作為所述測試結(jié)果，傳送至所述測試墊單元； 一邊界掃描單元，將所述第二測試信息轉(zhuǎn)換成一掃描信息；以及 一第二切換單元，耦接所述第一切換單元，在所述測試模式下，根據(jù)一第二使能信號，傳送所述掃描信息給所述測試墊單元。
2.如權(quán)利要求1所述的集成電路，其特征在于，所述第一及第二切換單元串聯(lián)于所述邊界掃描單元及所述存儲單元陣列之間。
3.如權(quán)利要求1所述的集成電路，其特征在于，所述第一切換單元根據(jù)所述第一使能信號，提供多條第一路徑，用以將所述第一測試信息傳送給所述存儲單元陣列，并根據(jù)所述讀取信號，提供多條讀取路徑，用以將所述測試結(jié)果，傳送至所述測試墊單元，所述第二切換單元根據(jù)所述第二使能信號，提供多條第二路徑，用以傳送所述掃描信息給所述測試墊單元。
4.如權(quán)利要求3所述的集成電路，其特征在于，當所述第一切換單元提供所述第一路徑或所述讀取路徑時，所述第二切換單元不提供所述第二路徑，當所述第二切換單元提供所述第二路徑時，所述第一切換單元不提供所述第一路徑或所述讀取路徑。
5.如權(quán)利要求3所述的集成電路，其特征在于，所述第一切換單元同時提供所述第一路徑及所述讀取路徑。
6.如權(quán)利要求3所述的集成電路，其特征在于，當所述第一切換單元提供所述第一路徑時，不提供所述讀取路徑，當所述第一切換單元提供所述讀取路徑時，不提供所述第一路徑。
7.如權(quán)利要求3所述的集成電路，其特征在于，所述第一切換單元包括: 多條第一多工器，根據(jù)所述第一使能信號，提供所述第一路徑；以及 多條第二多工器，根據(jù)所述讀取信號，提供所述讀取路徑。
8.如權(quán)利要求7所述的集成電路，其特征在于，所述第一切換單元更包括至少一緩沖器，耦接所述第一多工器中之一者或是所述第二多工器中之一者。
9.如權(quán)利要求7所述的集成電路，其特征在于，更包括:一處理單元，用以將所述第一測試信息適當?shù)胤峙浣o所述第一路徑或是將所述數(shù)據(jù)適當?shù)胤峙浣o所述測試墊單元。
10.如權(quán)利要求3所述的集成電路，其特征在于，在所述正常模式下，所述第一切換單元提供所述第一及讀取路徑，并且所述第二切換單元提供所述第二路徑。
11.如權(quán)利要求1所述的集成電路，其特征在于，所述邊界掃描單元根據(jù)所述第二測試信息，產(chǎn)生一串列信息，所述串列信息及所述第二測試信息均為串列數(shù)據(jù)，所述掃描信息為一并列數(shù)據(jù)。
12.如權(quán)利要求11所述的集成電路，其特征在于，更包括: 一第三切換單元，根據(jù)一第三使能信號，提供一第三路徑，用以將所述串列信息傳送至所述測試墊單元。
13.—種測試方法，其特征在于，通過一測試墊單元，測試一集成電路，所述集成電路具有一存儲單元陣列以及一邊界掃描單元，所述測試墊單元與所述存儲單元陣列間具有多條第一路徑以及多條讀取路徑，所述測試墊單元與所述邊界掃描單元間具有多條第二路徑，所述測試方法包括: 在一測試模式下: 導通所述第一路徑，用以寫入一第一測試信息至所述存儲單元陣列； 導通所述讀取路徑，用以讀取所述存儲單元陣列所儲存的一數(shù)據(jù)； 寫入一第二測試信息至所述邊界掃描單元； 令所述邊界掃描單元將所述第二測試信息轉(zhuǎn)換成一掃描信息；以及 導通所述第二路徑，用以將所述掃描信息傳送至所述測試墊單元。
14.如權(quán)利要求13所述的測試方法，其特征在于，當所述第一路徑被導通時，所述第二路徑不被導通，當所述第二路徑被導通時，所述第一路徑不被導通。
15.如權(quán)利要求13所述的測試方法，其特征在于，更包括: 在一正常模式下: 導通所述第一、第二路徑及所述`讀取路徑。
全文摘要
本發(fā)明公開了一種集成電路，包括，一測試墊單元、一存儲單元陣列、一第一切換單元、一邊界掃描單元、一第二切換單元。測試墊單元在一測試模式下，傳送一第一測試信息、第二測試信息或是一測試結(jié)果。存儲單元陣列儲存第一測試信息。第一切換單元在測試模式下，根據(jù)一第一使能信號，將第一測試信息傳送給存儲單元陣列，或根據(jù)一讀取信號，將存儲單元陣列所儲存的一數(shù)據(jù)作為測試結(jié)果，傳送至測試墊單元。邊界掃描單元將第二測試信息轉(zhuǎn)換成一掃描信息。第二切換單元在測試模式下，根據(jù)一第二使能信號，傳送掃描信息給測試墊單元。
文檔編號G01R31/3181GK103116123SQ20111036580
公開日2013年5月22日 申請日期2011年11月17日 優(yōu)先權(quán)日2011年11月17日
發(fā)明者林樹森 申請人:華邦電子股份有限公司