一種測試結(jié)構(gòu)及測試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，涉及一種測試結(jié)構(gòu)及測試方法。
【背景技術(shù)】
[0002]隨著芯片器件密度變大,金屬連線的尺寸也越來越小，金屬刻蝕的深寬比也越來越大，金屬層很容易發(fā)生蝕刻不足(under etch)的問題，造成良率損失。
[0003]在半導(dǎo)體芯片制造過程中或完成制造時(shí)，需要對(duì)半導(dǎo)體芯片相關(guān)的參數(shù)進(jìn)行測試，以監(jiān)測生產(chǎn)出的半導(dǎo)體芯片是否符合工藝要求，良率是否合格等，對(duì)相關(guān)參數(shù)的測試通常是通過設(shè)置與切割道區(qū)域的測試結(jié)構(gòu)(Test Key)來完成的。在測試結(jié)構(gòu)設(shè)計(jì)里，芯片上都會(huì)有接觸鏈(CT chain)來監(jiān)測CT (contact，接觸)與AA (Active Area，有源區(qū))及CT與金屬層的連接情況。請(qǐng)參閱圖1，顯示為接觸鏈的平面示意圖，包括下層導(dǎo)電層20、上層導(dǎo)電層30及通孔或接觸孔40，通過接觸鏈兩端的金屬焊盤10測量接觸鏈的電阻。圖1中的虛線框中為蝕刻不足的部分。圖2顯示為現(xiàn)有測試結(jié)構(gòu)的剖面示意圖。接觸鏈有一個(gè)致命的缺陷就是當(dāng)金屬層刻蝕不足時(shí)，只能知道接觸回路(CT loop)有問題，失效分析沒有有效的辦法直接定位，生產(chǎn)線上也難以掃描到，最終只能靠晶圓針測(circuit probing, CP)布局位置(map address)定位，為時(shí)已晚。
[0004]為了很好地監(jiān)測金屬層與接觸層(CT)的接觸狀況，現(xiàn)有的做法是:a)金屬層站點(diǎn)監(jiān)測接觸鏈阻值，阻值如果偏大，證明接觸層底部或者頂部接觸有異常，其中，接觸層與有源區(qū)的接觸異常通過磨掉金屬層很容易發(fā)現(xiàn)；b)如果接觸層頂部有問題，由于金屬層在另一端接地，所以在金屬層這個(gè)層面上很難發(fā)現(xiàn)異常；c)對(duì)于金屬開口的定位，現(xiàn)有的EMMI/0BIRCH由于測試結(jié)構(gòu)電路不通，無法應(yīng)用。
[0005]因此，提供一種新的測試結(jié)構(gòu)及測試方法以更為有效地監(jiān)測接觸層與金屬層的接觸情況，縮短發(fā)現(xiàn)缺陷的時(shí)間實(shí)屬必要。

【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種測試結(jié)構(gòu)及測試方法，用于解決現(xiàn)有技術(shù)中沒有有效的方法直接定位接觸插塞斷線連接位置，或不能快速定位缺陷位置、不能實(shí)現(xiàn)早期失效定位的問題。
[0007]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種測試結(jié)構(gòu)，包括襯底層及若干分立的第一層間金屬層，所述第一層間金屬層與所述襯底層之間通過若干第一接觸插塞電連接；所述測試結(jié)構(gòu)還包括一連續(xù)分布的第二層間金屬層，所述第二層間金屬層通過若干第二接觸插塞與所述第一層間金屬層電連接。
[0008]可選地，所述第二層間金屬層的面積大于所有第一層間金屬層的面積之和。
[0009]可選地，所述第二接觸插塞的位置與所述第一接觸插塞的位置相對(duì)應(yīng)。
[0010]可選地，所述襯底層包括若干由隔離結(jié)構(gòu)隔離出的有源區(qū)，各有源區(qū)之間通過所述第一接觸插塞及所述第一層間金屬層連接形成一條測試通路，所述測試通路兩端的第一層間金屬層分別與一金屬焊盤連接。
[0011]可選地，所述襯底層包括金屬互連層。
[0012]可選地，所述測試結(jié)構(gòu)形成在晶圓的切割道上。
[0013]可選地，所述第二層間金屬層的材料為銅或鋁，所述第二接觸插塞的材料為銅或鎢。
[0014]本發(fā)明還提供一種接觸插塞頂部接觸情況的測試方法，至少包括以下步驟:提供上述任意一種測試結(jié)構(gòu)，從所述測試結(jié)構(gòu)背面去除所述襯底層至露出所述第一接觸插塞，通過掃描電子顯微鏡下觀察所述第一接觸插塞的明暗程度，若其中一個(gè)第一接觸插塞相對(duì)于其它第一接觸插塞較暗，則判斷該第一接觸插塞與所述第一層間金屬層之間斷線連接。
[0015]可選地，測試時(shí)，所述掃描電子顯微鏡的電子加速電壓設(shè)定值小于3kV。
[0016]可選地，測試時(shí)，所述掃描電子顯微鏡的電子加速電壓范圍為0.5?2kV。
[0017]可選地，通過機(jī)械研磨結(jié)合堿性溶液腐蝕去除所述襯底層。
[0018]如上所述，本發(fā)明的測試結(jié)構(gòu)及測試方法，具有以下有益效果:1)本發(fā)明將第一層間金屬層通過第二接觸插塞連接到一個(gè)大的第二層間金屬層上，達(dá)到接地的效果，增強(qiáng)金屬斷線連接后，第一接觸插塞表面的電勢差；2)利用掃描電子顯微鏡電壓對(duì)比原理，可以從晶圓背面觀察第一接觸插塞的明暗程度來反映第一接觸插塞否與第一層間金屬層接觸好，可以快速定位缺陷位置，反映制程缺陷；3)所述第二層間金屬層可以在后續(xù)工藝中作為上一層金屬層(暫未圖形化)，即若所述第一層間金屬層為第一金屬層，則所述第二層間金屬層可作為第二金屬層，本發(fā)明在制作第二金屬層時(shí)就可發(fā)現(xiàn)第一金屬層與接觸層的連接性能，從而實(shí)現(xiàn)早期缺陷監(jiān)測的目的；4)在本發(fā)明的測試結(jié)構(gòu)中，第二層間金屬層的面積越大，測試效果越好；5)本發(fā)明的測試結(jié)構(gòu)主要設(shè)置在切割道上，能全方位地反應(yīng)整個(gè)晶圓的工藝均勻性，并且適用于深寬比較大的28nm/45nm等先進(jìn)工藝。
【附圖說明】
[0019]圖1顯示為現(xiàn)有技術(shù)中接觸鏈的平面示意圖。
[0020]圖2顯示為現(xiàn)有技術(shù)中測試結(jié)構(gòu)的剖面示意圖。
[0021]圖3顯示為本發(fā)明的測試結(jié)構(gòu)的剖面示意圖。
[0022]圖4顯示為本發(fā)明的測試方法從背面去除襯底層的示意圖。
[0023]元件標(biāo)號(hào)說明
[0024]10，6金屬焊盤
[0025]20下層導(dǎo)電層
[0026]30上層導(dǎo)電層
[0027]40接觸孔
[0028]1襯底層
[0029]11隔離結(jié)構(gòu)
[0030]12有源區(qū)
[0031]2第一層間金屬層
[0032]3第一接觸插塞
[0033]4第二層間金屬層
[0034]5第二接觸插塞
【具體實(shí)施方式】
[0035]以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0036]請(qǐng)參閱圖3及圖4。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0037]實(shí)施例一
[0038]請(qǐng)參閱圖3，本發(fā)明提供一種測試結(jié)構(gòu)，所述測試結(jié)構(gòu)可以設(shè)計(jì)在晶圓切割道上，包括包括襯底層1及若干分立的第一層間金屬層2，所述第一層間金屬層2與所述襯底層1之間通過若干第一接觸插塞3電連接；所述測試結(jié)構(gòu)還包括一連續(xù)分布的第二層間金屬層4，所述第二層間金屬層4通過若干第二接觸插塞與5所述第一層間金屬層2電連接。
[0039]具體的，所述襯底層1可以為器件層或金屬互連層。即本發(fā)明的測試結(jié)構(gòu)既可以用于監(jiān)測器件層上的接觸層(CT層)與第一金屬層(metal-ι)的接觸狀況，也可以用于監(jiān)測金屬互連層中某一通孔層(Via層)與其上金屬層(metal-N)的接觸狀況。為了敘述的方便，本發(fā)明的測試結(jié)構(gòu)中，無論所述襯底層1為器件層或金屬互連層，與其連接的CT層或Via層均統(tǒng)稱為第一接觸插塞，此處不應(yīng)過分限制本發(fā)明的保護(hù)范圍。
[0040]作為示例，所述襯底層1為器件層，包括若干由隔離結(jié)構(gòu)11隔離出的有源區(qū)12，各有源區(qū)12之間通過所述第一接觸插塞3及所述第一層間金屬層2連接形成一條測試通路，所述測試通路兩端分別與一金屬焊盤6連接。所述第一接觸插塞3的材料優(yōu)選為鎢。當(dāng)然，所述第一接觸插塞3的材料也可以為銅或其它導(dǎo)電材料。
[0041]具體的，所述第一層間金屬層2通過若干第二接觸插塞5連接到一個(gè)大的連續(xù)分布的第二層間金屬層4上，達(dá)到接地的效果，增強(qiáng)金屬表面的電勢差。若所述第一層間金屬層2作為第一金屬層(metal-1),則所述第二層間金屬層4可在沉積第二金屬層(metal-2)時(shí)形成，作為第二金屬層。同理，若所述第一層間金屬層2作為第N金屬層(m