專利名稱：一種線路板特性阻抗測(cè)試系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種能夠快速測(cè)試印刷線路板特性阻抗的系統(tǒng)和方法。

背景技術(shù)：
近幾年來(lái)，隨著臺(tái)式電腦(PC機(jī))、筆記本電腦、手機(jī)、數(shù)字電視、機(jī)頂盒、消費(fèi)電子(MP3、MP4、游戲機(jī)、數(shù)碼相機(jī)等)、通信設(shè)備和汽車電子等電子產(chǎn)品的飛速發(fā)展，其信號(hào)傳輸頻率和速度越來(lái)越高，對(duì)所使用的線路板(PCB)提出了嚴(yán)格的特性阻抗測(cè)試要求。
PCB板線路的特性阻抗和板上線路的物理尺寸、PCB制造材料、加工工藝等均有關(guān)，可能每一批線路板的特性阻抗都不一樣。為了控制線路阻抗，PCB制造商需要對(duì)生產(chǎn)的每一塊PCB進(jìn)行嚴(yán)格的特性阻抗測(cè)試，檢驗(yàn)是否符合設(shè)計(jì)和生產(chǎn)的要求；制造商根據(jù)測(cè)試結(jié)果，可以通過(guò)改變線路寬度、疊層厚度、控制蝕刻等方法，調(diào)整或補(bǔ)償不同批次PCB的特性阻抗，滿足客戶對(duì)PCB板特性阻抗控制精度的要求。
傳統(tǒng)的測(cè)試系統(tǒng)需要采用取樣示波器和階躍脈沖發(fā)生/取樣器組成的時(shí)域反射計(jì)(TDR)這樣的專業(yè)實(shí)驗(yàn)室設(shè)備，來(lái)測(cè)試線路板上蝕刻線路或者測(cè)試樣板的特性阻抗。這種測(cè)試設(shè)備存在若干缺點(diǎn)，例如操作復(fù)雜，成本高昂，測(cè)試速度慢，儀器容易被靜電擊穿損壞，對(duì)測(cè)試工作環(huán)境要求苛刻等。


發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種線路板特性阻抗測(cè)試系統(tǒng)和方法，以對(duì)高速、高頻線路板特性阻抗實(shí)現(xiàn)簡(jiǎn)潔、快速、準(zhǔn)確的測(cè)試，提高線路板特性阻抗檢測(cè)效率。
為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是 提供一種線路板特性阻抗測(cè)試系統(tǒng)，包括測(cè)試主機(jī)、探針、PC機(jī)打印機(jī)和運(yùn)行于PC機(jī)上的分析軟件。
所述測(cè)試主機(jī)至少包括 一脈沖發(fā)生電路，與邏輯控制模塊連接，用于產(chǎn)生激勵(lì)階躍脈沖信號(hào)； 一脈沖接收電路，連接于信號(hào)采集模塊和同軸開關(guān)之間，用于采樣待測(cè)線路反射回來(lái)的脈沖信號(hào)； 一同軸開關(guān)，連接于脈沖發(fā)生電路、脈沖接收電路和接插探針的輸出端口之間，受邏輯控制模塊控制切換測(cè)試方式，實(shí)現(xiàn)信號(hào)的導(dǎo)入導(dǎo)出； 一信號(hào)采集模塊，連接于CPU處理模塊與脈沖接收電路之間，用于對(duì)接收到的反射信號(hào)濾波、放大并轉(zhuǎn)化成數(shù)字信號(hào)送入存儲(chǔ)器中存儲(chǔ)，供CPU讀??； 一邏輯控制模塊，與CPU處理模塊連接，接受CPU指令對(duì)脈沖發(fā)生模塊、脈沖接收電路、信號(hào)采集模塊及同軸開關(guān)的工作進(jìn)行協(xié)調(diào)控制； 一CPU處理模塊，與PC機(jī)連接通訊，接受PC機(jī)發(fā)送的測(cè)試控制命令和測(cè)試參數(shù)，翻譯PC機(jī)命令，發(fā)送給邏輯控制模塊。
一種具體的方案為所述的同軸開關(guān)K的引腳S1、S5分別連接負(fù)載電阻，引腳S2、S4分別連接兩輸出通道CHA、CHB端；引腳S3連接脈沖發(fā)生電路；同軸開關(guān)K的3個(gè)控制引腳K1+、K2+、K-均連接邏輯控制電路；邏輯控制電路控制同軸開關(guān)切換，可將引腳S2和/或S4連接到引腳S3，使連接于S3處的脈沖發(fā)生電路輸出的激勵(lì)脈沖加載到輸出通道CHA和/或CHB上。
一種更具體的方案為所述的CPU處理模塊包括DSP數(shù)字信號(hào)處理器及與其連接的ARM微處理器，所述CPU處理模塊通過(guò)ARM微處理器上行與PC機(jī)通訊、通過(guò)DSP數(shù)字信號(hào)處理器下行與邏輯控制模塊通訊，并采集存儲(chǔ)器中數(shù)據(jù)。
所述線路板特性阻抗測(cè)試方法，步驟為 (1)用戶通過(guò)PC機(jī)，設(shè)定好測(cè)試開始點(diǎn)和結(jié)束點(diǎn)，即測(cè)試區(qū)間； (2)用戶根據(jù)線路板設(shè)計(jì)要求的特性阻抗值和容許范圍在PC機(jī)上設(shè)置測(cè)試文件的參數(shù)，上層軟件自動(dòng)生成批量測(cè)試列表； (3)啟動(dòng)特性阻抗測(cè)試系統(tǒng)中測(cè)試主機(jī)； (4)PC機(jī)通過(guò)CPU處理模塊發(fā)送測(cè)試命令和測(cè)試參數(shù)給邏輯控制電路； (5)邏輯控制電路控制脈沖發(fā)生電路產(chǎn)生階躍脈沖信號(hào)加載到被測(cè)線路板上； (6)脈沖接收電路、信號(hào)采集模塊協(xié)同工作，采集設(shè)定數(shù)量的采樣點(diǎn)，并存儲(chǔ)到存儲(chǔ)器中； (7)CPU處理模塊讀取存儲(chǔ)器的數(shù)據(jù)，拼接采樣波形，計(jì)算測(cè)試阻抗，和設(shè)定的特性阻抗值及容許范圍進(jìn)行比較，得到“合格”與“不合格”結(jié)果； (8)單次測(cè)試結(jié)束后，PC機(jī)讀取CPU的處理數(shù)據(jù)和結(jié)果，顯示測(cè)試波形和測(cè)試結(jié)果，并生成報(bào)表打印。
本發(fā)明的優(yōu)點(diǎn)在于(1)相對(duì)于現(xiàn)有技術(shù)，本發(fā)明所述系統(tǒng)采用智能化和自動(dòng)化設(shè)計(jì)，用戶只需對(duì)PC機(jī)進(jìn)行簡(jiǎn)單的初始化設(shè)置就能迅速進(jìn)行自動(dòng)測(cè)試、顯示結(jié)果、自動(dòng)生成報(bào)表并打印，大大簡(jiǎn)化了人工操作步驟，降低了操作難度；(2)輸出端采用同軸開關(guān)進(jìn)行切換，使用“單個(gè)階躍脈沖發(fā)生電路和單個(gè)接收通道”實(shí)現(xiàn)差分線路阻抗的測(cè)試，避免了采用兩個(gè)階躍脈沖發(fā)生電路或兩個(gè)接收通道測(cè)試時(shí)，由于兩個(gè)脈沖發(fā)生電路或兩個(gè)通道不能完全一致帶來(lái)的誤差問(wèn)題，有效提高了測(cè)試精度；(3)當(dāng)系統(tǒng)不工作時(shí)，利用同軸開關(guān)切斷階躍脈沖發(fā)生和接收電路同輸出通道的連接，從物理上斷絕了測(cè)試主機(jī)與外界的連接，有效降低了外部靜電對(duì)測(cè)試主機(jī)的損壞概率。



圖1為本發(fā)明所述線路板特性阻抗測(cè)試系統(tǒng)原理組成示意框圖； 圖2為所述同軸開關(guān)實(shí)施例原理示意圖； 圖3是本發(fā)明所述同軸開關(guān)工作于CTL1模式，階躍脈沖加載到CHA通道，CHB連接到負(fù)載電阻時(shí)電路示意圖； 圖4是同軸開關(guān)工作于CTL2模式，階躍脈沖加載到CHB通道，CHA連接到負(fù)載電阻時(shí)電路示意圖； 圖5為圖3、圖4的等效電路圖； 圖6是同軸開關(guān)工作于CTL3模式，階躍脈沖同時(shí)加載到CHA和CHB通道電路示意圖； 圖7為圖6的等效電路圖； 圖8為所述線路板特性阻抗測(cè)試方法流程示意圖。

具體實(shí)施例方式 為了便于本領(lǐng)域技術(shù)人員理解，下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明 如圖1，所述線路板特性阻抗測(cè)試系統(tǒng)，包括測(cè)試主機(jī)100、插接于測(cè)試主機(jī)上的探針103、PC機(jī)101和聯(lián)設(shè)于PC機(jī)上的打印機(jī)102。所述測(cè)試主機(jī)包括脈沖發(fā)生電路205、同軸開關(guān)206、脈沖接收電路209、信號(hào)采集模塊、邏輯控制模塊202和CPU處理模塊101。
所述脈沖發(fā)生電路205，其與邏輯控制模塊202連接，用于產(chǎn)生激勵(lì)階躍脈沖信號(hào)。當(dāng)接入被測(cè)線路開始測(cè)試時(shí)，高速階躍脈沖信號(hào)沿著被測(cè)線路傳播，遇到阻抗不連續(xù)點(diǎn)時(shí)發(fā)生反射。本系統(tǒng)中要求其產(chǎn)生的階躍脈沖信號(hào)上升沿上升時(shí)間范圍在120ps～160ps之間，脈沖幅值范圍在200mV～300mV之間，頻率范圍在10kHz～200kHz之間。信號(hào)最佳選值為上升時(shí)間小于150ps，幅度250mV，脈沖頻率32.768kHz。
所述同軸開關(guān)206，連接于脈沖發(fā)生電路、脈沖接收電路和接插探針的輸出端口之間，受邏輯控制模塊控制切換測(cè)試方式，實(shí)現(xiàn)信號(hào)的導(dǎo)入導(dǎo)出。
所述脈沖接收電路209，連接于信號(hào)采集模塊和同軸開關(guān)之間，用于采樣待測(cè)線路反射回來(lái)的脈沖信號(hào)。
所述信號(hào)采集模塊，包括依次連接的A/D轉(zhuǎn)換電路204和FIFO存儲(chǔ)器電路203，用于對(duì)接收到的反射信號(hào)濾波、放大、轉(zhuǎn)化成數(shù)字信號(hào)后存儲(chǔ)。
所述邏輯控制模塊202，與CPU處理模塊101連接，接受CPU指令對(duì)脈沖發(fā)生電路、脈沖接收電路、信號(hào)采集模塊工作進(jìn)行協(xié)調(diào)控制。邏輯控制模塊202接收脈沖發(fā)生電路的時(shí)鐘1，經(jīng)過(guò)同步和時(shí)序調(diào)整之后產(chǎn)生給脈沖發(fā)生電路的控制信號(hào)1、給ADC模數(shù)轉(zhuǎn)換電路的時(shí)鐘信號(hào)2和給脈沖接收電路的時(shí)鐘信號(hào)3。邏輯控制模塊202通過(guò)控制信號(hào)3配置同軸開關(guān)的工作模式；通過(guò)控制信號(hào)1控制脈沖發(fā)生電路的觸發(fā)、開始和結(jié)束工作；通過(guò)控 制信號(hào)2控制脈沖接收電路和ADC轉(zhuǎn)換、存儲(chǔ)數(shù)據(jù)的工作時(shí)序。
所述CPU處理模塊，與PC機(jī)101連接通訊，接受PC機(jī)發(fā)送的測(cè)試控制命令和測(cè)試參數(shù)，翻譯PC機(jī)命令，發(fā)送給邏輯控制模塊。PC機(jī)與打印設(shè)備102連接。
所述的CPU處理模塊可以包括DSP數(shù)字信號(hào)處理器及與其連接的ARM微處理器。所述CPU處理模塊通過(guò)ARM微處理器上行與PC機(jī)通訊、通過(guò)DSP數(shù)字信號(hào)處理器下行與邏輯控制模塊通訊，DSP可以通過(guò)EMIF和SPI接口與邏輯控制模塊通訊，并采集存儲(chǔ)器中數(shù)據(jù)。這里DSP數(shù)字信號(hào)處理器與ARM微處理器通過(guò)HPI口實(shí)現(xiàn)通信。
上述ARM微處理器可以通過(guò)網(wǎng)絡(luò)通信口(LAN)與PC機(jī)進(jìn)行通信，接受PC機(jī)發(fā)送的測(cè)試控制命令和測(cè)試參數(shù)，翻譯PC機(jī)命令，發(fā)送給邏輯控制模塊(FPGA)。測(cè)試開始之后，F(xiàn)PGA按照測(cè)試要求控制脈沖發(fā)生電路向被測(cè)線路板發(fā)射階躍脈沖信號(hào)，并接收反射回來(lái)的電壓信號(hào)，采集、轉(zhuǎn)換成數(shù)字信號(hào)后存儲(chǔ)，然后由CPU處理模塊處理、進(jìn)行阻抗變換運(yùn)算，最后通過(guò)網(wǎng)絡(luò)接口傳送到PC機(jī)中進(jìn)行顯示并生成報(bào)表、打印。
所述PC機(jī)運(yùn)行一上層軟件，上層軟件主要包括網(wǎng)絡(luò)接口電路監(jiān)控、收發(fā)數(shù)據(jù)、處理分析數(shù)據(jù)以及控制特性阻抗測(cè)試主機(jī)工作。在測(cè)試過(guò)程結(jié)束后，PC機(jī)讀取CPU處理后的數(shù)據(jù)和結(jié)果，最后在屏幕上顯示測(cè)試波形和測(cè)試結(jié)果，并生成報(bào)表打印。或者PC機(jī)也可以完成CPU的數(shù)據(jù)處理、阻抗變換運(yùn)算等工作，以簡(jiǎn)化測(cè)試主機(jī)中CPU處理模塊。
如圖2，為所述同軸開關(guān)實(shí)施例原理示意圖。
所述的同軸開關(guān)K的引腳S1、S5分別連接50歐姆負(fù)載電阻，引腳S2、S4分別連接CHA、CHB兩輸出通道接口端；引腳S3連接脈沖發(fā)生電路；同軸開關(guān)K的3個(gè)控制引腳K1+、K2+、K-均連接邏輯控制電路；邏輯控制電路控制同軸開關(guān)切換，可將引腳S2和/或S4連接到引腳S3，使連接于S3處的脈沖發(fā)生電路輸出的激勵(lì)脈沖加載到輸出通道CHA和/或CHB上。
所述同軸開關(guān)受控工作的邏輯關(guān)系如下表

本發(fā)明通過(guò)同軸開關(guān)的切換，采用單個(gè)階躍脈沖發(fā)生電路和單個(gè)接收通道實(shí)現(xiàn)差分線路阻抗的測(cè)試。解決了現(xiàn)有技術(shù)中采用兩個(gè)階躍脈沖發(fā)生電路或兩個(gè)接收通道測(cè)試時(shí)，由于兩個(gè)脈沖發(fā)生電路或兩個(gè)通道不能完全一致帶來(lái)的誤差問(wèn)題，有效提高了測(cè)試精度。
同軸開關(guān)各種工作方式及等效電路如圖3至圖7所示。
基于上述測(cè)試系統(tǒng)，所述的線路板特性阻抗測(cè)試方法步驟為 (1)用戶通過(guò)PC機(jī)，設(shè)定好測(cè)試開始點(diǎn)和結(jié)束點(diǎn)，即測(cè)試區(qū)間； (2)用戶根據(jù)線路板設(shè)計(jì)要求的特性阻抗值和容許范圍在PC機(jī)上設(shè)置測(cè)試文件的參數(shù)，上層軟件自動(dòng)生成批量測(cè)試列表； (3)啟動(dòng)特性阻抗測(cè)試系統(tǒng)中測(cè)試主機(jī)； (4)PC機(jī)通過(guò)CPU處理模塊發(fā)送測(cè)試命令和測(cè)試參數(shù)給邏輯控制電路； (5)邏輯控制電路控制脈沖發(fā)生電路產(chǎn)生階躍脈沖信號(hào)加載到被測(cè)線路板上； (6)脈沖接收電路、信號(hào)采集模塊協(xié)同工作，采集設(shè)定數(shù)量的采樣點(diǎn)，并存儲(chǔ)到存儲(chǔ)器中； (7)(7)CPU處理模塊讀取存儲(chǔ)器的數(shù)據(jù)，拼接采樣波形，計(jì)算測(cè)試阻抗，和設(shè)定的特性阻抗值及容許范圍進(jìn)行比較，得到“合格”與“不合格”結(jié)果； (8)單次測(cè)試結(jié)束后，PC機(jī)讀取CPU的處理數(shù)據(jù)和結(jié)果，顯示測(cè)試波形和測(cè)試結(jié)果，并生成報(bào)表打印。
測(cè)試主機(jī)按照批量測(cè)試列表的設(shè)定參數(shù)和順序?qū)γ總€(gè)測(cè)試點(diǎn)依次進(jìn)行一次測(cè)試；如果設(shè)置的是平均測(cè)試方式則重復(fù)進(jìn)行多次測(cè)試后計(jì)算。根據(jù)設(shè)定的要求可由PC機(jī)和CPU處理模塊兩者至少其一計(jì)算測(cè)試阻抗，采用平均方式的測(cè)試還可以計(jì)算得到平均值、最大值、最小值和標(biāo)準(zhǔn)偏差結(jié)果，測(cè)試結(jié)果和設(shè)定的線路板特性阻抗值及容許范圍進(jìn)行比較，得到“合格”與“不合格”結(jié)果。
本發(fā)明所述的系統(tǒng)通用型和擴(kuò)展性均很強(qiáng)，首先在步驟1、2中，對(duì)于不同的PCB板、PCB板上不同的測(cè)試點(diǎn)，需要設(shè)置不同的參數(shù)。每個(gè)測(cè)試點(diǎn)都有一個(gè)測(cè)試參數(shù)，設(shè)置好之后，用戶需要及時(shí)保存該參數(shù)；在設(shè)定了一個(gè)測(cè)試點(diǎn)及參數(shù)之后，用戶可以繼續(xù)添加下一個(gè)測(cè)試點(diǎn)及參數(shù)；待用戶設(shè)定完所有的測(cè)試點(diǎn)之后，軟件自動(dòng)生成測(cè)試列表；用戶可以對(duì)該列表進(jìn)行重新排序、修改或添加參數(shù)，最后保存為單獨(dú)的測(cè)試文件；以后需要重新進(jìn)行同樣的測(cè)試時(shí)，可以打開保存測(cè)試文件，繼續(xù)進(jìn)行測(cè)試。
每個(gè)測(cè)試點(diǎn)的參數(shù)主要有 步驟3，當(dāng)測(cè)試列表生成之后，用戶就可以直接進(jìn)行批量化自動(dòng)測(cè)試。單擊軟件的開始鍵，或者按下鍵盤的Enter鍵啟動(dòng)與PC機(jī)連設(shè)好的測(cè)試主機(jī)，測(cè)試主機(jī)內(nèi)部所有軟、硬件模塊同時(shí)啟動(dòng)，進(jìn)入工作狀態(tài)。
步驟4，PC機(jī)根據(jù)測(cè)試文件發(fā)送測(cè)試命令和測(cè)試參數(shù)給CPU處理模塊。CPU翻譯測(cè)試參數(shù)，判斷是測(cè)試方式是單端測(cè)試或差分測(cè)試，判斷測(cè)試通道，設(shè)定采樣時(shí)刻的開始點(diǎn)和結(jié)束點(diǎn)，設(shè)定采樣數(shù)據(jù)的個(gè)數(shù)N。然后發(fā)送開始測(cè)試命令、測(cè)試控制命令給FPGA邏輯控制電路。
步驟5、6后可分為幾種情況 (1)、如果用戶選擇CHA或CHB通道實(shí)行單端測(cè)試方式，則按以下步驟執(zhí)行 a、FPGA邏輯控制電路發(fā)送CTL1或CTL2命令給同軸開關(guān)，然后發(fā)送開始命令給階躍脈沖發(fā)生電路。
b、脈沖發(fā)生電路產(chǎn)生的階躍脈沖信號(hào)經(jīng)由CHA或CHB通道傳送到被測(cè)線路板上，信號(hào)遇到阻抗不連續(xù)點(diǎn)發(fā)生反射，由脈沖接收電路接收該發(fā)射信號(hào)，經(jīng)信號(hào)采集模塊處理轉(zhuǎn)換成數(shù)字信號(hào)，存儲(chǔ)到FIFO存儲(chǔ)器中； c、FPGA邏輯控制電路控制各電路重復(fù)a、b操作，直到采集并存儲(chǔ)的數(shù)據(jù)個(gè)數(shù)達(dá)到設(shè)定值； d、FPGA電路發(fā)送CTL4命令給同軸開關(guān)，將CHA或CHB通道與被測(cè)線路板隔開； e、同時(shí)FPGA電路發(fā)送測(cè)試完成中斷信號(hào)給CPU，通知CPU讀取數(shù)據(jù)。
(2)、如果用戶選擇差分阻抗測(cè)試方式，即對(duì)線路板上的差分線路阻抗進(jìn)行測(cè)試，則需要先后使用CHA和CHB通道，具體操作如下 首先使用CHA通道 a、FPGA邏輯控制電路發(fā)送CTL1命令給同軸開關(guān)，然后發(fā)送開始命令給階躍脈沖發(fā)生電路； b、脈沖發(fā)生電路產(chǎn)生的階躍脈沖信號(hào)經(jīng)由CHA通道送到被測(cè)線路板上，經(jīng)過(guò)反射之后由接收電路接收該信號(hào)，并由信號(hào)采集模塊轉(zhuǎn)換成數(shù)字信號(hào)，存儲(chǔ)到FIFO存儲(chǔ)器中； c、FPGA邏輯控制電路反復(fù)重復(fù)a、b，直到采集并存儲(chǔ)到設(shè)定個(gè)數(shù)的數(shù)據(jù)； 然后使用CHB通道 d、FPGA邏輯控制電路發(fā)送CTL2命令給同軸開關(guān)，然后發(fā)送開始命令給階躍脈沖發(fā)生電路； e、階躍脈沖發(fā)生電路產(chǎn)生的脈沖信號(hào)經(jīng)由CHB通道送到被測(cè)線路板上，經(jīng)過(guò)反射之后由接收電路接收該信號(hào)，并由信號(hào)采集模塊轉(zhuǎn)換成數(shù)字信號(hào)，存儲(chǔ)到FIFO存儲(chǔ)器中。
f、邏輯控制電路反復(fù)重復(fù)d、e，直到采集并存儲(chǔ)到設(shè)定個(gè)數(shù)的數(shù)據(jù)；最后同時(shí)使用CHA和CHB通道 g、邏輯控制電路繼續(xù)發(fā)送CTL3命令給同軸開關(guān)，然后發(fā)送開始命令給脈沖發(fā)生電路； h、脈沖發(fā)生電路產(chǎn)生的脈沖信號(hào)經(jīng)由CHA送到被測(cè)線路板上，經(jīng)過(guò)反射之后由接收電路接收該信號(hào)，并由信號(hào)采集模塊轉(zhuǎn)換成數(shù)字信號(hào)，存儲(chǔ)到FIFO存儲(chǔ)器中； i、邏輯控制電路反復(fù)重復(fù)g、h，直到ADC模數(shù)轉(zhuǎn)換電路采集并存儲(chǔ)到設(shè)定個(gè)數(shù)數(shù)據(jù)，發(fā)送中斷給CPU； j、FPGA電路發(fā)送CTL4命令給同軸開關(guān)，將CHA或CHB通道與被測(cè)線路板隔開。
步驟7，CPU收到FPGA最終發(fā)送的測(cè)試完成的中斷信號(hào)之后讀取FIFO存儲(chǔ)器中的數(shù)據(jù)，拼接采樣波形，計(jì)算測(cè)試阻抗，采用平均方式的測(cè)試還可以得到平均值、最大值、最小值、標(biāo)準(zhǔn)偏差。采用差分測(cè)試方式可以得到偶模和差分阻抗結(jié)果。最后CPU根據(jù)線路板設(shè)計(jì)的特性阻抗值及容許范圍進(jìn)行比較，得出“合格”與“不合格”結(jié)果。
步驟8，單個(gè)測(cè)試點(diǎn)測(cè)試結(jié)束后，PC機(jī)讀取CPU的處理的數(shù)據(jù)和結(jié)果，顯示測(cè)該測(cè)試點(diǎn)波形和測(cè)試結(jié)果，并生成報(bào)表，打印。單個(gè)測(cè)試點(diǎn)測(cè)試完成后，用戶可以在PC機(jī)上選擇暫停、停止或繼續(xù)測(cè)試。如果選擇繼續(xù)，軟件自動(dòng)調(diào)用下一個(gè)測(cè)試點(diǎn)的測(cè)試參數(shù)，準(zhǔn)備下一次測(cè)試，用戶選擇開始，就可以自動(dòng)運(yùn)行步驟3～8，進(jìn)行自動(dòng)測(cè)試、處理、顯示結(jié)果和生成報(bào)表。
CPU的具體計(jì)算過(guò)程結(jié)合圖3到圖7說(shuō)明如下 已知發(fā)射的階躍脈沖電壓為Vp，輸出阻抗為RS，經(jīng)過(guò)同軸開關(guān)的切換，進(jìn)行三次測(cè)試，階躍脈沖分別加載到CHA、CHB及同時(shí)加載到CHA和CHB上；脈沖接收電路接收到反射信號(hào)處理后再經(jīng)過(guò)CPU處理和運(yùn)算，可以依次得到三個(gè)電壓VrefA、VrefB和VrefAB。設(shè)Ze是對(duì)稱差分輸出線的共模阻抗，Zx是它兩條單獨(dú)輸出線之間的耦合阻抗，Zo為對(duì)稱差分傳輸線的差分阻抗。
當(dāng)階躍脈沖加載到CHA和CHB時(shí)，根據(jù)圖7可以得到表達(dá)式(1) 計(jì)算表達(dá)式(1)可以得到Ze的結(jié)果 當(dāng)階躍脈沖只加載到CHA時(shí)，根據(jù)圖5，設(shè)定一個(gè)中間變量Zt1為圖5中Ze、

Zx三個(gè)電阻網(wǎng)絡(luò)的等效阻抗，同樣，當(dāng)階躍脈沖只加載到CHB時(shí)，設(shè)定一個(gè)中間變量Zt2為圖5中ze、

Zx三個(gè)電阻網(wǎng)絡(luò)的等效阻抗。
根據(jù)圖5的等效電路可以得到表達(dá)式 于是有 計(jì)算(3)、(4)可以得到Zt1、Zt2的表達(dá)式 根據(jù)圖5的等效電路還可以得到表達(dá)式(7)、(8) 計(jì)算表達(dá)式(7)、(8)可以得到Zx的表達(dá)式(9) 將(5)或(6)式代入到(9)式就可以得到Zx的最終結(jié)果。
Zo為對(duì)稱差分傳輸線的差分阻抗，則可以得到最終的差分阻抗計(jì)算結(jié)果。
表達(dá)式(5)得出了階躍脈沖只加載于CHA時(shí)，CPU計(jì)算的CHA測(cè)試阻抗結(jié)果。
表達(dá)式(6)得出了階躍脈沖只加載于CHB時(shí)，CPU計(jì)算的CHB測(cè)試阻抗結(jié)果。
表達(dá)式(10)得出了差分特性阻抗測(cè)試最終的差分阻抗計(jì)算結(jié)果。
當(dāng)對(duì)稱差分傳輸線的對(duì)稱性比較好的時(shí)候，(8)、(9)兩個(gè)測(cè)試結(jié)果繪制的阻抗曲線基本上是重合的，如果對(duì)稱性不佳，測(cè)試結(jié)果就會(huì)有較大誤差。根據(jù)表達(dá)式(8)、(9)也可以得到對(duì)稱差分傳輸線的非對(duì)稱性(unbalance)結(jié)果，如表達(dá)式(11)所示。
用戶根據(jù)設(shè)計(jì)要求，可自定義對(duì)稱差分傳輸線允許的非對(duì)稱性范圍，如果超過(guò)該范圍，則表明該對(duì)稱差分傳輸線不符合設(shè)定要求。
綜上所述，本發(fā)明所公開的線路板特性阻抗測(cè)試系統(tǒng)及測(cè)試方法采用智能化和自動(dòng)化的設(shè)計(jì)，采用測(cè)試主機(jī)結(jié)合PC機(jī)共同完成測(cè)試過(guò)程，PC機(jī)采用普通電腦即可，PC機(jī)上運(yùn)行特定軟件程序，利用PC機(jī)簡(jiǎn)單友好的人機(jī)界面使操作簡(jiǎn)單、方便，簡(jiǎn)化了線路板特性阻抗測(cè)試步驟，降低了操作的難度，大大提高了工作效率。同時(shí)測(cè)試主機(jī)替代了價(jià)格昂貴的時(shí)域反射計(jì)，有效降低了測(cè)試成本。
需要說(shuō)明的是，以上所述系統(tǒng)中的實(shí)施方式及方法僅為本發(fā)明較佳的實(shí)施方案及其工作方法，不能將其理解為對(duì)本發(fā)明保護(hù)范圍的限制，在未脫離本發(fā)明構(gòu)思前提下，對(duì)本發(fā)明所做的任何均等變化與修飾均屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1、一種線路板特性阻抗測(cè)試系統(tǒng)，包括測(cè)試主機(jī)、探針、PC機(jī)、打印機(jī)和運(yùn)行于PC機(jī)上的分析軟件，其特征在于所述測(cè)試主機(jī)至少包括
一脈沖發(fā)生電路，與邏輯控制模塊連接，用于產(chǎn)生階躍脈沖信號(hào)；
一同軸開關(guān)，連接于脈沖發(fā)生電路、脈沖接收電路和接插探針的輸出端口之間，受邏輯控制模塊控制切換測(cè)試方式，實(shí)現(xiàn)信號(hào)的導(dǎo)入導(dǎo)出；
一脈沖接收電路，連接于信號(hào)采集模塊和同軸開關(guān)之間，用于采樣待測(cè)線路反射回來(lái)的脈沖信號(hào)；
一信號(hào)采集模塊，連接于CPU處理模塊與脈沖接收電路之間，用于對(duì)接收到的反射信號(hào)濾波、放大并轉(zhuǎn)化成數(shù)字信號(hào)送入存儲(chǔ)器中存儲(chǔ)，供CPU讀取；
一邏輯控制模塊，與CPU處理模塊連接，接受CPU指令對(duì)脈沖發(fā)生電路、脈沖接收電路、信號(hào)采集模塊及同軸開關(guān)的工作進(jìn)行協(xié)調(diào)控制；
CPU處理模塊，與PC機(jī)連接通訊，接受PC機(jī)發(fā)送的測(cè)試控制命令和測(cè)試參數(shù)，翻譯PC機(jī)命令，發(fā)送給邏輯控制模塊。
2、根據(jù)權(quán)利要求1所述的線路板特性阻抗測(cè)試系統(tǒng)，其特征在于所述的同軸開關(guān)K的引腳S1、S5分別連接負(fù)載電阻，引腳S2、S4分別連接兩輸出通道CHA、CHB端；引腳S3連接脈沖發(fā)生電路；同軸開關(guān)K的3個(gè)控制引腳K1+、K2+、K-均連接邏輯控制電路；邏輯控制電路控制同軸開關(guān)切換，可將引腳S2和/或S4連接到引腳S3，使連接于S3處的脈沖發(fā)生電路輸出的激勵(lì)脈沖加載到輸出通道CHA和/或CHB上。
3、根據(jù)權(quán)利要求2所述的線路板特性阻抗測(cè)試系統(tǒng)，其特征在于所述探針包括單端測(cè)試探針和差分測(cè)試探針。
4、根據(jù)權(quán)利要求3所述的線路板特性阻抗測(cè)試系統(tǒng)，其特征在于所述脈沖發(fā)生電路采用周期性矩形脈沖發(fā)生電路，該電路所產(chǎn)生的階躍脈沖信號(hào)上升沿上升時(shí)間范圍為120ps～160ps，脈沖幅值范圍為200mV～300mV，頻率范圍為10kHz～200kHz。
5、根據(jù)權(quán)利要求1或4所述的線路板特性阻抗測(cè)試系統(tǒng)，其特征在于所述CPU處理模塊包括數(shù)字信號(hào)處理器DSP及與其連接的ARM微處理器，所述CPU處理模塊通過(guò)ARM微處理器上行與PC機(jī)通訊、通過(guò)數(shù)字信號(hào)處理器DSP下行與邏輯控制模塊通訊，并采集存儲(chǔ)器中數(shù)據(jù)。
6、一種線路板特性阻抗測(cè)試方法，步驟為
(1)用戶通過(guò)PC機(jī)，設(shè)定好測(cè)試開始點(diǎn)和結(jié)束點(diǎn)，即測(cè)試區(qū)間；
(2)用戶根據(jù)線路板設(shè)計(jì)要求的特性阻抗值和容許范圍在PC機(jī)上設(shè)置測(cè)試文件的參數(shù)，上層軟件自動(dòng)生成批量測(cè)試列表；
(3)啟動(dòng)特性阻抗測(cè)試系統(tǒng)中測(cè)試主機(jī)；
(4)PC機(jī)通過(guò)CPU處理模塊發(fā)送測(cè)試命令和測(cè)試參數(shù)給邏輯控制電路；
(5)邏輯控制電路控制脈沖發(fā)生電路產(chǎn)生階躍脈沖信號(hào)加載到被測(cè)線路板上；
(6)脈沖接收電路、信號(hào)采集模塊協(xié)同工作，采集設(shè)定數(shù)量的采樣點(diǎn)，并存儲(chǔ)到存儲(chǔ)器中；
(7)CPU處理模塊讀取存儲(chǔ)器的數(shù)據(jù)，拼接采樣波形，計(jì)算測(cè)試阻抗，和設(shè)定的特性阻抗值及容許范圍進(jìn)行比較，得到“合格”與“不合格”結(jié)果；
(8)單次測(cè)試結(jié)束后，PC機(jī)讀取CPU的處理數(shù)據(jù)和結(jié)果，顯示測(cè)試波形和測(cè)試結(jié)果，并生成報(bào)表打印。
7、根據(jù)權(quán)利要求6所述的線路板特性阻抗測(cè)試方法，其特征在于所述步驟(2)需對(duì)應(yīng)不同的線路板、線路板上不同的測(cè)試點(diǎn)設(shè)置相應(yīng)參數(shù)；每個(gè)測(cè)試點(diǎn)對(duì)應(yīng)一個(gè)測(cè)試參數(shù)，參數(shù)設(shè)定后，用戶需保存該參數(shù)；用戶設(shè)定好全部測(cè)試點(diǎn)參數(shù)后，軟件自動(dòng)生成測(cè)試列表；用戶能夠?qū)υ摿斜磉M(jìn)行重新排序、修改或添加參數(shù)，最后保存為單獨(dú)的測(cè)試文件；該測(cè)試文件可供隨時(shí)調(diào)用。
8、根據(jù)權(quán)利要求6或7所述的線路板特性阻抗測(cè)試方法，其特征在于步驟(7)中所述的計(jì)算測(cè)試阻抗包括計(jì)算對(duì)稱差分輸出線的共模阻抗ze、計(jì)算對(duì)稱差分輸出線的差分阻抗Zo、兩條單獨(dú)輸出線之間的耦合阻抗Zx、對(duì)稱差分傳輸線的非對(duì)稱性Ub以及計(jì)算階躍脈沖信號(hào)單獨(dú)加載于CHA或CHB通道測(cè)單獨(dú)線路的阻抗值Zt1或Zt2。
9、根據(jù)權(quán)利要求8所述的線路板特性阻抗測(cè)試方法，其特征在于
所述Zt1計(jì)算公式為Zt2計(jì)算公式為所述對(duì)稱差分輸出線的共模阻抗ze計(jì)算公式為
所述兩條單獨(dú)輸出線之間的耦合阻抗Zx計(jì)算公式為
所述對(duì)稱差分輸出線的差分阻抗Zo計(jì)算公式為
其中，Vp為脈沖發(fā)生電路產(chǎn)生的階躍脈沖電壓幅值，RS為脈沖發(fā)生電路輸出阻抗，VrefA、VrefB和VrefAB分別為階躍脈沖單獨(dú)加載到CHA、CHB和同時(shí)加載到CHA和CHB上時(shí)測(cè)得的反射信號(hào)電壓值。
10、根據(jù)權(quán)利要求8所述的線路板特性阻抗測(cè)試方法，其特征在于所述對(duì)稱差分傳輸線的非對(duì)稱性計(jì)算公式為
全文摘要
本發(fā)明公開了一種能夠快速測(cè)試印刷線路板特性阻抗的系統(tǒng)和方法。包括測(cè)試主機(jī)、探針、PC機(jī)、打印機(jī)和運(yùn)行于PC機(jī)上的分析軟件。所述測(cè)試主機(jī)包括脈沖發(fā)生電路、脈沖接收電路、同軸開關(guān)、信號(hào)采集模塊、邏輯控制模塊和CPU處理模塊。所述系統(tǒng)采用智能化和自動(dòng)化設(shè)計(jì)，結(jié)合所述測(cè)試方法，用戶只需對(duì)PC機(jī)進(jìn)行簡(jiǎn)單的初始化設(shè)置就能進(jìn)行自動(dòng)測(cè)試、顯示結(jié)果等，簡(jiǎn)化了人工操作步驟，降低了操作的難度。系統(tǒng)中輸出端采用同軸開關(guān)進(jìn)行切換，可以使用單個(gè)階躍脈沖發(fā)射和單個(gè)接收通道實(shí)現(xiàn)差分阻抗測(cè)試，避免了采用兩個(gè)不完全一致的階躍脈沖發(fā)生電路或兩個(gè)接收通道帶來(lái)的誤差問(wèn)題，有效提高了測(cè)試精度，同時(shí)降低了外部靜電對(duì)測(cè)試主機(jī)損壞的概率。
文檔編號(hào)G01R27/04GK101413973SQ200810219428
公開日2009年4月22日 申請(qǐng)日期2008年11月26日 優(yōu)先權(quán)日2008年11月26日
發(fā)明者勇 曹, 徐地華, 秦開宇, 梅領(lǐng)亮, 周振興, 雷英俊, 安玉娟, 穎 李, 曾紀(jì)瑞, 連豐慶, 鵬 翟, 陳伯平, 王天輝, 前 梁, 吳偉欽, 巍 王 申請(qǐng)人:電子科技大學(xué), 廣東正業(yè)科技有限公司