專(zhuān)利名稱(chēng)：測(cè)量裝置特性變化的可掃描虛擬軌道方法與環(huán)形振蕩器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路特性化方法和電路，特別涉及用于測(cè)量測(cè)試集成 電路中的裝置特性變化的電路和方法。
背景技術(shù)：
特性化集成電路通常用于對(duì)工藝上的設(shè)計(jì)進(jìn)行評(píng)估，并且隨著工藝發(fā) 生收縮而變得越來(lái)越必要。環(huán)形振蕩器電路常常用于這種設(shè)計(jì)，以便研究導(dǎo)致電路M(例如延遲時(shí)間)變化的裝置特性變化。性能屏(performance screen)環(huán)形振蕩器(PSRO)與產(chǎn)品集成電路中的功能電路一起實(shí)現(xiàn)，以 便協(xié)助產(chǎn)品屏檢查(screening)并作為設(shè)計(jì)/工藝改進(jìn)工具。由于準(zhǔn)確測(cè)量 環(huán)形振蕩器的輸出頻率相對(duì)較為容易，且輸出頻率典型地直接與延遲時(shí)間 有關(guān)，頻率測(cè)量提供了對(duì)延遲時(shí)間的工藝與設(shè)計(jì)效果進(jìn)4亍研究的有效手段。 然而，環(huán)形振蕩器測(cè)試電路典型地既不提供P溝il^置與N溝道裝置 之間的系統(tǒng)與變化差別的信息，也不提供關(guān)于裝置特性隨機(jī)局部變化的信 息。由于環(huán)形振蕩器的振蕩頻率依賴(lài)于繞環(huán)路的總延遲，環(huán)形振蕩器測(cè)試 典型地僅得到振蕩器對(duì)振蕩器的變化信息，其可能是晶片(die)對(duì)晶片的， 或者是晶片上的許多環(huán)形振蕩器之間的。不存在環(huán)形振蕩器自身之內(nèi)的局 部變化的測(cè)量。因此，人們希望提供一種用于確定環(huán)形振蕩器內(nèi)的以及環(huán)形振蕩器內(nèi) P溝道與N溝道裝置之間的裝置特性變化的特性化方法和環(huán)形振蕩器電 路，使得局部隨機(jī)變化、系統(tǒng)偏差以及N溝道對(duì)P溝道失真(skew)能夠 得到測(cè)量。發(fā)明內(nèi)容測(cè)量裝置特性中的局部隨機(jī)、系統(tǒng)以及P溝道對(duì)N溝道變化的上述目 的在環(huán)形振蕩器電路和方法中實(shí)現(xiàn)。環(huán)形振蕩器由通過(guò)多個(gè)頭部(header)晶體管(其在物理上沿著環(huán)形 振蕩器級(jí)的路徑并接近環(huán)形振蕩器級(jí)地分布)連接到實(shí)際電源軌道的至少 一個(gè)虛擬電源軌道運(yùn)行。然而，可能有任意數(shù)量的環(huán)形振蕩器級(jí)和頭部晶 體管，故不需要特別的對(duì)應(yīng)。晶體管的柵極(gate )受到一組可編程元件一一 例如掃描鎖存器(scan latch )——的控制，故每個(gè)晶體管可被獨(dú)立地啟用。 通過(guò)依次選擇各晶體管，晶體管間的變化可通過(guò)環(huán)形振蕩器頻率上的影響 進(jìn)行測(cè)量?？蒦f吏用兩個(gè)虛擬電源軌道(例如虛擬VoD和虛擬地)，P溝道 多個(gè)晶體管與較高電壓電源軌道耦合，N溝道多個(gè)晶體管與較低電壓電源 軌道耦合，故環(huán)形振蕩器頻率中的變化能通過(guò)在一個(gè)虛擬電源軌道上啟用 的一個(gè)晶體管(同時(shí)，多個(gè)晶體管在另一虛擬電源軌道上被啟用)進(jìn)行研究。在一個(gè)實(shí)施例中，可編程元件被共同地連接到P溝道頭部晶體管和N 溝道尾部(footer)晶體管的柵極，使得一個(gè)晶體管在第一虛擬電源軌道上 被啟用，且除一個(gè)晶體管以外的所有晶體管在第二虛擬電源軌道上被啟用。 在另一實(shí)施例中，為各受控晶體管提供一可編程元件，故所有晶體管可在 一個(gè)虛擬電源軌道上被啟用，且每個(gè)個(gè)體晶體管可在另一虛擬電源軌道上 被掃描?？删幊淘部杀慌渲脼榄h(huán)(或者，對(duì)于獨(dú)立電源軌道控制實(shí)施例為 兩個(gè)環(huán))，故位啟用個(gè)體晶體管可在掃描時(shí)鐘的控制下在整個(gè)掃描鏈中旋 轉(zhuǎn)，而不需要完整的邊界掃描來(lái)啟用每個(gè)個(gè)體晶體管。如附圖所示，本發(fā)明的上述以及其他的目的、特征以及優(yōu)點(diǎn)將由下面 對(duì)本發(fā)明優(yōu)選實(shí)施例的更為具體的介紹明了 。


圖l為一原理圖，其示出了根據(jù)本發(fā)明一實(shí)施例的測(cè)試電路； 圖2為一原理圖，其示出了根據(jù)本發(fā)明另一實(shí)施例的測(cè)試電路；圖3為一圖表，其示出了根據(jù)本發(fā)明一實(shí)施例的測(cè)試方法學(xué)的測(cè)量結(jié)果；圖4為根據(jù)本發(fā)明一實(shí)施例的電路布局的直觀圖； 圖5為晶圓測(cè)試系統(tǒng)的框圖，該系統(tǒng)可用于使用根據(jù)本發(fā)明的實(shí)施例 的方法和電路進(jìn)行測(cè)試；圖6為根據(jù)本發(fā)明一實(shí)施例的方法的流程圖。
具體實(shí)施方式
本發(fā)明涉及使用根據(jù)本發(fā)明一實(shí)施例的環(huán)形振蕩器電路執(zhí)行的特性化 電路與方法。環(huán)形振蕩器具有通過(guò)多個(gè)晶體管(它們?cè)谖锢砩涎刂h(huán)形振 蕩器級(jí)的布局分布)耦合到電源的至少一個(gè)虛擬電源軌道。通過(guò)在禁用其 他晶體管的同時(shí)依次啟用每個(gè)晶體管，可由環(huán)形振蕩器輸出頻率的變化觀 測(cè)裝置特性的變化(例如晶體管的閾值電壓和/或溝道電阻)。該方法可為 部分在計(jì)算機(jī)程序(其具有用于通過(guò)控制晶片/晶圓測(cè)試器以設(shè)置虛擬電源 軌道晶體管的狀態(tài)執(zhí)行該方法的程序指令)中實(shí)現(xiàn)的計(jì)算機(jī)控制方法。兩 個(gè)虛擬電源軌道即較高電壓(例如VDD)與較低電壓(例如地)可被提供 給環(huán)形振蕩器并用于觀測(cè)測(cè)試電路中N溝道與P溝道裝置特性變化之間的 不同。多個(gè)晶體管中每一個(gè)的柵極可由邊界掃描鎖存器控制，其可被掃描 以便推進(jìn)依次啟用各晶體管的位的位置。耦合與被測(cè)試晶體管相反的第二 虛擬電源軌道的多個(gè)晶體管或者可被全部啟用，或者在共用控制信號(hào)用于 每個(gè)位置時(shí)，除耦合到第二電源軌道并在位置上與被測(cè)量晶體管對(duì)應(yīng)的晶 體管以外的所有晶體管被啟用?，F(xiàn)在參照?qǐng)D1，示出了根據(jù)本發(fā)明一實(shí)施例的環(huán)形振蕩器測(cè)試電路。 在所示出的實(shí)施例中，環(huán)形振蕩器由物理分布在晶片或晶圓切縫(kerf) 電路上且提供環(huán)形振蕩器元件的多個(gè)反相器(inverter ) Il-IK構(gòu)成。多個(gè) P溝道晶體管P1-PM將較高電壓電源軌道VDD耦合到反相器Il-IK的虛 擬電源軌道VRP，并由掃描鎖存器10的位輸出進(jìn)行控制。第二多個(gè)N溝 道晶體管N1-NM將虛擬較低電壓(地)電源軌道耦合到反相器Il-IK的虛擬電源軌道VRG，且也由掃描鎖存器10的位輸出進(jìn)行控制。每條軌道 上測(cè)試晶體管的數(shù)量M和環(huán)形振蕩器級(jí)的數(shù)量K是獨(dú)立的。然而，晶體 管N1-NM和P1-PM應(yīng)當(dāng)在物理上沿著環(huán)形振蕩器級(jí)(典型實(shí)施例中的反 相器I1-IK)的布局分布。選擇器12A受到測(cè)試器控制下的掃描啟用信號(hào) Scan En的控制，以《更在掃描鎖存器10正在被編程時(shí)接收來(lái)自輸入信號(hào) Scan In的輸入位序列，或者對(duì)時(shí)鐘信號(hào)CLK做出響應(yīng)地接收來(lái)自輸出信 號(hào)Scan Out的反饋，其在測(cè)試過(guò)程中旋轉(zhuǎn)裝載到掃描鎖存器10中的序列 的位位置。選擇器12B提供在將值裝載到掃描鎖存器10中的掃描時(shí)鐘信 號(hào)Scan Clk與時(shí)鐘信號(hào)CLK (其在每個(gè)頻率測(cè)量之間脈跳)之間的選擇。為了研究晶體管P1-PM的變化，具有在前的零"0"的'T'位序列被 裝載到掃描鎖存器10中，且環(huán)形振蕩器輸出信號(hào)Freq的頻率由測(cè)試器進(jìn) 行測(cè)量和存儲(chǔ)。由于晶體管P1被啟用，而晶體管P2-PM被禁用，晶體管 Pl的裝置特性在測(cè)量得到的頻率中強(qiáng)烈表現(xiàn)出來(lái)。在所示出的配置中，晶 體管N1將被禁用，而晶體管N2-NM被啟用。晶體管N1被禁用的影響通 ?？珊雎?，因?yàn)榇罅烤w管N2-NM被啟用。然而，應(yīng)使虛擬地軌道VRG 的導(dǎo)線電容足夠高，并使導(dǎo)線電阻足夠低，以便避免局部AC效應(yīng)。為了觀測(cè)測(cè)試電路中的隨機(jī)裝置特性變化，隨著每個(gè)晶體管P2-PM由 時(shí)鐘信號(hào)CLK提供時(shí)鐘地通過(guò)在整個(gè)掃描鎖存器10中前進(jìn)的預(yù)設(shè)"0" 位值被單獨(dú)啟用，"啟用"位位置繞著掃描鎖存器10移動(dòng)，頻率測(cè)量重復(fù) 進(jìn)行。在P溝道特性已被確定后，另一位模式可被裝載到掃描鎖存器10 之中具有在前的'T，的零"0"位序列。這種第二序列在其在整個(gè)掃描 鎖存器中旋轉(zhuǎn)的同時(shí)啟用N溝道晶體管N1-NM中的僅僅一個(gè)，并提供如 同反映在環(huán)形振蕩器輸出頻率中的、對(duì)晶體管N1-NM的個(gè)體裝置特性的 測(cè)量，同時(shí)，除晶體管Pl-PM中的對(duì)應(yīng)一個(gè)以外的所有晶體管^f皮啟用。第 二位模式于是被移位，以便如上面介紹的對(duì)P溝道測(cè)量所執(zhí)行的那樣地測(cè) 量晶體管N2-NM的特性。盡管由于不必為每個(gè)測(cè)量掃描位模式、所示用 于對(duì)在整個(gè)掃描鎖存器10中的啟用位位置提供時(shí)鐘的布置提供了減小的 測(cè)試時(shí)間，可以明了，不再需要選擇器12A與12B，且提供到晶體管P1-PM以及N1-NM的柵極的控制信號(hào)可作為替代地為每個(gè)測(cè)量掃描進(jìn)來(lái)，或者， 其可由并聯(lián)編程寄存器等某些其他裝置提供。在個(gè)體裝置(晶體管P1-PM以及晶體管N1-NM)已通過(guò)環(huán)形振蕩器 頻率測(cè)試特性化之后，環(huán)形振蕩器的頻率變化可通過(guò)選擇與來(lái)自各測(cè)試(N 溝道與P溝道)平均值頻率對(duì)應(yīng)的晶體管、掃描平均值晶體管的柵極電壓、 測(cè)量相比于所施加?xùn)艠O電壓的環(huán)形振蕩器頻率變化來(lái)映射到閾值電壓變 化。出于這個(gè)目的，掃描鎖存器10可具有電源輸入VDT和VGT，它們可 通過(guò)測(cè)試器墊片(pad敗供并被掃描，故晶體管P1-PM以及晶體管N1-NM 的柵極電壓能被掃描。必須被掃描的唯一柵極是被單獨(dú)啟用的晶體管的柵 極，因此，在選擇平均值P溝道晶體管時(shí)，VGT被掃描，所有其他P溝 道晶體管柵極被保持在普通漏極電壓(VDD),在選擇平均值N溝道晶體 管時(shí)，VDT被掃描，其他N溝道晶體管柵極被保持為地。作為替代方式， 個(gè)體選擇器可被設(shè)置在晶體管P1-PM以及N1-NM的柵極上，其具有用于 提供選擇信號(hào)的掃描鎖存器或其他機(jī)構(gòu)。選擇器輸入包括用于施加VGT 或VDT的墊片，且掃描鎖存器10的對(duì)應(yīng)輸出在每個(gè)裝置上被提供到另一 選擇器輸入?，F(xiàn)在參照?qǐng)D2，示出了根據(jù)本發(fā)明另一實(shí)施例的環(huán)形振蕩器測(cè)試電路。 所示出的電路類(lèi)似于圖1中的測(cè)試電路，并以與圖1中的測(cè)試電路類(lèi)似的 方式運(yùn)行，因此，下面僅詳細(xì)介紹它們之間的不同。在圖2的電路中，序 列可被裝載到掃描鎖存器10A與10B中，其啟用耦合與所研究晶體管相反 的虛擬電源軌道的所有晶體管。遵循上面所介紹的測(cè)試的順序，用具有在 前的零"0"的"1"位序列裝載掃描鎖存器IOA，在其前面為填充掃描鎖 存器10B以啟用所有的晶體管N1-NM的全"1"位序列。在所有P溝道晶 體管P1-PM凈皮評(píng)估后，用具有在前的零"1"的"0"位序列裝載掃描鎖存 器IOB，其后為填充掃描鎖存器10A的全"0"位序列，其啟用所有晶體 管P1-PM。為繞著掃描鎖存器12C的局部反饋提供附加選擇器UC,故啟 用每個(gè)晶體管N1-NM的位位置能被移位，且在前位置被適當(dāng)?shù)靥畛??？?提供視情況可選的邏輯與門(mén)AND1,以便在啟用信號(hào)RO Enable無(wú)效(de-asserted)時(shí)通過(guò)中斷反饋路徑來(lái)禁用環(huán)形振蕩器。多個(gè)環(huán)形振蕩器 和虛擬電源軌道晶體管組于是可被連接到掃描鎖存器10A-10B的輸出，故 多個(gè)環(huán)形振蕩器可由同樣的掃描^J運(yùn)行。對(duì)于如上所述的VGT與VDT 的應(yīng)用，VGT被提供給掃描鎖存器10A， VDT被提供給掃描鎖存器IOB。 個(gè)體捬極信號(hào)選擇器可被用作柵極電壓掃描的替代方式，如同上面參照?qǐng)D 1介紹的那樣。現(xiàn)在參照?qǐng)D3，示出了顯示測(cè)量結(jié)果的圖表，其可由執(zhí)行根據(jù)本發(fā)明 的實(shí)施例的測(cè)量方法的計(jì)算機(jī)系統(tǒng)llt出并顯示。水平軸對(duì)應(yīng)于標(biāo)準(zhǔn)化的環(huán) 形振蕩器頻率，垂直軸對(duì)應(yīng)于特殊標(biāo)準(zhǔn)化環(huán)形振蕩器頻率的發(fā)生頻率。如 圖所示，在對(duì)應(yīng)于P溝道與N溝道特性的分布中存在兩個(gè)不同的峰。峰位 置之間的差為P溝道與N溝道裝置特性之間的標(biāo)稱(chēng)失真的量度，而每個(gè)波 瓣的寬度和形狀分別顯示出P溝道與N溝道特性與其標(biāo)稱(chēng)值間的隨機(jī)變化 的偏差。可將所示出的圖表與來(lái)自其他晶片的結(jié)果以及對(duì)于工藝/部件屏檢 查和對(duì)于設(shè)計(jì)信息的標(biāo)準(zhǔn)值進(jìn)行比較?，F(xiàn)在參照?qǐng)D4，根據(jù)本發(fā)明一實(shí)施例示出了圖1和圖2的電路所用的 布局。電路被布置為一組同心環(huán)，其最外邊和最里邊分別為電源軌道VDD 和GND。將地軌道GND耦合到負(fù)虛擬電源軌道VRG的N溝道FET尾部 N1-NM被布置在地環(huán)以及環(huán)#蕩器(通過(guò)反相器Il-IK實(shí)現(xiàn))自身周?chē)?環(huán)路振蕩器的外部為包含P溝道頭部晶體管P1-PM的環(huán)，其將環(huán)路振蕩 器耦合到外側(cè)的VDD電源軌道。上面介紹的布局提供了能在晶片上多次 復(fù)制的模式，其是可縮放的，并保證每個(gè)P溝道頭部與N溝a部FET (P1-PM與N1-NM)對(duì)稱(chēng)地位于虛擬電源軌道環(huán)上?，F(xiàn)在參照?qǐng)D5，示出了在其中執(zhí)行根據(jù)本發(fā)明一實(shí)施例的方法的晶圓 測(cè)試系統(tǒng)。晶圓測(cè)試器30包含邊界掃描單元31，其用于經(jīng)由具有到晶片/ 切縫電路32A的電氣測(cè)試連接的探針頭33向測(cè)試下的晶圓32上的晶片或 切縫電路32A提供激勵(lì)。晶圓測(cè)試器30還包含可編程電壓源42，其可用 于改變提供給本發(fā)明的測(cè)試電路的供給電壓并為經(jīng)由探針頭33的晶片/切 縫電路32A。頻率計(jì)數(shù)器40被設(shè)置為測(cè)量包含在晶片/切縫電路32A中的所述一個(gè)或一個(gè)以上的環(huán)形振蕩器的頻率。工作站計(jì)算機(jī)38具有耦合到存儲(chǔ)器37的處理器36，其用于執(zhí)行來(lái)自 存儲(chǔ)器37的程序指令，其中，程序指令包含用于執(zhí)行根據(jù)本發(fā)明一實(shí)施例 的一個(gè)或一個(gè)以上的方法的程序指令，工作站計(jì)算機(jī)38被耦合到晶圓測(cè)試 器30，由此，上面介紹的測(cè)量得以進(jìn)行，測(cè)量被收集并被存儲(chǔ)在存儲(chǔ)器37 和/或其他存儲(chǔ)介質(zhì)(例如硬盤(pán))中。CD-ROM驅(qū)動(dòng)器35提供根據(jù)本發(fā)明 的實(shí)施例的、被存儲(chǔ)在例如壓縮盤(pán)CD等介質(zhì)上的程序指令的輸入。工作 站計(jì)算機(jī)38也被耦合到圖形顯示器39,以便顯示程序輸出，例如由本發(fā) 明的實(shí)施例提供的環(huán)形振蕩器頻率的分布，如圖3所示。工作站計(jì)算機(jī)38 還被耦合到輸入裝置，例如用于接收用戶輸入的鼠標(biāo)34B和鍵盤(pán)34A。工 作站計(jì)算機(jī)可凈皮耦合到例如Internet等乂>共網(wǎng)絡(luò)，或者可以為例如多種 "intra-net"等的專(zhuān)用網(wǎng)絡(luò)，包含實(shí)現(xiàn)根據(jù)本發(fā)明的實(shí)施例的方法的程序 指令的軟件可位于遠(yuǎn)程計(jì)算機(jī)上或本地地包含在工作站計(jì)算機(jī)38中。另 外，工作站計(jì)算機(jī)38可被這樣的網(wǎng)絡(luò)連接耦合到晶圓測(cè)試器30。盡管圖3的系統(tǒng)示出了適用于晶圓上的多個(gè)晶片的順次測(cè)試的配置， 所示出的系統(tǒng)是說(shuō)明性的而不是對(duì)本發(fā)明的限制。探41"頭33可為多晶片全 晶圓探針系統(tǒng)，或者可包含用于同時(shí)測(cè)試一個(gè)或多個(gè)晶片M上的多個(gè)晶 圓的多個(gè)探針頭。另外，盡管示出了環(huán)形振蕩器頭部晶體管的邊界掃描控 制，本發(fā)明的技術(shù)也可應(yīng)用于來(lái)自裝在晶圓32上的處理器的測(cè)試代碼的執(zhí) 行，其具有到寄存器或掃描鎖存器的適當(dāng)?shù)慕涌冢証更控制頭部晶體管。 結(jié)果得到的所產(chǎn)生的顯示或輸出自工作站計(jì)算機(jī)38的數(shù)據(jù)可采用環(huán)形振 蕩器頻率的圖形顯示的形式，或者可為其他的圖形或數(shù)字信息，該信息描 迷了晶體管特性及其在電路中的變化?，F(xiàn)在參照?qǐng)D6，根據(jù)本發(fā)明一實(shí)施例的方法在流程圖中示出。所示出 的方法是關(guān)于圖2的電路所介紹的，然而，將會(huì)明了，除了在圖l的電路 中禁用的單個(gè)相反軌道晶體管和掃描鎖存器的詳情以外，操作是同樣的。 所有的尾部晶體管，且第一頭部晶體管被啟用，同時(shí)，其余的頭部晶體管 被禁用(步驟50)，環(huán)形振蕩器頻率被測(cè)量并被存儲(chǔ)(步驟51)。直到最后一個(gè)頭部被掃描時(shí)(決策53)，啟用位^ 皮移動(dòng)到下一個(gè)頭部晶體管(步 驟52)。在最后一個(gè)頭部晶體管,皮掃描之后(決策53),由頻率測(cè)量的展 開(kāi)確定P-FET強(qiáng)度的變化(步驟54)。接下來(lái)，所有的頭部晶體管凈皮啟 用，所有的尾部被禁用、除了被啟用的第一尾部外(步驟55)，環(huán)形振蕩 器頻率被測(cè)量并纟皮存儲(chǔ)(步驟56 )。直到下一個(gè)尾部被掃描時(shí)(決策57 ), 啟用位被移動(dòng)到下一個(gè)尾部晶體管(步驟58)。在最后一個(gè)尾部晶體管華皮 掃描后(決策57 ),由頻率測(cè)量的展開(kāi)確定N-FET強(qiáng)度的變化(步驟59 )。 最后，由測(cè)量得到的頻率確定N溝道到P溝道裝置強(qiáng)>1/頻率測(cè)量失真(步 驟60 )，將N溝道與P溝道平均頻率測(cè)量與基線數(shù)據(jù)(以及由晶片上的其 他環(huán)形振蕩器收集的任何數(shù)據(jù))進(jìn)行比較以揭示系統(tǒng)變化(步驟")。盡管參照其優(yōu)選實(shí)施例特定地介紹和示出了本發(fā)明，本領(lǐng)域技術(shù)人員 將會(huì)明了，在不脫離本發(fā)明的精神和范圍的情況下，可在其中做出形式和 細(xì)節(jié)上的前述以及其他的改變。
權(quán)利要求
1.一種環(huán)形振蕩器測(cè)試電路，其包含多個(gè)級(jí)聯(lián)的環(huán)形振蕩器級(jí)，其構(gòu)成具有頻率測(cè)試輸出的環(huán)形振蕩器；第一多個(gè)可編程元件，其用于存儲(chǔ)多個(gè)控制值；以及第一多個(gè)晶體管，其具有共同地連接到第一電源軌道的溝道連接、共同地連接到向/從所述多個(gè)級(jí)聯(lián)環(huán)形振蕩器級(jí)傳導(dǎo)工作電源電流的第一虛擬電源軌道的第二溝道連接、連接到所述第一多個(gè)可編程元件中的對(duì)應(yīng)一個(gè)的柵極連接，由此，所述多個(gè)晶體管可按照所述控制值被有選擇地啟用，使得所述多個(gè)晶體管的裝置特性變化的影響能通過(guò)改變所述控制值在所述環(huán)形振蕩器的所述頻率測(cè)試輸出上被測(cè)量。
2. 根據(jù)權(quán)利要求l的環(huán)形振蕩器測(cè)試電路，其中，所述多個(gè)可編程元 件為掃描鎖存器。
3. 根據(jù)權(quán)利要求2的環(huán)形振蕩器測(cè)試電路，其中，所述掃描鎖存器包 含反饋路徑，該路徑被有選擇地啟用，以便響應(yīng)于時(shí)鐘信號(hào)地順次啟用所 述多個(gè)晶體管中的每一個(gè)。
4. 根據(jù)權(quán)利要求1的環(huán)形振蕩器測(cè)試電路，其還包含第二多個(gè)晶體管，所述第二多個(gè)晶體管的摻雜類(lèi)型不同于所述第一多個(gè)晶體管的摻雜類(lèi)型， 并具有共同地連接到第二電源軌道的溝道連接、共同地連接到^向所述多個(gè)級(jí)聯(lián)環(huán)形振蕩器級(jí)傳導(dǎo)工作電源電流的第二虛擬電源軌道的第二溝道連 接、連接到所述第一多個(gè)可編程元件中對(duì)應(yīng)一個(gè)的柵極連接，由此，當(dāng)所 述笫 一多個(gè)晶體管中的每一個(gè)^t獨(dú)立地啟用時(shí)，所述第二多個(gè)晶體管中除 一個(gè)以外的全部也,皮啟用。
5. 根據(jù)權(quán)利要求l的環(huán)形振蕩器測(cè)試電路，其還包含 第二多個(gè)可編程元件，其用于存儲(chǔ)第二多個(gè)控制值；以及 第二多個(gè)晶體管，其具有共同地連接到第二電源軌道的溝道連接、共同地連接到從/向所述多個(gè)級(jí)聯(lián)環(huán)形振蕩器級(jí)傳導(dǎo)工作電源電流的第二虛 擬電源軌道的笫二溝道連接、被連接到所述第二多個(gè)可編程元件中的對(duì)應(yīng)一個(gè)的柵極連接，由此，當(dāng)所述第一多個(gè)晶體管中的每一個(gè)被獨(dú)立啟用時(shí)， 任意數(shù)量的所述第二多個(gè)晶體管也能被啟用。
6. 根據(jù)權(quán)利要求5的環(huán)形振蕩器測(cè)試電路，其中，所述環(huán)形振蕩器測(cè) 試電路以同心布局被裝在晶片上，使得所述多個(gè)級(jí)聯(lián)環(huán)形振蕩器級(jí)構(gòu)成所 述布局的中心區(qū)域周?chē)沫h(huán)，其中，所述中心區(qū)域分布所述第一電源軌道， 其中，所述第一多個(gè)晶體管被分布在所述中心區(qū)域與所述第一多個(gè)晶體管 之間，其中，所述第二電源軌道被分布在所述布局的外緣周?chē)?，且其中?所述第二多個(gè)晶體管被分布在所述多個(gè)所述級(jí)聯(lián)環(huán)形振蕩器級(jí)與所述布局 的所述外緣之間。
7. 根據(jù)權(quán)利要求l的環(huán)形振蕩器測(cè)試電路，其中，所述環(huán)形振蕩器測(cè) 試電路以同心布局被裝在晶片上，使得所述多個(gè)級(jí)聯(lián)環(huán)形振蕩器級(jí)構(gòu)成所 述布局的中心區(qū)域周?chē)沫h(huán)，其中，所述中心區(qū)域分布所述第一電源軌道， 且其中，所述第一多個(gè)晶體管被分布在所述中心區(qū)域與所述第 一多個(gè)晶體 管之間。
8. 根據(jù)權(quán)利要求l的環(huán)形振蕩器測(cè)試電路，其中，所述級(jí)聯(lián)環(huán)形振蕩 器級(jí)為反相器。
9. 一種環(huán)形振蕩器測(cè)試電路，其包含 環(huán)形振蕩器，其具有頻率測(cè)試輸出；用于控制向/從所述環(huán)形振蕩器的至少一個(gè)電源軌道供給的電流的裝 置，其中，用于控制電流的所述裝置沿著所迷環(huán)形振蕩器的物理布局分布， 其中，用于控制電流的所述裝置中的裝置變化改變所述頻率測(cè)試輸出的頻 率，由此，可通過(guò)所述頻率中的變化評(píng)估所述裝置變化。
10. 根據(jù)權(quán)利要求9的環(huán)形振蕩器測(cè)試電路，其中，用于控制電流的 所述裝置包含這樣的裝置其用于指引電流通過(guò)多個(gè)裝置中的被選擇裝置， 且還包含用于對(duì)所述被選擇裝置進(jìn)行選擇的可編程裝置。
11. 一種用于對(duì)包含環(huán)形振蕩器并被接口到計(jì)算機(jī)系統(tǒng)的測(cè)試電路中 的晶體管進(jìn)行特性化的計(jì)算機(jī)控制的方法，該方法包含由第 一虛擬電源軌道向/從所述環(huán)形振蕩器傳導(dǎo)工作電流；通過(guò)第 一多個(gè)晶體管向/從所述第 一虛擬電源軌道傳導(dǎo)電流，每個(gè)晶體 管具有由受到所述計(jì)算機(jī)系統(tǒng)控制的第 一多個(gè)可編程元件中的對(duì)應(yīng)一個(gè)的輸出進(jìn)行控制的柵極；在所述計(jì)算機(jī)系統(tǒng)的控制下設(shè)置所述第一多個(gè)可編程元件的第一狀 態(tài)，使得所述笫一多個(gè)晶體管中單獨(dú)的各個(gè)被啟用；對(duì)于由所述設(shè)置設(shè)置得到的所述多個(gè)可編程元件的所述第 一狀態(tài)中的 每一個(gè)，測(cè)量所述環(huán)形振蕩器的輸出頻率，并存儲(chǔ)所述測(cè)量的結(jié)果；以及在所述計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器中產(chǎn)生與所述測(cè)量的結(jié)果一致的結(jié)果，由 此，揭示所述多個(gè)晶體管的特性變化。
12. 根據(jù)權(quán)利要求ll的方法，其還包含由第二虛擬電源軌道向所述環(huán)形振蕩器/從所述環(huán)形振蕩器傳導(dǎo)工作 電流；通過(guò)第二多個(gè)晶體管從/向所述第二虛擬電源軌道傳導(dǎo)電流，所述第二 多個(gè)晶體管具有與所述第一多個(gè)晶體管的摻雜類(lèi)型不同的摻雜類(lèi)型，每個(gè) 所述第二多個(gè)晶體管具有由笫二多個(gè)可編程元件中的對(duì)應(yīng)一個(gè)的輸出控制 的柵極；以及在計(jì)算機(jī)控制下設(shè)置所述第二多個(gè)可編程元件的第二狀態(tài)，使得所述 第二多個(gè)晶體管中單獨(dú)的各個(gè)被啟用，且其中，所述測(cè)量還對(duì)于由所述設(shè) 置第二狀態(tài)設(shè)置的、所述多個(gè)可編程元件的所述第二狀態(tài)的每一個(gè)測(cè)量所 述環(huán)形振蕩器的所述輸出頻率。
13. 根據(jù)權(quán)利要求12的方法，其中，所述設(shè)置第一狀態(tài)通過(guò) 將位流掃描到包含所述可編程元件的掃描鎖存器中，其中，所述位流中的一個(gè)位被i殳置以啟用所述第一多個(gè)晶體管中的一個(gè)；以及在所述掃描鎖存器中旋轉(zhuǎn)值以^更移動(dòng)所述一個(gè)位，從而順序啟用所述 第一多個(gè)晶體管中的每一個(gè)； 來(lái)執(zhí)行。
14. 才艮據(jù)權(quán)利要求13的方法，其中，所述第一多個(gè)可編程元件與所述 笫二多個(gè)可編程元件為同樣的多個(gè)可編程元件，且其中，所述設(shè)置第一狀態(tài)在所述第一狀態(tài)的每一個(gè)中啟用全部所述第二多個(gè)晶體管、除一個(gè)以夕卜，且其中，所述設(shè)置第二狀態(tài)在所述第二狀態(tài)中的每一個(gè)中啟用全部所述第 一多個(gè)晶體管、除一個(gè)以外。
15. 根據(jù)權(quán)利要求13的方法，其中，所述第一多個(gè)可編程元件與所述 第二多個(gè)可編程元件為不同的多個(gè)可編程元件，且其中，所述設(shè)置第一狀 態(tài)進(jìn)一步在所述第 一狀態(tài)的每一個(gè)中設(shè)置所述第二多個(gè)可編程元件以啟用 全部所述第二多個(gè)晶體管，且其中，所述設(shè)置第二狀態(tài)進(jìn)一步在所述笫二 狀態(tài)中的每一個(gè)中設(shè)置所述第一多個(gè)可編程元件以啟用全部所述第一多個(gè) 晶體管。
16. 根據(jù)權(quán)利要求12的方法，其中，所述設(shè)置笫一狀態(tài)通過(guò) 將位流掃描到包含所述可編程元件的掃描鎖存器中，其中，所述位流中的一個(gè)位補(bǔ):設(shè)置以啟用所述第一多個(gè)晶體管中的一個(gè)；以及在所迷掃描鎖存器中旋轉(zhuǎn)值以便移動(dòng)所述一個(gè)位，從而順序啟用各個(gè) 所述第一多個(gè)晶體管； 來(lái)執(zhí)行。
17. 根據(jù)權(quán)利要求12的方法，其還包含對(duì)于所述笫一狀態(tài)與所述第二狀態(tài)確定所述環(huán)形振蕩器的所述輸出頻率之間的不同，由此，確定所述第 一多個(gè)晶體管的裝置特性與所述第二多個(gè)晶體管的裝置特性之間的失真。
18. 根據(jù)權(quán)利要求ll的方法，其還包含確定所述環(huán)形振蕩器的所述輸 出頻率的分布寬度，由此，能夠確定所述第一多個(gè)晶體管的裝置特性的隨 機(jī)變化的大小。
19. 根據(jù)權(quán)利要求ll的方法，其還包含 確定所述環(huán)形振蕩器的所述輸出頻率的分布的平均值；以及 將所述平均值與基線數(shù)據(jù)進(jìn)行比較，由此，能夠確定所述笫一多個(gè)晶體管的所述裝置特性中的系統(tǒng)變化。
20. 根據(jù)權(quán)利要求ll的方法，其中，所述設(shè)置第一狀態(tài)通過(guò) 將位流掃描到包含所述可編程元件的掃描鎖存器中，其中，所述位流中的一個(gè)位祐:設(shè)置以啟用所述笫一多個(gè)晶體管中的一個(gè)；以及在所述掃描鎖存器中旋轉(zhuǎn)值以便移動(dòng)所述一個(gè)位，從而順序啟用所述第一多個(gè)晶體管中的各個(gè)； 來(lái)執(zhí)行。
21. —種用于測(cè)量晶圓上的測(cè)試電路中的裝置特性變化的測(cè)試方法， 該方法在包含用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器、用于執(zhí)行程序指令的處理器、到所 述測(cè)試電路的接口的工作站計(jì)算機(jī)系統(tǒng)中實(shí)現(xiàn)，其中，所述方法包含控制所述接口以便設(shè)置所述測(cè)試電路中對(duì)將環(huán)形振蕩器的虛擬電源軌 道連接到電源軌道的多個(gè)晶體管進(jìn)行控制的可編程元件的狀態(tài)； 捕獲所述環(huán)形振蕩器電路的測(cè)量所得的振蕩頻率； 重復(fù)用于控制和捕獲的所述程序指令，以便獲得一組振蕩頻率測(cè)量；以及產(chǎn)生與所述一組振蕩頻率測(cè)量一致的結(jié)果，并在所述存儲(chǔ)器中存儲(chǔ)所 述結(jié)果，由此，揭示所述多個(gè)晶體管的特性變化。
22. 根據(jù)權(quán)利要求21的方法，其中，所述控制包含 通過(guò)以僅啟用所述多個(gè)晶體管中的一個(gè)的位序列提供時(shí)鐘，設(shè)置邊界掃描鎖存器的狀態(tài)；以及對(duì)所述邊界掃描鎖存器提供時(shí)鐘，使得所述位序列被移位，以便依次 順序啟用所述多個(gè)晶體管中的各個(gè)，且其中，對(duì)于所述位序列中的各個(gè)位 置重復(fù)進(jìn)行所述捕獲。
23. 根據(jù)權(quán)利要求21的方法，其中，所述控制設(shè)置所述測(cè)試電路中進(jìn) 一步對(duì)將環(huán)形振蕩器的笫二虛擬電源軌道連接到第二電源軌道的第二多個(gè) 晶體管進(jìn)行控制的可編程元件的狀態(tài)。
24. 根據(jù)權(quán)利要求21的方法，其中，所述控制順次單獨(dú)啟用所述第一 多個(gè)晶體管中的各個(gè)，使得所述捕獲到的振蕩頻率測(cè)量反映對(duì)應(yīng)裝置的特 性。
25. 根據(jù)權(quán)利要求24的方法，其還包含用于確定所述捕獲的振蕩頻率 的分布寬度的程序指令，由此，能夠確定所述第一多個(gè)晶體管的裝置特性 的隨機(jī)變化的大小。26. —種測(cè)試工作站計(jì)算機(jī)系統(tǒng)，其包含實(shí)現(xiàn)才艮據(jù)權(quán)利要求21-25的 任何方法的裝置。
全文摘要
一種用于測(cè)量裝置特性變化的可掃描虛擬軌道方法和環(huán)形振蕩器電路，其提供了使用環(huán)形振蕩器頻率測(cè)量研究隨機(jī)裝置特性變化以及N溝道與P溝道間的系統(tǒng)差別的能力。環(huán)形振蕩器由至少一個(gè)虛擬電源軌道運(yùn)行，該軌道被由可編程源控制的多個(gè)晶體管連接到實(shí)際電源軌道。晶體管在物理上沿著環(huán)形振蕩器元件的物理分布而分布，且各自可被依次啟用，且環(huán)形振蕩器頻率的變化可被測(cè)量。環(huán)形振蕩器頻率測(cè)量產(chǎn)生關(guān)于晶體管間的變化的信息，且N溝道相比于P溝道的變化可通過(guò)用對(duì)應(yīng)的P溝道與N溝道控制晶體管應(yīng)用正負(fù)虛擬電源軌道進(jìn)行研究。
文檔編號(hào)G01R23/02GK101241166SQ200810003900
公開(kāi)日2008年8月13日 申請(qǐng)日期2008年2月3日 優(yōu)先權(quán)日2007年2月9日
發(fā)明者K·B·阿加瓦爾, S·R·納西夫 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司