專利名稱：制備用于成像的集成電路裸片的方法
技術領域：
本發(fā)明一般地涉及集成電路的檢驗和分析，尤其是，涉及制備用于成像以允許集成電路的結構和布局被提取的集成電路裸片(die)的方法。
技術背景如本領域所周知，集成電路的檢驗和分析要求復雜的樣本制備技術及成 像工具。過去，集成電路一般是將鋁用于集成電路的每一金屬層中的金屬線 并將鎢用于使得金屬線互連的導孔(via)來構造的，其中元件形成于多晶硅 層上。因為鋁和鎢可被選擇性地蝕刻，集成電路可采用選擇性蝕刻技術被解 構(deconstructed)，上述選擇性蝕刻技術使得導孔能夠從金屬線上分離開， 如以下將參考圖l更詳細描述的。另外，現(xiàn)代集成電路一般需要復雜的成像 設備如掃描電子顯微鏡，這是因為元件常常太小以致在光學顯微鏡下看不見。 為了區(qū)分導孔和金屬線，于是有必要獲得顯示出導孔與金屬線之間對比度的 圖像。在掃描電子顯微鏡圖像中易于區(qū)分鎢和鋁。因此，示于圖la-圖ld的制備用于成像的集成電路裸片的現(xiàn)有技術通常 用于獲取集成電路裸片的被解構的關注區(qū)域(areaofinterest)的區(qū)塊圖像(tile image)。圖la是集成電路裸片的兩個金屬層的截面示意圖，該集成電路裸 片大體以附圖標記IO來表示。如本領域所周知，每一金屬層被本領域周知的 適合材料制成的層間介電質(ILD) 12所覆蓋。金屬層N+1與層間介電質18 隔離，層間介電質18上沉積有阻擋層16，阻擋層16也由本領域周知的適合 材料組成。阻擋層16、 22防止所沉積的金屬層N+1、 N遷移到層間介電質 18、 24內(金屬層沉積于層間介電質上)。金屬層N+1的金屬線14與金屬 層N的金屬線20通過導孔26相互連接，導孔26也是以本領域周知的方式 制成的。將導孔26與金屬層N分隔開的阻擋層16是導電的并提供導孔26 與金屬線20之間的電連接。為了獲取集成電路10的區(qū)塊圖像，鈍化層12和任何可選的阻擋材料(圖la)首先通過濕式或干式蝕刻工藝或化學和/或機械拋光工藝被除去，以暴露 金屬層N+1的金屬線14。集成電路裸片IO然后被放置于成像設備如掃描電 子顯微鏡的精密工作臺(precision stage)上，并以本領域周知的方法獲取關 注區(qū)域的區(qū)塊圖像。在獲取金屬層N+1的區(qū)塊圖像后，金屬層N+1通過例 如濕式或干式蝕刻工藝或化學和/或機械拋光工藝被除去。上述工藝被控制得 要除去金屬層N+1同時保留導孔26完整，如圖lc所示。接著，選擇一種除 去阻擋層16及層間介電質18而保留導孔26完好的蝕刻溶液。蝕刻步驟的結 果示意性地示于圖ld。如果小心控制蝕刻，在蝕刻完成后，導孔26以及阻 擋層16r的被導孔26遮擋且包圍導孔26的那些部分將保持完好。這樣，就 暴露出金屬層N的金屬線20和導孔26，而以本領域周知的方法獲取了被暴 露的導孔26和金屬層N的區(qū)塊圖像。
上述現(xiàn)有技術的工藝可稱為"自底而上(bottomup)"工藝，因為導孔 是連同金屬線一起成像的，導孔的底部末端連接在金屬線上。雖然該現(xiàn)有技 術因鋁和鴿這兩種金屬的不同蝕刻特性而很好地工作于用鋁金屬線和鎢導孔 制成的集成電路，但是集成電路現(xiàn)在用銅金屬線和銅導孔制作了。這使得現(xiàn) 有技術的方法很難執(zhí)行而且使得布局提取復雜化，如以下參考圖2所解釋的。
圖2是采用上述參考圖la-圖ld的現(xiàn)有技術工藝制備的銅鑲嵌 (damascene)集成電路的圖像的再現(xiàn)。圖像30以掃描電子顯微鏡獲得。用 于成像的集成電路裸片是用受控蝕刻工藝制備的，該工藝除去金屬層N+1的 金屬線和層間介電質18而在可能的程度上留下導孔26。如本領域技術人員 可理解的，當導孔和金屬線以相同金屬制作時，蝕刻工藝難以控制。因而， 某些導孔26被腐蝕并在圖像中有長橢圓的形狀。并且，陰影中的銅線32與 導孔26非常相似，而并不總是清楚導孔26與哪個金屬線32相連接。電路布 局信息因此難于提取而易出錯誤。
因此需要有一種制備用于成像的集成電路裸片的方法以允許集成電路的 結構和布局能夠被提取，而不管用于構造集成電路的是什么金屬。

發(fā)明內容
因此本發(fā)明的一個目的是提供制備用于成像的集成電路裸片的方法以允 許集成電路的結構和布局能夠被可靠地提取。根據(jù)本發(fā)明的一個方案，提供了一種制備用于成像的集成電路裸片的方 法，包括從集成電路裸片的金屬層除去層間介電質材料以暴露該金屬層; 以及從該金屬層的金屬線上除去所有金屬而不除去位于每條金屬線下的阻擋 層。
根據(jù)本發(fā)明的另 一方案，提供了 一種從集成電路裸片提取電路信息的方 法，包括除去所有覆蓋集成電路裸片的第一金屬層的材料；從該第一金屬 層上蝕刻掉所有金屬以完全暴露位于該第一金屬層的每條金屬線下的阻擋
層；將集成電路裸片放置于精密工作臺上并獲取集成電路裸片的關注區(qū)域的 區(qū)塊圖像；對每一其他的金屬層重復進行上述的除去、蝕刻和放置；并除去 覆蓋集成電路裸片的多晶硅層的層間介電質材料，將集成電路裸片放置于精 密工作臺上并獲取多晶硅層的區(qū)塊圖像。
根據(jù)本發(fā)明的又一方案，提供了一種為提取電路信息的目的而制備用于 成像的集成電路的方法，包括從集成電路裸片的金屬層的金屬線和金屬導 孔上除去包括所有金屬的所有材料，并獲取在從金屬層的金屬線和金屬導孔 上除去所有金屬后暴露出的阻擋層的區(qū)塊圖像。


由以下結合附圖進行的具體描述，本發(fā)明的進一步的特征和優(yōu)點將更加 清楚，附圖中
圖la-圖ld是示出根據(jù)現(xiàn)有技術制備用于成像的集成電路裸片的技術的 示意圖2是以圖la-圖ld所示的方法制備的銅鑲嵌集成電路的圖像的再現(xiàn)； 圖3是流程圖，提供了根據(jù)本發(fā)明制備用于成像的集成電路裸片的方法 的高度概述；
圖4a-圖4d是根據(jù)本發(fā)明制備用于成像的集成電路裸片的工藝的示意
圖5是根據(jù)示于圖4a-圖4c的工藝制備的集成電路的圖像的再現(xiàn)；以及 圖6是根據(jù)示于圖4a、圖4b和圖4d的工藝制備的集成電路的圖像的再現(xiàn)。
注意在全部附圖中，同樣的特征以同樣的附圖標記表示。
具體實施方式
本發(fā)明提供了制備用于成像的集成電路裸片的方法，該制備方法對于制 備用任何工藝制成的集成電路裸片都是有用的，在這些工藝中集成電路的金 屬線和導孔均以相同金屬制作。上述方法對采用全-銅或全-鋁工藝制成的集 成電路來說非常有用。但是，這種工藝對于制備傳統(tǒng)用于成像的鋁/鎢集成電 路來說同樣有用。根據(jù)上述方法，在暴露集成電路的金屬層后，蝕刻掉金屬 層的所有金屬線而留下阻擋層材料。當用掃描電子顯微鏡獲取圖像時，該阻 擋層材料顯示為第一顏色，典型地是淺灰色。若芯片為銅/銅或鋁/鋁結構， 蝕刻掉金屬線而且也蝕刻掉導孔，留下包圍每個導孔的阻擋層。當成像時， 蝕刻掉的導孔顯示為對比色，即深灰色或黑色。對比的顏色使得特征提取軟件(feature extraction software)禾口/或工禾呈分析員(engineer analyst)易于在金屬線的阻擋層材料與先前被金屬導孔占據(jù)的阻擋材料襯里洞穴之間進行區(qū) 分。圖3是流程圖，提供了根據(jù)本發(fā)明的方法的高度概述。如本領域所周知 的，在集成電路裸片能被成像前，必須從包裝中將它去封裝(步驟40)。將 集成電路裸片去封裝后，除去覆蓋第一金屬層(金屬層N+l)的鈍化層42 (步驟42)，如圖4b所示。該鈍化層可用本領域已知的蝕刻工藝除去。然后將集成電路施以濕式或干式蝕刻工藝以蝕刻掉金屬線14和導孔26， 以便暴露位于下面的阻擋層16(步驟44)。蝕刻掉金屬線14和導孔26后(見 圖4c)，將芯片放置于精密工作臺上(步驟46)并獲取任意關注區(qū)域的區(qū)塊 圖像(步驟48)。然后確定是否存在集成電路的另一金屬層(步驟50)。如 果存在，也將層間介電質(ILD) 18和覆蓋金屬線的任何阻擋材料(圖中未 示)除去。如本領域技術人員可理解的，阻擋層總是施加在金屬線之下的， 但是阻擋層卻并不總是施加在金屬線之上。盡管如此，任何用于除去鈍化層 或ILD的工藝也將除去任何覆蓋金屬線的阻擋材料，而留下金屬線及任何位 于金屬線下的阻擋材料。當從金屬層20上除去了所有材料時(步驟52)， 工藝轉回到步驟44。在將所有金屬層暴露、蝕刻掉并成像后，除去任何存留的層間介電質且 又一次將裸片放置于精密工作臺上并獲取多晶層的圖像，電路元件形成于該 多晶層上(步驟54)。將每層的區(qū)塊圖像以本領域周知的方式縫合(stitched)在一起(步驟56)以形成圖像拚接(image mosaic)。然后將圖像拚接垂直 對齊，典型地是用各層之間的導孔連接來確保正確的拚接間(inter-mosaic) 對齊(步驟58)。然后將對齊的圖像拚接傳送給特征提取算法，以基于對齊 的鑲嵌圖像重建電路裸片的參數(shù)表示(parametric representation)(步驟60)。 然后從參數(shù)表示中提取出電路信息(步驟62)，并確定電路信息中是否存在 邏輯錯誤(步驟64)。如果存在，就生成一個錯誤異樣報告。包含有錯誤異 樣的該報告被傳送給工程分析員，工程分析員必須研究圖像拚接并基于從鑲 嵌圖像檢索到的信息改正任何丟失或不正確的連接。如果沒有檢查出錯誤， 則生成無錯誤異樣的報告(步驟68)，并結束工藝。圖4a-圖4c示出采用銅鑲嵌工藝制成的集成電路的工藝，參考上述圖3 的描述。示于圖4a的集成電路10包括覆蓋金屬層N+l的金屬線14的鈍化 層12。導孔26將金屬線14與金屬層N中的金屬線20互連。阻擋層16將金 屬線14從層間介電質材料18分離開。阻擋層16是導電的并提供導孔26與 金屬層N的金屬線20之間的連接。阻擋層22將金屬線20從層間介電質24 分離開以確保沒有金屬遷移到層間介電質內，那種情況會改變其性能。如上 所解釋的，在某些集成電路制造工藝中，阻擋材料(未圖示)被施加于金屬 線之上。圖4b顯示從金屬層N+l的金屬線14上除去鈍化層材料12后的集成電 路裸片10。然后以濕式或干式蝕刻工藝蝕刻掉金屬線14和導孔26而留下示 于圖4c的阻擋層16。示于圖4c的集成電路然后就準備成像。如本領域技術人員將體會到的，根據(jù)本發(fā)明的方法生成圖像，在圖像中 導孔26是連同在頂端與導線連接的金屬線14 一起顯示的，這與現(xiàn)有技術所 用的方法相反。該工藝因此可被描述為"自頂而下(top down)"工藝。如 本領域技術人員將進一步體會到的，采用根據(jù)本發(fā)明的制備集成電路裸片的 方法，布局提取算法可用所獲取的鑲嵌圖像來要求調整，以確保適當?shù)牟季?提取。圖5是采用示于圖4a-圖4c工藝的制備用于成像的銅/銅集成電路的圖像 的再現(xiàn)。圖像80是集成電路裸片的關注區(qū)域的掃描電子顯微鏡圖像。位于集 成電路的金屬線之下的阻擋層82為淺灰色。位于導孔84之下的阻擋層為深 灰色或黑色，易于與位于被蝕刻掉的金屬線之下的阻擋層區(qū)分。導孔也得到良好的限定而且也不存在關于與導孔相關聯(lián)的金屬線的模糊。因為位于導孔 之下的阻擋層易于與位于金屬線之下的阻擋層區(qū)分，所以自動布局提取就非 常有效率并以極低的錯誤率完成。圖4d顯示了當用鋁線14和鎢導孔26構造集成電路時根據(jù)本發(fā)明制備的 集成電路。當在這種情況下時，示于圖4a和圖4b的蝕刻工藝除去鋁線但留 下示于圖4d的鎢導孔26。圖6是根據(jù)本發(fā)明制備的用于成像的用鋁線和鎢導孔制成的集成電路的 關注區(qū)域的圖像的再現(xiàn)。圖像90是以掃描電子顯微鏡獲取的。阻擋層92顯 示為淺灰色線條而鎢導孔94顯示為亮白點。又一次，特征提取軟件能夠容易 地在背景、阻擋層92和導孔94之間進行區(qū)分。特征提取因此更加方便而自 動布局提取的錯誤也顯著降低。因此本發(fā)明提供了耗時更少、更簡便和更高效的制備用于成像的集成電 路裸片的方法。這種工藝提供了具有更佳對比度的圖像并特別適用于以銅鑲 嵌工藝制作的集成電路，盡管它在與任何已知的集成電路結構一起使用時也 可提供優(yōu)異的效果。上述本發(fā)明的實施例僅是示例性的。因此本發(fā)明的范圍完全由所附的權 利要求書的范圍限定。
權利要求
1、一種制備用于成像的集成電路裸片的方法，包括從所述集成電路裸片的金屬層上除去所有材料以暴露所述金屬層；以及從所述金屬層的金屬線上除去所有金屬而不除去位于每條金屬線之下的阻擋層。
2、 如權利要求1所述的方法，進一步包括從與所述金屬層相關聯(lián)的所 有導孔中除去所有金屬而不除去包圍每個所述導孔的阻擋層。
3、 如權利要求1所述的方法，其中從所述金屬層上除去所有材料包括以 干式蝕刻工藝蝕刻掉鈍化層或層間介電質材料。
4、 如權利要求1所述的方法，其中從所述金屬層上除去所有材料包括以濕式蝕刻工藝蝕刻掉鈍化層或層間介電質材料。
5、 如權利要求1所述的方法，其中從所述金屬層上除去所有材料包括以化學或機械拋光工藝除去鈍化層或層間介電質材料。
6、 如權利要求1所述的方法，其中從所述金屬線除去所有金屬包括以濕 式或干式蝕刻工藝蝕刻掉所述金屬線。
7、 如權利要求1所述的方法，進一步包括將所述集成電路裸片放置于精密工作臺上并獲取被暴露的所述金屬層的區(qū)塊圖像。
8、 如權利要求7所述的方法，其中獲取所述區(qū)塊圖像包括用掃描電子顯 微鏡獲取所述區(qū)塊圖像。
9、 如權利要求8所述的方法，進一步包括將所述區(qū)塊圖像縫合在一起以形成被暴露的所述金屬層的圖像拚接。
10、 如權利要求9所述的方法，進一步包括垂直對齊多個被暴露的層的圖像拚接以形成所述集成電路的三維模型。
11、 如權利要求10所述的方法，進一步包括提取所述集成電路的特征以基于對齊的所述鑲嵌圖像重建參數(shù)表示。
12、 如權利要求U所述的方法，進一步包括從所述參數(shù)表示中提取電 路信息。
13、 如權利要求12所述的方法，進一步包括基于所述電路信息準備報
14、 一種從集成電路裸片提取電路信息的方法，包括 除去覆蓋所述集成電路裸片的第一金屬層的所有材料； 從所述第一層上蝕刻掉所有金屬以完全暴露位于所述第一金屬層的每條金屬線之下的阻擋層；將所述集成電路裸片放置于精密工作臺上并獲取所述集成電路裸片的關注區(qū)域的區(qū)塊圖像；對于每一其他的金屬層重復進行所述的除去、蝕刻和放置；以及 除去覆蓋所述集成電路裸片的多晶硅層的層間介電質材料，將所述集成電路裸片放置于精密工作臺上并獲取多晶硅層的區(qū)塊圖像。
15、 如權利要求14所述的方法，其中所述蝕刻進一步包括從與每一金屬 層相關聯(lián)的導孔中蝕刻掉所有金屬以完全暴露包圍每一所述導孔的阻擋層。
16、 如權利要求14所述的方法，其中所述集成電路裸片包括銅線和銅導孔。
17、 如權利要求14所述的方法，其中所述集成電路裸片包括鋁線和鋁導孔。
18、 如權利要求14所述的方法，其中所述集成電路裸片包括鋁線和鎢導孔。
19、 一種為提取電路信息的目的而制備用于成像的集成電路的方法，包 括從所述集成電路裸片的各金屬層的金屬線和金屬導孔上除去包括所有金 屬的所有材料，并獲取在從所述各層的所述金屬線和所述金屬導孔上除去所 有金屬后暴露的阻擋層的區(qū)塊圖像。
20、 如權利要求19所述的方法，其中除去所述的金屬線和導孔包括用干 式蝕刻工藝和濕式蝕刻工藝其中之一從所述金屬線和金屬導孔上除去所有金 屬而保留所述阻擋層。
21、 如權利要求20所述的方法，進一步包括用掃描電子顯微鏡對所述 各層進行成像，并用圖像對比度信息分析所述圖像以提取集成電路布局信息， 以將金屬線阻擋層從背景中、且將導孔阻擋層從金屬線阻擋層中區(qū)分出來。
全文摘要
制備用于成像的集成電路裸片，通過從金屬線上完全蝕刻掉所有金屬而不除去位于所述金屬線之下的阻擋層。金屬導孔也可被除去，特別是如果它們與金屬線用相同金屬制成時，如在銅鑲嵌電路中。這提供了高對比度的圖像，允許電路布局提取軟件容易地區(qū)分金屬線和導孔。
文檔編號G01R31/304GK101287994SQ200680036025
公開日2008年10月15日 申請日期2006年9月27日 優(yōu)先權日2005年9月29日
發(fā)明者列夫·克利巴諾夫, 謝麗·林恩·格里芬 申請人:吉普沃克斯公司