Mems器件及其形成方法
【專利摘要】本發(fā)明提供了一種用于形成MEMS器件的方法。該方法包括以下步驟：提供具有第一部分和第二部分的襯底；在襯底的第一部分上制造膜式傳感器；以及在襯底的第二部分上制造體硅傳感器。本發(fā)明還提供了一種MEMS器件。
【專利說明】MEMS器件及其形成方法

【技術領域】
[0001] 本發(fā)明總體涉及半導體工藝，更具體地，涉及微機電系統(tǒng)(MEMS)器件和形成MEMS 器件的方法。

【背景技術】
[0002] MEMS器件被廣泛使用，并且可包括膜式傳感器和體硅傳感器。具有大質量塊的體 硅傳感器可向運動傳感器提供高機械靈敏度。然而，因為體硅結構的高硬度并不能提供膜 式傳感器所需的敏感度，所以使用體硅結構難以制造膜式傳感器。此外，CMOS晶圓和MEMS 晶圓的組合可能導致從PECVD氧化物中擴散氫（H2)的排氣問題。由氫引入的隨后MEMS器 件內的壓力水平改變可能會降低器件的性能。


【發(fā)明內容】

[0003] 根據本發(fā)明的一個方面，提供了一種用于形成微機電系統(tǒng)(MEMS)器件的方法，包 括：提供具有第一部分和第二部分的襯底；在襯底的第一部分上制造膜式傳感器；以及在 襯底的第二部分上制造體硅傳感器。
[0004] 優(yōu)選地，制造膜式傳感器還包括：提供位于襯底上方的導電基底；提供位于導電 基底上方的犧牲層；提供位于犧牲層上方的參考元件；提供位于參考元件上方的介電層； 使用延伸穿過介電層和參考元件到達犧牲層的多個孔，去除犧牲層位于參考元件和導電基 底之間的部分，從而在參考兀件和導電基底之間形成膜式傳感器的第一腔體；在介電層上 方形成密封層，以密封膜式傳感器的第一腔體；以及圖案化位于參考元件上方的密封層。
[0005] 優(yōu)選地，制造體硅傳感器還包括：在密封層和介電層上方形成氧化層；圖案化氧 化層，以提供體硅傳感器的第一腔體；將硅層接合至氧化層；以及圖案化位于襯底的第二 部分上方的娃層，以形成體娃傳感器的多個娃結構。
[0006] 優(yōu)選地，在襯底的第一部分上制造膜式傳感器包括：制造選自由壓力傳感器、聲傳 感器、射頻共振器以及射頻振蕩器組成的組中的器件。
[0007] 優(yōu)選地，在襯底的第二部分上制造體硅傳感器包括：制造選自由加速計、陀螺儀、 磁性傳感器、射頻共振器以及射頻振蕩器組成的組中的第二器件。
[0008] 優(yōu)選地，圖案化密封層還包括：將密封層圖案化為膜式傳感器和體硅傳感器的吸 氣劑。
[0009] 優(yōu)選地，使用孔以去除犧牲層位于參考元件和導電基底之間的部分包括：各向同 性蝕刻。
[0010] 優(yōu)選地，形成密封層還包括：將鈦用作密封層。
[0011] 優(yōu)選地，圖案化密封層包括：對密封層執(zhí)行干蝕刻工藝。
[0012] 優(yōu)選地，圖案化氧化層還包括：對氧化層執(zhí)行化學機械拋光。
[0013] 優(yōu)選地，該方法還包括：提供位于硅層上方的多個接合焊盤；提供從接合焊盤延 伸穿過硅層和氧化層的多個通孔，以使膜式傳感器的電極和體硅傳感器的電極與接合焊盤 電連接；提供覆蓋結構；以及將覆蓋結構接合至硅層。
[0014] 優(yōu)選地，提供覆蓋結構還包括：提供硅覆蓋層；提供位于硅覆蓋層上方的鍺層；圖 案化鍺層；以及在鍺層和硅覆蓋層內限定膜式傳感器的第二腔體和體硅傳感器的第二腔 體。
[0015] 優(yōu)選地，將覆蓋結構接合至硅層還包括：使用接合焊盤將覆蓋結構的鍺層接合至 娃層。
[0016] 優(yōu)選地，該方法還包括：打開覆蓋結構的硅覆蓋層，以暴露膜式傳感器。
[0017] 根據本發(fā)明的另一方面，提供了一種微機電系統(tǒng)(MEMS)器件，包括：襯底，具有第 一部分和第二部分；膜式傳感器，設置在襯底的第一部分上；以及體娃傳感器，設置在襯底 的第二部分上。
[0018] 優(yōu)選地，膜式傳感器包括：上部金屬層和下部金屬層，被配置作為膜式傳感器的電 極；密封腔體，設置在上部金屬層和下部金屬層之間；以及密封層，密封腔體。
[0019] 優(yōu)選地，體硅傳感器包括：多個硅結構，被配置作為設置在襯底的第二部分處的密 封層上方的電極。
[0020] 優(yōu)選地，密封層是鈦。
[0021] 優(yōu)選地，膜式傳感器選自由壓力傳感器、聲傳感器、射頻共振器以及射頻振蕩器組 成的組。
[0022] 優(yōu)選地，體硅傳感器選自由加速計、陀螺儀、磁性傳感器、射頻共振器以及射頻振 蕩器組成的組。
[0023] 優(yōu)選地，該器件還包括：多個接合焊盤，設置在硅結構上方；以及多個通孔，從接 合焊盤開始延伸并穿過娃結構，以將膜式傳感器和體娃傳感器的電極電連接至接合焊盤。
[0024] 優(yōu)選地，該器件還包括：覆蓋結構，設置在接合焊盤上方。
[0025] 優(yōu)選地，覆蓋結構還包括：硅覆蓋層；以及鍺層，位于硅覆蓋層和接合焊盤之間。

【專利附圖】

【附圖說明】
[0026] 圖1是示出了根據本發(fā)明實施例的具有多個金屬層和多晶娃層（poly layer)以 形成MEMS器件的示例性結構的截面圖。
[0027] 圖2是示出了根據本發(fā)明實施例的去除犧牲層以形成MEMS器件的截面圖。
[0028] 圖3是示出了根據本發(fā)明實施例的提供密封層以形成MEMS器件的截面圖。
[0029] 圖4是示出了根據本發(fā)明實施例的去除部分密封層以形成MEMS器件的截面圖。
[0030] 圖5是示出了根據本發(fā)明實施例的提供氧化層以形成MEMS器件的截面圖。
[0031] 圖6是示出了根據本發(fā)明實施例的去除部分氧化層以形成MEMS器件的截面圖。
[0032] 圖7是示出了根據本發(fā)明實施例的去除部分密封層以形成MEMS器件的截面圖。
[0033] 圖8是示出了根據本發(fā)明實施例的去除部分氧化層以形成MEMS器件的截面圖。
[0034] 圖9是示出了根據本發(fā)明實施例的將硅層接合至氧化層以形成MEMS器件的截面 圖。
[0035] 圖10是示出了根據本發(fā)明實施例的去除部分硅層以形成MEMS器件的截面圖。
[0036] 圖11是示出了根據本發(fā)明實施例的提供通孔以形成MEMS器件的截面圖。
[0037] 圖12是示出了根據本發(fā)明實施例的提供接合焊盤以形成MEMS器件的截面圖。
[0038] 圖13是示出了根據本發(fā)明實施例的去除部分硅層以形成MEMS器件的截面圖。
[0039] 圖14是示出了根據本發(fā)明實施例的提供位于硅覆蓋層上方的鍺層以形成MEMS器 件的截面圖。
[0040] 圖15是示出了根據本發(fā)明實施例的去除部分鍺層以形成MEMS器件的截面圖。
[0041] 圖16是示出了根據本發(fā)明實施例的去除部分硅覆蓋層以形成MEMS器件的截面 圖。
[0042] 圖17是示出了根據本發(fā)明實施例的提供氧化覆蓋層以形成MEMS器件的截面圖。
[0043] 圖18是示出了根據本發(fā)明實施例的打開部分氧化覆蓋層以形成MEMS器件的截面 圖。
[0044] 圖19是示出了根據本發(fā)明實施例的去除部分硅覆蓋層以形成MEMS器件的截面 圖。
[0045] 圖20是示出了根據本發(fā)明實施例的去除部分硅覆蓋層以形成MEMS器件的截面 圖。
[0046] 圖21是示出了根據本發(fā)明實施例的去除部分氧化覆蓋層以形成MEMS器件的截面 圖。
[0047] 圖22是示出了根據本發(fā)明實施例的將鍺層接合至接合焊盤以形成MEMS器件的截 面圖。
[0048] 圖23是示出了根據本發(fā)明實施例的對硅覆蓋層執(zhí)行開盤式研磨 (grind-t〇-〇pen)工藝以形成MEMS器件的截面圖。
[0049] 圖24是示出了根據本發(fā)明實施例的去除部分介電層以形成MEMS器件的截面圖。
[0050] 圖25是示出了根據本發(fā)明實施例的打開部分硅覆蓋層以形成MEMS器件的截面 圖。
[0051] 圖26是示出了根據本發(fā)明實施例的MEMS器件的截面圖。
[0052] 圖27是根據本發(fā)明實施例的形成MEMS器件的流程圖。
[0053] 圖28是根據本發(fā)明示例性實施例的制造膜式傳感器的操作的流程圖。
[0054] 圖29是根據本發(fā)明示例性實施例的制造體硅傳感器的操作的流程圖。
[0055] 圖30是根據本發(fā)明示例性實施例的提供覆蓋結構的操作的流程圖。

【具體實施方式】
[0056] 現在詳細地參考在附圖中示出的示例性實施例。在可能的情況下，附圖中相同的 參考標號將用于代表相同或類似的部件。
[0057] 在本發(fā)明的示例性實施例中，例如，可通過金屬層和氧化層之間的高蝕刻選擇性 獲得膜式傳感器的間隙。由于薄膜層，因此可利用CMOS晶圓來制造膜式傳感器。另外，可 利用MEMS晶圓的體硅來制造體硅傳感器。因此，通過兼容工藝，可在同一晶圓上形成膜式 傳感器和體硅傳感器。
[0058] 在本發(fā)明的示例性實施例中，例如，可通過簡單金屬濕蝕刻技術實現膜式傳感器 中的膜的不同厚度。金屬層可用作犧牲層，因此可形成膜式傳感器的感測間隙。例如，可通 過金屬濕蝕刻技術的高蝕刻選擇性實現傳感器的多感測范圍。
[0059] 在本發(fā)明的示例性實施例中，鈦材料不僅可用作膜式傳感器的密封材料，還可用 作吸氣劑（getter)。金屬密封層可提供比氧化物密封層更好的真空級，并且還可減少可能 由膜式傳感器的操作引起的充電問題。另外，鈦可吸收從CMOS晶圓的氧化層中排出的氫 氣，并且使膜式傳感器和體硅傳感器的腔體的真空級保持在相對穩(wěn)定的水平。
[0060] 在示例性實施例中，MEMS器件包括膜式傳感器和體硅傳感器。例如，膜式傳感器 可以是壓力傳感器、聲傳感器、射頻共振器或射頻振蕩器。例如，體硅傳感器可以是加速計、 陀螺儀、磁性傳感器、射頻共振器以及射頻振蕩器。
[0061] 圖1是不出根據本發(fā)明的實施例的具有多個金屬層和一個多晶娃層（poly layer)以形成MEMS器件的示例性結構的截面圖。如圖1所示，可在MEMS器件100中提供 襯底102?？稍谝r底102上方提供導電基底104?？稍趯щ娀?04上方提供犧牲層106。 可在犧牲層106上方提供參考元件108。可在參考元件108上方提供介電層110。襯底102 可由硅形成。導電基底104和參考元件108可以是能夠形成電容的任何導電層，包括但不 限于例如鋁-銅和銅。
[0062] 在不例性實施例中，可利用具有六個金屬層121至126和一個多晶娃層114的半 導體工藝，并且部分金屬層121至126可用作導電基底104和參考元件108。本領域技術人 員在閱讀這一詳細說明時將會認識到，可使用其個數的金屬層和多晶硅層。金屬層121至 126的厚度例如可以約為8000A、20000A或40000A。在示出的示例性實施例中，可使 用不含鈍化層的工藝。然而，例如，可通過執(zhí)行濕蝕刻以去除鈍化層，來使用含鈍化層的工 藝。
[0063] 圖2是示出根據本發(fā)明的實施例的去除犧牲層以形成MEMS器件的截面圖。如圖1 至圖2所示，可去除部分CMOS晶圓通孔206,并且形成孔202。然后，可使用孔202去除位 于參考元件108和導電基底104之間的部分犧牲層106?？?02可延伸穿過犧牲層110和 參考元件108到達犧牲層106以在參考元件108和導電基底104之間形成膜式傳感器的第 一腔體204。在示例性實施例中，可通過各向同性蝕刻去除部分犧牲層106。在示例性實施 例中，CMOS晶圓通孔206可由鎢形成。
[0064] 在示例性實施例中，可通過濕蝕刻去除部分鎢通孔和部分犧牲層106。在示例性實 施例中，可將第四金屬層124用作犧牲層106?？筛淖儬奚鼘?06的所述部分的去除范圍， 以提供具有改變的敏感度和特性的壓力傳感器(其是一種膜式傳感器)。例如，可形成具有 不同厚度、間隙和敏感度的壓力傳感器。
[0065] 圖3是示出了根據本發(fā)明實施例的提供密封層以形成MEMS器件的截面圖。如圖 3所示，密封層302可在介電層110之上形成，并且可密封膜式傳感器的第一腔體204。在 示例性實施例中，密封層302可由鈦形成，其還可用作膜式傳感器和體硅傳感器的吸氣劑。 鈦可吸收來自由氧化物形成的介電層110中的氫。因此，由于排出氫導致第一腔體204中 的真空壓力水平變化被減小，所以可提高MEMS器件的性能。在示例性實施例中，密封層302 的厚度可介于約3000A至10()0() A之間。
[0066] 圖4是示出根據本發(fā)明的實施例的去除部分密封層以形成MEMS器件的截面圖。如 圖4所示，可使用掩模(未示出）來限定密封層302的蝕刻區(qū)域。然后，例如，可通過干蝕刻 工藝來去除部分密封層302。
[0067] 圖5是示出了根據本發(fā)明實施例的提供氧化層以形成MEMS器件的截面圖。如圖 5所示，可在密封層302和介電層110上方形成氧化層502,以為體硅傳感器提供運動空間。 在示例性實施例中，介電層110可由氧化物形成，并且可以與氧化層502的材料相同。在示 例性實施例中，氧化層502的厚度可介于約3 μ m至8 μ m之間。在示例性實施例中，可對氧 化層502執(zhí)行化學機械拋光，以備熔融接合。
[0068] 圖6是示出了根據本發(fā)明實施例的去除部分氧化層以形成MEMS器件的截面圖。如 圖6所示，可使用掩模(未示出）來限定氧化層502的蝕刻區(qū)域。然后，例如，可通過干蝕刻 工藝去除氧化層502位于參考元件108上方的部分，以暴露部分密封層302。可去除密封層 302,以提高膜式傳感器的壓力平衡。
[0069] 圖7是示出了根據本發(fā)明實施例的去除部分密封層以形成MEMS器件的截面圖。如 圖7所示，可使用掩模(未示出）來限定密封層302的蝕刻區(qū)域。然后，例如，可通過濕蝕刻 工藝去除密封層302位于參考元件108上方的部分，以提高膜式傳感器的壓力平衡。
[0070] 圖8是示出了根據本發(fā)明實施例的去除部分氧化層以形成MEMS器件的截面圖。 如圖8所示，可使用掩模(未示出）來限定氧化層502的蝕刻區(qū)域。然后，例如，可通過干蝕 刻工藝去除部分氧化層502,以暴露密封層302。在示例性實施例中，可由還可用作膜式傳 感器和體硅傳感器的吸氣劑的鈦來形成密封層302。鈦可吸收來自由氧化物形成的介電層 110或來自氧化層502中的氫。因此，由于排出氫氣導致第一腔體204中的真空壓力水平變 化減小，所以可提商MEMS器件的性能。
[0071] 在示例性實施例中，例如，可通過干蝕刻工藝去除氧化層502的另一部分，以用于 進一步的電焊盤連接。在示例性實施例中，可圖案化氧化層，以提供體硅傳感器802的第一 腔體。
[0072] 圖9是示出了根據本發(fā)明實施例的將硅層接合至氧化層以形成MEMS器件的截面 圖。如圖9所示，例如，可通過氧化物-硅熔融接合，將硅層902接合至氧化層502。在示例 性實施例中，硅層902最初的厚度可介于約600 μ m至700 μ m之間。然后，可將硅層902減 薄至約20 μ m至50 μ m。
[0073] 圖10是示出了根據本發(fā)明實施例的去除部分硅層以形成MEMS器件的截面圖。如 圖10所示，可使用掩模(未示出）來限定硅層902、氧化層502以及介電層110的蝕刻區(qū)域。 然后，例如，可通過干蝕刻工藝來去除部分硅層902、部分氧化層502以及部分介電層110， 以暴露金屬層125并且形成孔1002。孔1002可從硅層902延伸穿過氧化層502和介電層 110到達金屬層125。
[0074] 圖11是示出了根據本發(fā)明實施例的提供通孔以形成MEMS器件的截面圖。如圖 11所示，可形成從硅層902延伸穿過氧化層502和介電層110并且到達金屬層125的通孔 1102,以使體硅傳感器和膜式傳感器可電連接。例如，通孔1102可由鎢形成。
[0075] 圖12是示出了根據本發(fā)明實施例的提供接合焊盤以形成MEMS器件的截面圖。如 圖12所示，可使用掩模(未示出）來限定接合焊盤1202的沉積區(qū)域。然后，例如，接合焊盤 1202可通過沉積工藝在硅層902上方形成，并且準備用于共晶接合。接合焊盤1202可以 是能夠形成電容的任何導電層，包括但不限于例如鋁-銅。接合焊盤1202的厚度可介于約 6000A 和 IOO(K)A 之間。
[0076] 圖13是示出了根據本發(fā)明的施例的去除部分硅層以形成MEMS器件的截面圖。如 圖13所示，可使用掩模(未示出)來限定硅結構1301和膜式傳感器的蝕刻區(qū)域以及電連接。 然后，例如，可通過干蝕刻工藝來去除部分硅層902。因此，可圖案化位于襯底的第二部分 上方的硅層902,以形成體硅傳感器的硅結構1301。此外，可提供通孔1102,以從接合焊盤 1202延伸穿過硅層902和氧化層502,從而將膜式傳感器的電極和體硅傳感器的電極與接 合焊盤1202電連接。在示例性實施例中，膜式傳感器的電極可連接至導電基底104和參考 兀件108,而體娃傳感器的電極可以是娃結構1301的一部分1302、1304。
[0077] 圖14是示出了根據本發(fā)明實施例的在硅覆蓋層上方提供鍺層以形成MEMS器件的 截面圖。如圖14所示，可提供硅覆蓋層1402。可在硅覆蓋層1402上方提供鍺層1404。鍺 層1404的厚度可介于約3(K)〇A至8000A之間。
[0078] 圖15是示出了根據本發(fā)明實施例的去除部分鍺層以形成MEMS器件的截面圖。如 圖15所示，可使用掩模(未示出）來限定鍺層1404的蝕刻區(qū)域。然后，例如，可通過干蝕刻 工藝去除部分鍺層1404。
[0079] 圖16是示出了根據本發(fā)明實施例的去除部分硅覆蓋層以形成MEMS器件的截面 圖。如圖16所示，可使用掩模(未示出）來限定硅覆蓋層1402的蝕刻區(qū)域。然后，例如，可 通過干蝕刻工藝去除約3 μ m至10 μ m的部分硅覆蓋層1402,以限定膜式傳感器的第二腔體 1602和體硅傳感器的第二腔體1604。
[0080] 圖17是示出了根據本發(fā)明實施例的提供氧化覆蓋層以形成MEMS器件的截面圖。 如圖17所示，可通過氧化沉積形成約I OOOOA至20000A的氧化覆蓋層1702,以用作深溝 槽的硬掩模，并且準備打開膜式傳感器。
[0081] 圖18是示出了根據本發(fā)明實施例的打開部分氧化覆蓋層以形成MEMS器件的截面 圖。如圖18所示，可使用掩模(未示出）來限定打開部分氧化覆蓋層1702的蝕刻區(qū)域。然 后，例如，可通過干蝕刻工藝去除約Π )〇〇〇Α至20000A的部分氧化覆蓋層1702。
[0082] 圖19是示出了根據本發(fā)明實施例的去除部分硅覆蓋層以形成MEMS器件的截面 圖。如圖19所示，可使用掩模(未示出)來限定深硅蝕刻窗的蝕刻區(qū)域。然后，例如，可通過 干蝕刻工藝去除硅覆蓋層1402中約100 μ m至140 μ m的部分。
[0083] 圖20是示出了根據本發(fā)明實施例的去除部分硅覆蓋層以形成MEMS器件的截面 圖。如圖20所示，氧化覆蓋層1702可用作硬掩模。然后，例如，可通過干蝕刻工藝去除硅 覆蓋層1402中約30 μ m至60 μ m的部分。
[0084] 圖21是示出了根據本發(fā)明實施例的去除部分氧化覆蓋層以形成MEMS器件的截面 圖。如圖21所示，例如，可通過濕蝕刻工藝將氧化覆蓋層1702去除約IOOOOA至20000A ?？商峁└采w結構2102。
[0085] 圖22是示出了根據本發(fā)明實施例的將鍺層接合至接合焊盤以形成MEMS器件的截 面圖。如圖22所示，覆蓋結構2102可通過共晶結合而接合至硅層902。更具體地，覆蓋結 構2102中的鍺層1404可接合至位于硅層902上方的接合焊盤1202。在示例性實施例中， 接合焊盤1202可由鋁-銅形成，從而可執(zhí)行Al/Cu/Ge共晶接合。
[0086] 圖23是示出了根據本發(fā)明實施例的對硅覆蓋層執(zhí)行開盤式研磨工藝以形成MEMS 器件的截面圖。如圖23所不，可對覆蓋結構2102的娃覆蓋層1402執(zhí)行開盤式研磨（GTO) 工藝，以分開膜式傳感器和體娃傳感器。
[0087] 圖24是示出了根據本發(fā)明實施例的去除部分介電層以形成MEMS器件的截面圖。 如圖24所示，可通過晶圓級回蝕工藝去除位于部分金屬層125上方的介電層，使得金屬層 125的該部分被暴露以用于電連接。
[0088] 圖25是示出了根據本發(fā)明實施例的打開部分硅覆蓋層以形成MEMS器件的截面 圖。如圖25所示，在示例性實施例中，在MEMS器件100中形成膜式傳感器2502和體硅傳 感器2504?？赏ㄟ^晶圓級回蝕工藝打開覆蓋結構2102中的部分硅覆蓋層1402,以暴露膜 式傳感器2502。
[0089] 圖26是示出了根據本發(fā)明實施例的MEMS器件的截面圖。如圖26所示，可在本 發(fā)明的示例性實施例中提供MEMS器件2600。襯底2601可具有第一部分2606和第二部分 2608?？稍谝r底2601的第一部分2606上設置膜式傳感器2602?？稍谝r底2601的第二部 分2608上設置體娃傳感器2604。膜式傳感器2602可包括上部金屬層2610、下部金屬層 2612、密封腔體2614和密封層2616。上部金屬層2610和下部金屬層2612可用作膜式傳感 器2602的電極。密封腔體2614可設置在上部金屬層2610和下部金屬層2612之間。密封 層2616可基本上密封密封腔體2614。在不例性實施例中，密封層2616例如可以是鈦。
[0090] 在示例性實施例中，體硅傳感器2604可包括硅結構2618,其被配置為設置在襯底 2601的第二部分2608處的密封層2616之上的電極。
[0091] 在示例性實施例中，MEMS器件2600還可包括接合焊盤2620和通孔2622。接合焊 盤2620可設置在硅結構2618上方。通孔2622可以從接合焊盤2620延伸并且穿過硅結構 2618,以將膜式傳感器2602和體硅傳感器2604的電極電連接至接合焊盤2620。
[0092] 在示例性實施例中，MEMS器件2600還可包括覆蓋結構2624。覆蓋結構2624可設 置在接合焊盤2620上方。
[0093] 在示例性實施例中，覆蓋結構2624可包括硅覆蓋層2626和鍺層2628。鍺層2628 可設置在硅覆蓋層2626和接合焊盤2620之間。
[0094] 圖27是根據本發(fā)明示例性實施例的形成MEMS器件的流程圖。如圖27所示，提供 了形成MEMS器件的方法2700。方法2700可包括以下程序：提供具有第一部分和第二部分 的襯底（S2702);在襯底的第一部分上制造膜式傳感器（S2704);以及在襯底的第二部分上 制造體硅傳感器（S2706)。
[0095] 圖28是根據本發(fā)明示例性實施例的制造膜式傳感器的操作的流程圖。如圖28所 示，提供制造膜式傳感器的操作S2704。操作2704可包括以下程序：提供位于襯底上方的 導電基底（S2802);提供位于導電基底上方的犧牲層（S2804);提供位于犧牲層上方的參考 元件（S2806);提供位于參考元件上方的介電層（S2808);使用延伸穿過介電層和參考元件 到達犧牲層的多個孔，以去除犧牲層位于參考元件和導電基底之間的一部分，從而在參考 兀件和導電基底之間形成膜式傳感器的第一腔體（S2810);在介電層上方形成密封層，以密 封膜式傳感器的第一腔體（S2812);以及圖案化位于參考元件上方的密封層（S2814)。
[0096] 在示例性實施例中，使用孔去除犧牲層在參考元件和導電基底之間的一部分的操 作可包括各向同性蝕刻。在示例性實施例中，圖案化密封層的步驟包括例如對密封層執(zhí)行 干蝕刻工藝。
[0097] 圖29是根據本發(fā)明示例性實施例的制造體硅傳感器的操作的流程圖。如圖29 所示，提供制造體硅傳感器的操作S2706。操作S2706可包括以下程序：在密封層和介電 層上方形成氧化層（S2902);圖案化氧化層，以提供體硅傳感器的第一腔體（S2904);將硅 層接合至氧化層（S2906);圖案化位于襯底的第二部分上方的娃層，以形成體娃傳感器的多 個硅結構（S2908);提供位于硅層上方的多個接合焊盤（S2910);提供從接合焊盤延伸穿過 硅層和氧化層的多個通孔，以將膜式傳感器的電極和體硅傳感器的電極與接合焊盤電連接 (S2912);提供覆蓋結構（S2914);以及將覆蓋結構接合至硅層（S2916)。
[0098] 在示例性實施例中，圖案化密封層的操作還包括將密封層圖案化為膜式傳感器和 體硅傳感器的吸氣劑。在示例性實施例中，形成密封層的步驟還包括將鈦用作密封層。在 示例性實施例中，圖案化氧化層的步驟還包括對氧化層執(zhí)行化學機械拋光。
[0099] 圖30是根據本發(fā)明示例性實施例的提供覆蓋結構的操作的流程圖。如圖30所示， 提供制造體硅傳感器的操作S2912。操作S2912可包括以下程序：提供硅覆蓋層（S3002); 提供位于硅覆蓋層上方的鍺層（S3004);圖案化鍺層（S3006);在鍺層和硅覆蓋層內限定膜 式傳感器的第二腔體和體硅傳感器的第二腔體（S3008);以及打開覆蓋結構的硅覆蓋層以 暴露膜式傳感器（S3010)。
[0100] 在示例性實施例中，將覆蓋結構接合至硅層的操作還包括使用接合焊盤將覆蓋結 構的鍺層接合至硅層。
[0101] 撰寫的說明書使用實例以公開包括最佳模式的本發(fā)明，并且還使本領域普通技術 人員能夠制造和使用本發(fā)明。本發(fā)明可保護的專利范圍可包括本領域普通技術人員想到的 其他實例。
[0102] 相關領域的技術人員將認識到，在沒有一個或多個具體細節(jié)或者通過其他替代和 /或附加方法、材料和部件的情況下實踐多種實施例。不必詳細地示出或描述熟知的結構、 材料或操作，以避免使本公開的多個實施例的多個方面模糊。圖中所示的多個實施例是說 明性的實例表示，但不必須按比例繪制。在一個或多個實施例中，可以以任何合適的方式對 具體特征、結構、材料或特性進行組合。在其他實施例中，可包括多個額外層和/或結構，和 /或可省略所描述的特征?？梢砸宰钣兄诶斫獗景l(fā)明的方式來將多種操作依次描述為多 個單獨的操作。然而，說明的順序不應該被解釋為暗示這些操作必須是有順序依賴性的。具 體地，這些操作不需要按照介紹的順序執(zhí)行。本發(fā)明描述的操作可以以與所描述的實施例 不同的順序、連續(xù)地或并行執(zhí)行。可執(zhí)行和/或描述多種附加操作。在附加實施例中，可省 略操作。
[0103] 撰寫的說明書和以下權利要求可包括諸如左、右、頂部、底部、之上、之下、上部、下 部、第一、第二等的術語，其僅被用于說明目的但不被解釋為限制性的。例如，指定相對垂直 位置的術語可以指襯底或集成電路的器件側(或有源表面)是該襯底的"頂"面；在標準陸地 參照系中，襯底可以實際上為任何定向，使得襯底的"頂"側可以低于"底"側，并且可以仍然 在術語"頂部"的意義內。除非另有具體說明，否則本文中使用的術語"上"（包括在權利要 求中）可以不表示第二層上的第一層直接位于第二層"上"并且與所述第二層直接接觸；在 第一層和第一層上的第二層之間可以存在第三層或其他結構?？梢砸远鄠€位置和方向來制 造、使用、或運送本發(fā)明所描述的器件或物品的實施例。本領域普通技術人員將認識到圖中 所示的多種部件的多種等效組合和替代。
【權利要求】
1. 一種用于形成微機電系統(tǒng)（MEMS)器件的方法，包括： 提供具有第一部分和第二部分的襯底； 在所述襯底的第一部分上制造膜式傳感器；以及 在所述襯底的第二部分上制造體硅傳感器。
2. 根據權利要求1所述的方法，其中，制造所述膜式傳感器還包括： 提供位于所述襯底上方的導電基底； 提供位于所述導電基底上方的犧牲層； 提供位于所述犧牲層上方的參考元件； 提供位于所述參考元件上方的介電層； 使用延伸穿過所述介電層和所述參考元件到達所述犧牲層的多個孔，去除所述犧牲層 位于所述參考元件和所述導電基底之間的部分，從而在所述參考元件和所述導電基底之間 形成所述膜式傳感器的第一腔體； 在所述介電層上方形成密封層，以密封所述膜式傳感器的所述第一腔體；以及 圖案化位于所述參考元件上方的密封層。
3. 根據權利要求2所述的方法，其中，制造所述體硅傳感器還包括： 在所述密封層和所述介電層上方形成氧化層； 圖案化所述氧化層，以提供所述體硅傳感器的第一腔體； 將硅層接合至所述氧化層；以及 圖案化位于所述襯底的第二部分上方的所述硅層，以形成所述體硅傳感器的多個硅結 構。
4. 根據權利要求1所述的方法，其中，在所述襯底的第一部分上制造所述膜式傳感器 包括：制造選自由壓力傳感器、聲傳感器、射頻共振器以及射頻振蕩器組成的組中的器件。
5. 根據權利要求1所述的方法，其中，在所述襯底的第二部分上制造所述體硅傳感器 包括：制造選自由加速計、陀螺儀、磁性傳感器、射頻共振器以及射頻振蕩器組成的組中的 第二器件。
6. 根據權利要求3所述的方法，其中，圖案化所述密封層還包括：將所述密封層圖案化 為所述膜式傳感器和所述體硅傳感器的吸氣劑。
7. 一種微機電系統(tǒng)（MEMS)器件，包括： 襯底，具有第一部分和第二部分； 膜式傳感器，設置在所述襯底的第一部分上；以及 體硅傳感器，設置在所述襯底的第二部分上。
8. 根據權利要求15所述的器件，其中，所述膜式傳感器包括： 上部金屬層和下部金屬層，被配置作為所述膜式傳感器的電極； 密封腔體，設置在所述上部金屬層和所述下部金屬層之間；以及 密封層，密封所述腔體。
9. 根據權利要求15所述的器件，其中，所述膜式傳感器選自由壓力傳感器、聲傳感器、 射頻共振器以及射頻振蕩器組成的組。
10. 根據權利要求15所述的器件，其中，所述體硅傳感器選自由加速計、陀螺儀、磁性 傳感器、射頻共振器以及射頻振蕩器組成的組。
【文檔編號】B81C1/00GK104340953SQ201310482360
【公開日】2015年2月11日 申請日期:2013年10月15日 優(yōu)先權日:2013年8月1日
【發(fā)明者】劉育嘉, 朱家驊, 彭榮輝, 張貴松, 鄭鈞文 申請人:臺灣積體電路制造股份有限公司