微納尺度靜電力開關(guān)及其制造方法
【專利摘要】本發(fā)明公開了一種微納尺度靜電力開關(guān)，包括：襯底，包括絕緣層與背電極；源電極與漏電極，位于襯底上，沿第一方向排列；支撐電極，位于襯底上，沿第二方向排列；石墨烯層，位于支撐電極上并與其電連接；源漏電極連接層，沿第一方向延伸，與源電極和漏電極電連接。依照本發(fā)明的微納尺度靜電力開關(guān)及其制造方法，采用石墨烯這種單晶薄層導電材料作為膜橋材料，利用電極和支撐電極之間的偏壓產(chǎn)生靜電力從而將膜橋下拉、形變之后通過金屬層將源漏電極連接起來形成開關(guān)，開啟電壓小，不需要較大的驅(qū)動電路，能夠縮小微納機械開關(guān)的尺寸并與CMOS兼容。
【專利說明】微納尺度靜電力開關(guān)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種微機電系統(tǒng)(MEMS)及其制造方法，特別是涉及一種可用于半導體集成的微納尺度靜電力開關(guān)及其制造方法。
【背景技術(shù)】
[0002]傳統(tǒng)的微機電系統(tǒng)(MEMS)中通常需要使用微機械開關(guān)，以利用電信號操控MEMS構(gòu)件來實現(xiàn)機械位移或變形。通常，微機械開關(guān)至少包括具有開口或凹槽的襯底、構(gòu)建在襯底上的金屬電極以及跨越襯底上金屬電極的懸梁臂。懸梁臂通常由絕緣介質(zhì)制成，例如氧化硅、氮化硅、氮氧化硅等及其組合。
[0003]然而，隨著尺寸的縮小和半導體芯片的集成，現(xiàn)有的氮化硅懸臂梁和金屬電極的微機械開關(guān)由于難以做到很小的尺度下的彎曲已難以滿足半導體微機械設(shè)計的需求。傳統(tǒng)的微機械開關(guān)均為幾十到幾百微米級，所占的面積相對較大，同時開啟電壓相對較大，一般為IOV以上。
[0004]因此，亟需設(shè)計開啟電壓小、能夠繼續(xù)縮小尺寸并與CMOS兼容的微機電開關(guān)。

【發(fā)明內(nèi)容】

[0005]為了克服上述現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種使用石墨烯等單晶材料作為膜橋材料的微納尺度靜電力開關(guān)的結(jié)構(gòu)。
[0006]具體地，本發(fā)明提供了一種微納尺度靜電力開關(guān)，包括:襯底，包括絕緣層與背電極；源電極與漏電極，位于襯底上，沿第一方向排列；支撐電極，位于襯底上，沿第二方向排列；石墨烯層，位于支撐電極上并與其電連接；源漏電極連接層，沿第一方向延伸，與源電極和漏電極電連接。
[0007]其中，石墨烯層包括單晶結(jié)構(gòu)。
[0008]其中，背電極位于絕緣層上方或者下方。
[0009]其中，絕緣層和/或背電極上還具有鈍化保護層。
[0010]其中，石墨烯層與源漏電極連接層之間還具有介質(zhì)層。
[0011]其中，源電極、漏電極、背電極、或支撐電極包括摻雜多晶硅、金屬、金屬合金、金屬氮化物及其組合。
[0012]本發(fā)明還提供了一種微納尺度靜電力開關(guān)的制造方法，包括:在絕緣層上方或者下方形成背電極；在絕緣層上形成支撐電極、源電極和漏電極；在支撐電極上形成石墨烯層，以及形成與源電極和漏電極電連接的源漏電極連接層。
[0013]其中，石墨烯層包括單晶結(jié)構(gòu)。
[0014]其中，源電極、漏電極、背電極、或支撐電極包括摻雜多晶硅、金屬、金屬合金、金屬氮化物及其組合。
[0015]其中，通過CVD、PVD形成源電極、漏電極、背電極、或支撐電極。
[0016]其中，石墨烯層通過轉(zhuǎn)移或者直接生長方法形成。[0017]其中，在形成石墨烯層之前還包括:在絕緣層上形成犧牲層；平坦化犧牲層使其與支撐電極齊平。
[0018]其中，平坦化犧牲層的工藝包括CMP、回刻、SOG回流。
[0019]其中，犧牲層材質(zhì)與絕緣層不同。
[0020]其中，犧牲層包括氧化硅、氮化硅、氮氧化硅、DLC及其組合。
[0021 ] 其中，通過CVD方法形成犧牲層。
[0022]其中，形成支撐電極之前進一步包括:在絕緣層和/或背電極上形成鈍化保護層。
[0023]其中，進一步包括在石墨烯層和源漏電極連接層之間形成介質(zhì)層。
[0024]其中，形成石墨烯層之后進一步包括:采用濕法腐蝕去除犧牲層。
[0025]依照本發(fā)明的微納尺度靜電力開關(guān)及其制造方法，采用石墨烯這種單晶薄層導電材料作為膜橋材料，利用電極和支撐電極之間的偏壓產(chǎn)生靜電力從而將膜橋下拉、形變之后通過金屬層將源漏電極連接起來形成開關(guān)，開啟電壓小，不需要較大的驅(qū)動電路，能夠縮小微納機械開關(guān)的尺寸并與CMOS兼容。
【專利附圖】

【附圖說明】
[0026]以下參照附圖來詳細說明本發(fā)明的技術(shù)方案，其中:
[0027]圖1為該微機電開關(guān)實例I的剖面圖；
[0028]圖2為該微機電開關(guān)實例I的俯視圖；
[0029]圖3為該微機電開關(guān)實施例2的剖面圖；
[0030]圖4為該微機電開關(guān)實施例2的俯視圖。
【具體實施方式】
[0031]本發(fā)明通常涉及一種半導體器件及其制造方法。下文的公開提供了兩個實施例用來實現(xiàn)本發(fā)明的結(jié)構(gòu)。下面結(jié)合附圖對本發(fā)明的實施例進一步說明，本實施例在以本發(fā)明技術(shù)方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發(fā)明的保護范圍不限于下述的實施例。
[0032]本發(fā)明提供了多個實施例，以下根據(jù)不同實施例的實現(xiàn)方法詳細介紹微納機電開關(guān)的制造方法。
[0033]第一實施例
[0034]以下將詳細介紹源漏連接層I在上的形成方法與結(jié)構(gòu)。
[0035]在步驟S101，參考圖1，在襯底上形成背電極。
[0036]首先，提供絕緣襯底6，例如具有、包含、包括絕緣層6。絕緣襯底的材質(zhì)可以是氮化硅、氮氧化硅、氧化硅、玻璃、PSG、BSG、PBSG、塑料、樹脂、陶瓷等等及其組合，可以是單層也可以是多個材料層的層疊。絕緣襯底可以完全由上述材料制成，也可以在導電/導熱襯底上層疊上述材料的表層，導電/導熱襯底例如可以是硅、金屬等及其組合。
[0037]其次，在絕緣襯底6形成背電極11。形成背電極11的方式可以是先通過PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等方式形成金屬材料層，然后再通過等離子體、反應離子刻蝕(RIE)等干法刻蝕來去除掩模圖案之外的多余部分，在絕緣襯底6上形成金屬材料的背電極11。背電極11的材質(zhì)例如是Al、Cu、Ag、Au、T1、Ta、Mo、W等金屬及其組合，還可以是這些金屬的合金、氮化物及其組合，此外還可以包括摻雜多晶硅。此外，形成背電極11的方式還可以是先在絕緣襯底6上通過上述方法形成較薄的種晶層(seed layer),然后再電鍍或者化學鍍形成較厚的金屬層。在圖1、圖2中，背電極11位于源漏電極連接層I的下方，因此沿第一方向(垂直圖1紙面方向，沿圖2中紙面中的上下方向)延伸。
[0038]優(yōu)選地，在絕緣襯底6以及背電極11上形成鈍化保護層12，其材質(zhì)例如是氧化硅、氮化硅、氮氧化硅、類金剛石無定形碳(DLC)及其組合。鈍化保護層12如圖2所示，位于整個絕緣襯底6上。
[0039]在步驟S102，參照圖1，在絕緣襯底6上形成支撐電極4、源電極7和漏電極8。例如，刻蝕鈍化保護層12形成若干開口，在開口中通過PECVD、HDPCVD, UHVCVD, MOCVD, MBE、ALD、蒸發(fā)、派射等方式形成金屬材料層,其材質(zhì)例如與背電極11均選自Al、Cu、Ag、Au、T1、Ta、Mo、W等金屬及其組合，還可以是這些金屬的合金、氮化物及其組合，此外還可以包括摻雜多晶硅，以用作各個電極。具體地，沿第二方向(圖2中長度方向)具有兩個支撐電極4，沿第一方向依次具有源電極7和漏電極8。
[0040]優(yōu)選地，在整個器件上例如通過CVD、PVD等方式形成犧牲層5，并通過化學機械拋光(CMP)、回刻、旋涂玻璃(SOG)回流(reflow)等平坦化方法將其磨平。犧牲層5材質(zhì)例如是氧化硅、氮化硅、氮氧化硅及其組合，并且不同于鈍化保護層12、絕緣襯底6，以便提高稍后刻蝕的選擇性。
[0041]在步驟S103，在犧牲層5上以轉(zhuǎn)移或者生長的方式依次形成石墨烯層3、介質(zhì)層2以及源漏電極連接層1，并通過光刻/刻蝕完成圖形化。
[0042]以上各層可以是PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等 CVD 或 PVD
方式來生長形成，也可以是先生長在其他支撐襯底(未示出)上、然后再與帶有犧牲層5的絕緣襯底6相鍵合并且剝離支撐襯底來轉(zhuǎn)移形成。
[0043]其中，石墨烯層3優(yōu)選是單晶的，但也可以是多晶、非晶等其他晶體結(jié)構(gòu)與單晶層的層疊組合。使用石墨烯等單晶材料作為膜橋材料的微納尺度靜電力開關(guān)結(jié)構(gòu)。優(yōu)選地，使用CVD制備的單層或多層石墨烯引入作為彈性材料。由于石墨烯具有很薄的厚度和非常好的機械性能，在上下電極加入一個較小的電勢差就能將上電極的石墨烯膜橋拉下來，同時石墨烯介質(zhì)層上淀積的金屬電極將前后的兩個電極連接起來實現(xiàn)電路導通。因此，使得本發(fā)明具有開啟電壓小，開關(guān)電流比高，能夠繼續(xù)縮小尺寸以及與CMOS兼容的優(yōu)勢，可以廣泛用于超大規(guī)模集成電路中。如圖2所示，石墨烯層3用作膜橋、懸梁臂，因此位于兩個支撐電極4之間并沿第二方向延伸。
[0044]介質(zhì)層2的材質(zhì)與絕緣襯底6、鈍化保護層12類似或相同，在此不再贅述，但是不同于犧牲層5。介質(zhì)層2形成在石墨烯層3的上方，以實現(xiàn)石墨烯層3 (可以導電)與源漏電極連接層I之間的絕緣隔離。因此，介質(zhì)層2大體也沿第二方向延伸，并且在第一方向上的寬度/長度要大于石墨烯層3。
[0045]源漏電極連接層I的材質(zhì)與支撐電極4、背電極11類似，均可以選自Al、Cu、Ag、Au、T1、Ta、Mo、W等金屬及其組合，還可以是這些金屬的合金、氮化物及其組合，此外還可以包括摻雜多晶硅。源漏電極連接層I沿第一方向延伸，其在第二方向上的寬度/長度要小于介質(zhì)層2，以便良好絕緣隔離。
[0046]最終，在步驟S104，選擇性刻蝕去除犧牲層5，完成器件制作，得到如圖1、2所示的實施例1的器件結(jié)構(gòu)。選擇性刻蝕的方法例如是濕法腐蝕，針對氧化硅材料可以選用HF基刻蝕液，例如稀釋HF酸(dHF)、緩釋刻蝕劑(dBOE);針對氮化硅材質(zhì)可以選用熱磷酸；其他材料可以選用強酸(硫酸、硝酸)與強氧化劑(雙氧水、臭氧)的組合，并調(diào)節(jié)配比以提高刻蝕選擇性。
[0047]最終得到的器件結(jié)構(gòu)如圖1、圖2所示，包括絕緣襯底6，絕緣襯底6上支撐電極4、源漏電極7/8與背電極11，支撐電極4上的石墨烯層3，石墨烯層3上的介質(zhì)層2和源漏電極連接層I。其中，石墨烯層3用作開關(guān)的懸梁臂，具有很薄的厚度和非常好的機械性能，在上下電極加入一個較小的電勢差就能將上電極的石墨烯膜橋拉下來，同時石墨烯介質(zhì)層上淀積的金屬電極將前后的兩個電極連接起來實現(xiàn)電路導通。因此，使得本發(fā)明具有開啟電壓小，開關(guān)電流比高，能夠繼續(xù)縮小尺寸以及與CMOS兼容的優(yōu)勢，可以廣泛用于超大規(guī)模集成電路中。
[0048]第二實施例
[0049]與實施例1類似，以下將詳細介紹源漏連接層I在下的形成方法與結(jié)構(gòu)。
[0050]在步驟S201，提供具有絕緣層6和半導體層13 (例如S1、Ge、SiGe、SiC、GaAs等半導體材料)的襯底。絕緣層6材質(zhì)可以是氮化硅、氮氧化硅、氧化硅、玻璃、PSG、BSG、PBSG、塑料、樹脂、陶瓷等等及其組合，可以是單層也可以是多個材料層的層疊。絕緣層6可以通過CVD、PVD等方式沉積在半導體層13上，也可以鍵合在其上。如圖3所示，絕緣層6可以具有開口，以形成下凹的空腔。
[0051]在半導體層13背面執(zhí)行離子注入，摻入B、P、C、N、S、As等雜質(zhì)并退火激活，使得半導體層13構(gòu)成背電極13。此外，也可以將半導體層13替換為金屬材料，執(zhí)行構(gòu)成背電極13。
[0052]優(yōu)選地，在絕緣層6以及背電極13上形成鈍化保護層12，其材質(zhì)例如是氧化硅、氮化硅、氮氧化硅、類金剛石無定形碳(DLC)及其組合。鈍化保護層12如圖3所示，位于絕緣層6上、側(cè)面以及背電極13上。
[0053]在步驟S202，與實施例1類似，在絕緣層6上的鈍化保護層12上形成支撐電極4、源電極7和漏電極8。并通過CVD的方式淀積上犧牲層5并通過化學機械平坦化等方法將其磨平，犧牲層5的上表面與支撐電極4上表面齊平。各層形成工藝、材料、布局位置與實施例I相同。
[0054]在步驟S203，與實施例1類似，以轉(zhuǎn)移或者生長的方式順序完成源漏電極連接層
1、石墨烯層3和介質(zhì)層2的形成，通過光刻/刻蝕完成圖形化。各層形成工藝、材料、布局位置與實施例1相同，只是順序不同，也即:在實施例1中，先形成石墨烯層3、再形成介質(zhì)層2、最后形成源漏電極連接層I ;而在實施例2中，先形成源漏電極連接層I (在犧牲層5中刻蝕形成第一凹槽并沉積導電材料)、再形成介質(zhì)層2 (在犧牲層5中刻蝕形成第二凹槽并沉積介質(zhì)材料)、最后形成石墨烯層3 (在犧牲層5上沉積)。各層的平面幾何關(guān)系如圖4所示，與圖2所示類似，源漏電極連接層I沿第一方向延伸并接觸源漏電極7/8，介質(zhì)層2大體沿第二方向延伸、位于源漏電極連接層I上方、并在第二方向上寬度大于源漏電極連接層I，石墨烯層3位于介質(zhì)層2上方、沿第二方向延伸、在第一方向上寬度小于介質(zhì)層2。
[0055]在步驟S204，與實施例1類似，腐蝕去除掉犧牲層5，在上方的石墨烯層3與下方的鈍化保護層12之間留下空腔，完成器件的制作。[0056]最終得到的器件結(jié)構(gòu)如圖3、圖4所示，包括背電極13，背電極13上的絕緣層6，絕緣層6上的支撐電極4、源漏電極7/8與背電極11，支撐電極4上的石墨烯層3，石墨烯層3下方的介質(zhì)層2和源漏電極連接層I。其中，石墨烯層3用作開關(guān)的懸梁臂，具有很薄的厚度和非常好的機械性能，在上下電極加入一個較小的電勢差就能將上電極的石墨烯膜橋拉下來，同時石墨烯介質(zhì)層上淀積的金屬電極將前后的兩個電極連接起來實現(xiàn)電路導通。因此，使得本發(fā)明具有開啟電壓小，開關(guān)電流比高，能夠繼續(xù)縮小尺寸以及與CMOS兼容的優(yōu)勢，可以廣泛用于超大規(guī)模集成電路中。
[0057]通過采用本發(fā)明的主要思路和方法，使微機電開關(guān)能夠在更小的亞微米尺度下完成加工，并能夠有效降低開啟電壓，從而使微機電傳感器和邏輯芯片的集成，實現(xiàn)片上系統(tǒng)成為了可能。
[0058]依照本發(fā)明的微納尺度靜電力開關(guān)及其制造方法，采用石墨烯這種單晶薄層導電材料作為膜橋材料，利用電極和支撐電極之間的偏壓產(chǎn)生靜電力從而將膜橋下拉、形變之后通過金屬層將源漏電極連接起來形成開關(guān)，開啟電壓小，不需要較大的驅(qū)動電路，能夠縮小微納機械開關(guān)的尺寸并與CMOS兼容。
[0059]雖然關(guān)于示例實施例機器優(yōu)點已經(jīng)詳細說明，應當理解在不脫離本發(fā)明的精神及其附屬權(quán)利要求限定的保護范圍的情況下，可對這些實施例進行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應該容易理解在保持本發(fā)明保護范圍的同時，工藝步驟的次序可以變化。
[0060]此外，本發(fā)明的應用范圍不限于說明書中描述的特定實施例的工藝、機構(gòu)、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易的理解，對于目前已存在或者以后即將開發(fā)出的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應實施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對它們進行應用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護范圍內(nèi)。
【權(quán)利要求】
1.一種微納尺度靜電力開關(guān)，包括: 襯底，包括絕緣層與背電極； 源電極與漏電極，位于襯底上，沿第一方向排列； 支撐電極，位于襯底上，沿第二方向排列； 石墨烯層，位于支撐電極上并與其電連接； 源漏電極連接層，沿第一方向延伸，與源電極和漏電極電連接。
2.如權(quán)利要求1的微納尺度靜電力開關(guān)，其中，石墨烯層包括單晶結(jié)構(gòu)。
3.如權(quán)利要求1的微納尺度靜電力開關(guān)，其中，背電極位于絕緣層上方或者下方。
4.如權(quán)利要求1的微納尺度靜電力開關(guān)，其中，絕緣層和/或背電極上還具有鈍化保護層。
5.如權(quán)利要求1的微納尺度靜電力開關(guān)，其中，石墨烯層與源漏電極連接層之間還具有介質(zhì)層。
6.如權(quán)利要求1的微納尺度靜電力開關(guān)，其中，源電極、漏電極、背電極、或支撐電極包括摻雜多晶娃、金屬、金屬合金、金屬氮化物及其組合。
7.一種微納尺度靜電力開關(guān)的制造方法，包括: 在絕緣層上方或者下方形成背電極； 在絕緣層上形成支撐電極、源電極和漏電極； 在支撐電極上形成石墨烯層，以及形成與源電極和漏電極電連接 的源漏電極連接層。
8.如權(quán)利要求7的微納尺度靜電力開關(guān)的制造方法，其中，石墨烯層包括單晶結(jié)構(gòu)。
9.如權(quán)利要求7的微納尺度靜電力開關(guān)的制造方法，其中，源電極、漏電極、背電極、或支撐電極包括摻雜多晶娃、金屬、金屬合金、金屬氮化物及其組合。
10.如權(quán)利要求7的微納尺度靜電力開關(guān)的制造方法，其中，通過CVD、PVD形成源電極、漏電極、背電極、或支撐電極。
11.如權(quán)利要求7的微納尺度靜電力開關(guān)的制造方法，其中，石墨烯層通過轉(zhuǎn)移或者直接生長方法形成。
12.如權(quán)利要求7的微納尺度靜電力開關(guān)的制造方法，其中，在形成石墨烯層之前還包括:在絕緣層上形成犧牲層；平坦化犧牲層使其與支撐電極齊平。
13.如權(quán)利要求12的微納尺度靜電力開關(guān)的制造方法，其中，平坦化犧牲層的工藝包括CMP、回刻、SOG回流。
14.如權(quán)利要求12的微納尺度靜電力開關(guān)的制造方法，其中，犧牲層材質(zhì)與絕緣層不同。
15.如權(quán)利要求12的微納尺度靜電力開關(guān)的制造方法，其中，犧牲層包括氧化硅、氮化硅、氮氧化硅、DLC及其組合。
16.如權(quán)利要求12的微納尺度靜電力開關(guān)的制造方法，其中，通過CVD方法形成犧牲層。
17.如權(quán)利要求12的微納尺度靜電力開關(guān)的制造方法，其中，形成石墨烯層之后進一步包括:采用濕法腐蝕去除犧牲層。
18.如權(quán)利要求7的微納尺度靜電力開關(guān)的制造方法，其中，形成支撐電極之前進一步包括:在絕緣層和/或背電極上形成鈍化保護層。
19.如權(quán)利要求7的微納尺度靜電力開關(guān)的制造方法，其中，進一步包括在石墨烯層和源漏電極連接層之間形成介質(zhì)層。
【文檔編號】B81C1/00GK103964364SQ201310035425
【公開日】2014年8月6日 申請日期:2013年1月29日 優(yōu)先權(quán)日:2013年1月29日
【發(fā)明者】聶鵬飛, 朱慧瓏, 粟雅娟, 賈昆鵬, 楊杰 申請人:中國科學院微電子研究所