準(zhǔn)納米線晶體管及其制造方法
【專利摘要】本發(fā)明提供一種準(zhǔn)納米線晶體管及其制造方法，該方法包括：提供SOI襯底，該SOI襯底包括基底層（100），BOX層（120）和SOI層（130）；在SOI層上形成鰭片基體，所述鰭片基體包括至少一組硅/硅鍺疊層；在鰭片基體的兩側(cè)形成源漏區(qū)（110）；由鰭片基體以及其下的SOI層形成準(zhǔn)納米線鰭片；橫跨所述準(zhǔn)納米線鰭片形成柵堆疊。該方法可以有效地控制柵長特性。本發(fā)明還提供了根據(jù)上述方法形成的半導(dǎo)體結(jié)構(gòu)。
【專利說明】準(zhǔn)納米線晶體管及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種準(zhǔn)納米線晶體管及其制造方法。
【背景技術(shù)】
[0002]隨著MOSFET (金屬氧化物場效應(yīng)晶體管)溝道長度不斷縮短，一系列在MOSFET長溝道模型中可以忽略的效應(yīng)變得愈發(fā)顯著，甚至成為影響性能的主導(dǎo)因素，這種現(xiàn)象統(tǒng)稱為短溝道效應(yīng)。短溝道效應(yīng)導(dǎo)致器件的電學(xué)性能惡化，如造成柵極閾值電壓下降、功耗增加以及信噪比下降等問題。
[0003]為了改善短溝道效應(yīng)，業(yè)界的主導(dǎo)思路是改進(jìn)傳統(tǒng)的平面型器件技術(shù)，想辦法減小溝道區(qū)的厚度，消除溝道中耗盡層底部的中性層，讓溝道中的耗盡層能夠填滿整個溝道區(qū)一這便是所謂的全耗盡型(Fully Depleted:FD)器件，而傳統(tǒng)的平面型器件則屬于部分耗盡型(Partialiy Depleted:PD)器件。
[0004]不過，要制造出全耗盡型器件，要求溝道處的硅層厚度極薄。傳統(tǒng)的制造工藝，特別是傳統(tǒng)基于體硅的制造工藝很難造出符合要求的結(jié)構(gòu)或造價昂貴，即便對新興的SOI (絕緣體上硅)工藝而言，溝道硅層的厚度也很難控制在較薄的水平。圍繞如何實(shí)現(xiàn)全耗盡型器件的整體構(gòu)思，研發(fā)的重心轉(zhuǎn)向立體型器件結(jié)構(gòu)。
[0005]立體型器件結(jié)構(gòu)(有的材料中也稱為垂直型器件)指的是器件的源漏區(qū)和柵極的橫截面并不位于同一平面內(nèi)的技術(shù)，實(shí)質(zhì)屬FinFET (鰭式場效應(yīng)晶體管)結(jié)構(gòu)。
[0006]轉(zhuǎn)向立體型器件結(jié)構(gòu)之后，由于溝道區(qū)不再包含在體硅或SOI中，而是從這些結(jié)構(gòu)中獨(dú)立出來，因此，采取蝕刻等方式可能制作出厚度極薄的全耗盡型溝道。
[0007]當(dāng)前，已提出的立體型半導(dǎo)體器件如圖1所示，所述半導(dǎo)體器件包括:鰭片020，所述鰭片020位于絕緣層010上；源漏區(qū)030，所述源漏區(qū)030接于所述鰭片020中相對的第一側(cè)面022 ;柵極040，所述柵極040位于所述鰭片020中與所述第一側(cè)面022相鄰的第二側(cè)面024上(圖中未示出所述柵極040及所述鰭片020間夾有的柵介質(zhì)層和功函數(shù)金屬層)。其中，為減小源漏區(qū)電阻，所述源漏區(qū)030的邊緣部分可被擴(kuò)展，S卩，所述源漏區(qū)030的寬度(沿XX’方向)大于所述鰭片020的厚度。立體型半導(dǎo)體結(jié)構(gòu)有望應(yīng)用22nm技術(shù)節(jié)點(diǎn)及其以下，隨著器件尺寸進(jìn)一步縮小，立體型半導(dǎo)體器件的短溝道效應(yīng)也將成為影響器件性能的一大因素。
[0008]作為一種立體型器件，納米線MOSFET可以很好地控制短溝道效應(yīng)，具有很低的隨機(jī)摻雜波動，因此很有希望用于未來的進(jìn)一步按比例縮小的M0SFET。然而，目前納米線器件的制造工藝難度很大。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的目的在于提供一種準(zhǔn)納米線(quas1-nanowire)晶體管及其制造方法,其可以很好地控制柵長特性，例如柵極長度和底部與頂部的對準(zhǔn)等。另外，可以將高k柵介質(zhì)和金屬柵集成到準(zhǔn)納米線晶體管中，提升半導(dǎo)體器件的性能。另外，本發(fā)明的目的還在于在準(zhǔn)納米線晶體管中提供具有應(yīng)力的應(yīng)變的源漏區(qū)。
[0010]根據(jù)本發(fā)明的一個方面，提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，包括以下步驟:
[0011]步驟S101，提供SOI襯底，該SOI襯底包括基底層，BOX層和SOI層；
[0012]步驟S102，在SOI層上形成鰭片基體，所述鰭片基體包括至少一組硅/硅鍺疊層；
[0013]步驟S103，在鰭片基體的兩側(cè)形成源漏區(qū)；
[0014]步驟S104，由鰭片基體以及其下的SOI層形成準(zhǔn)納米線鰭片；
[0015]步驟S105，橫跨所述準(zhǔn)納米線鰭片形成柵堆疊。
[0016]相應(yīng)地，本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括:
[0017]SOI襯底，包括SOI層、BOX層和基底層；
[0018]鰭片，由SOI層的一部分以及其上的至少一組硅/硅鍺疊層形成；
[0019]位于鰭片兩側(cè)在鰭片的寬度方向上延伸的源漏區(qū)，所述鰭片位于延伸的源漏區(qū)形成的凹陷中，源漏區(qū)未與鰭片相連的部分上形成有側(cè)墻；
[0020]柵介質(zhì)層，覆蓋所述鰭片；
[0021 ] 柵金屬層，覆蓋所述柵介質(zhì)層。
[0022]本發(fā)明提供的準(zhǔn)納米線晶體管及其制造方法中，先形成源漏區(qū)，后形成準(zhǔn)納米線鰭片，可以很好地控制柵長特性，例如柵極長度和底部與頂部的對準(zhǔn)等。另外，本發(fā)明通過將高k柵介質(zhì)和金屬柵集成到鰭型準(zhǔn)納米線場效應(yīng)晶體管中，減小器件的短溝道效應(yīng)，進(jìn)而有助于提高半導(dǎo)體器件的性能。另外，取決于器件類型而形成的應(yīng)變的源漏區(qū)根據(jù)器件類型可以向準(zhǔn)納米線鰭片施加不同的應(yīng)力，從而增加溝道載流子的遷移率。
【專利附圖】

【附圖說明】
[0023]通過閱讀參照以下附圖所作的對非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會變得更明顯。
[0024]下列各剖視圖均為沿對應(yīng)的俯視圖中給出的剖線(AA’或11”)切割已形成的結(jié)構(gòu)
后獲得。
[0025]圖1所示為現(xiàn)有技術(shù)中鰭型場效應(yīng)晶體管的示意圖；
[0026]圖2為根據(jù)本發(fā)明的準(zhǔn)納米線晶體管的制造方法的實(shí)施方式的流程圖；
[0027]圖3所示為本發(fā)明準(zhǔn)納米線晶體管的制造方法具體實(shí)施例中所使用的襯底的剖視結(jié)構(gòu)不意圖；
[0028]圖4所示為本發(fā)明準(zhǔn)納米線晶體管的制造方法具體實(shí)施例中在襯底上形成為制造準(zhǔn)納米線晶體管所需的各材料層后的剖視結(jié)構(gòu)示意圖；
[0029]圖5是對圖4示出的半導(dǎo)體結(jié)構(gòu)進(jìn)行刻蝕后的剖視結(jié)構(gòu)示意圖；
[0030]圖6是對圖5示出的半導(dǎo)體結(jié)構(gòu)進(jìn)行外延生長和沉積氧化物之后的剖視結(jié)構(gòu)示意圖；
[0031]圖7是在圖6示出的半導(dǎo)體結(jié)構(gòu)上形成光刻膠構(gòu)圖時的俯視結(jié)構(gòu)示意圖；
[0032]圖8是對圖7示出的半導(dǎo)體結(jié)構(gòu)進(jìn)行刻蝕后的俯視結(jié)構(gòu)示意圖；
[0033]圖9是圖8示出的半導(dǎo)體結(jié)構(gòu)沿A-A’方向的剖視結(jié)構(gòu)示意圖；
[0034]圖10是圖8示出的半導(dǎo)體結(jié)構(gòu)沿1-1”方向的剖視結(jié)構(gòu)示意圖；[0035]圖11是圖8示出的半導(dǎo)體結(jié)構(gòu)形成側(cè)墻時的俯視結(jié)構(gòu)示意圖；
[0036]圖12是圖11示出的半導(dǎo)體結(jié)構(gòu)沿A-A’方向的剖視結(jié)構(gòu)示意圖；
[0037]圖13是圖11示出的半導(dǎo)體結(jié)構(gòu)沿1-1”方向的剖視結(jié)構(gòu)示意圖；
[0038]圖14是對圖12示出的半導(dǎo)體結(jié)構(gòu)中的鰭片進(jìn)行刻蝕后的剖視結(jié)構(gòu)示意圖；
[0039]圖15是圖14示出的半導(dǎo)體結(jié)構(gòu)形成金屬層時的俯視結(jié)構(gòu)示意圖；
[0040]圖16是圖15示出的半導(dǎo)體結(jié)構(gòu)沿A-A’方向的剖視結(jié)構(gòu)示意圖；
[0041]圖17是圖15示出的半導(dǎo)體結(jié)構(gòu)沿1-1”方向的剖視結(jié)構(gòu)示意圖。
[0042]附圖中相同或相似的附圖標(biāo)記代表相同或相似的部件。
【具體實(shí)施方式】
[0043]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明的實(shí)施例作詳細(xì)描述。
[0044]下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
[0045]下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此夕卜，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。應(yīng)當(dāng)注意，在附圖中所圖示的部件不一定按比例繪制。本發(fā)明省略了對公知組件和處理技術(shù)及工藝的描述以避免不必要地限制本發(fā)明。
[0046]本發(fā)明提供的準(zhǔn)納米線晶體管的制造方法大致包括:
[0047]步驟S101，提供SOI襯底，該SOI襯底包括基底層，BOX層和SOI層；
[0048]步驟S102，在SOI層上形成鰭片基體，所述鰭片基體包括至少一組硅/硅鍺疊層；
[0049]步驟S103，在鰭片基體的兩側(cè)形成源漏區(qū)；
[0050]步驟S104，由鰭片基體以及其下的SOI層形成準(zhǔn)納米線鰭片；
[0051]步驟S105，橫跨所述準(zhǔn)納米線鰭片形成柵堆疊。
[0052]下文中將參照圖2到圖17，結(jié)合本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)的制造方法的一個具體實(shí)施例對各步驟進(jìn)行進(jìn)一步的闡述。
[0053]步驟S101，如圖3所示，提供SOI襯底，所述SOI襯底至少具有三層結(jié)構(gòu)，分別是:基底層100 (例如，體硅層，圖3中只示出部分所述基底層100)、基底層100之上的BOX層120，以及覆蓋在BOX層120之上的SOI層130。其中，所述BOX層120的材料通常選用SiO2,BOX層120的厚度通常大于IOOnm ；S0I層130的材料是單晶硅、鍺或II1- V族化合物(如碳化硅、砷化鎵、砷化銦或磷化銦等)，本【具體實(shí)施方式】中選用的SOI襯底是具有Ultrathin(超薄)SOI層130的SOI襯底，因此該SOI層130的厚度范圍為5nnT20nm，例如5nm，13nm或20nm。優(yōu)選地，該SOI層的晶向?yàn)椤?00〉。
[0054]執(zhí)行步驟S102，在SOI層上形成鰭片基體，所述鰭片基體包括至少一組硅/硅鍺疊層。本具體實(shí)施例中，在SOI層上形成具有一定長度的鰭片基體，所述鰭片基體包括至少一
組硅/硅鍺疊層，并覆蓋有第一介質(zhì)層。
[0055]如圖4所示，在SOI襯底上依次形成至少一組硅/硅鍺疊層、第三介質(zhì)層140和第一介質(zhì)層150。其中至少一組娃/娃鍺疊層例如包括第一組娃/娃鍺疊層(第一娃鍺層310、第一硅層320)、第二組硅/硅鍺疊層(第二硅鍺層330、和第二硅層340)?？梢园ǜ嗷蛘吒俳M的硅/硅鍺疊層。至少一組硅/硅鍺疊層、第三介質(zhì)層140和第一介質(zhì)層150可以通過化學(xué)氣相沉積(Chemical vapor deposition, CVD)、高密度等離子體CVD、ALD (原子層淀積)、等離子體增強(qiáng)原子層淀積(PEALD)、脈沖激光沉積(PLD)或其他合適的方法依次形成在SOI層130上。第一硅鍺層310和第二硅鍺層330的厚度范圍均可以為f3nm。其中，鍺的含量為整個硅鍺材料的5%?10%。第一硅層320和第二硅層340的厚度范圍均為5?20nm。第三介質(zhì)層140的材料例如可以是SiO2,其厚度在2nnT5nm之間，例如2nm,4nm,5nm。第一介質(zhì)層150的材料例如可以是Si3N4,其厚度在50nnTl50nm之間,例如50nm, IOOnm, 150nm。
[0056]例如,在第一介質(zhì)層150上進(jìn)行光刻膠構(gòu)圖,光刻膠的圖案與鰭片基體的圖案對應(yīng)，例如具有一定長度的在半導(dǎo)體結(jié)構(gòu)的寬度方向上延伸的條形(文中一般認(rèn)為各剖視結(jié)構(gòu)示意圖中所示的水平方向?yàn)殚L度方向，與剖視結(jié)構(gòu)示意圖紙面垂直的方向?yàn)閷挾确较?，該長度方向?qū)?yīng)鰭片基體、將要形成的鰭片結(jié)構(gòu)以及半導(dǎo)體器件溝道的長度方向)。因此以構(gòu)圖后的光刻膠為掩模刻蝕第一介質(zhì)層150、第三介質(zhì)層140、至少一組娃/娃鍺疊層(例如包括第二硅層340、第二硅鍺層330、第一硅層320、第一硅鍺層310)，停止于SOI層130的頂部，形成中間高、兩邊低的結(jié)構(gòu)，如圖5所示。在其他實(shí)施例中，刻蝕也可以去除SOI層130的一部分，只要留下一部分SOI層130即可。文中將該刻蝕形成的半導(dǎo)體材料(包括硅鍺層和硅層)的凸起稱為鰭片基體，其覆蓋有第三介質(zhì)層140和第一介質(zhì)層150。如下文所述，該鰭片基體用于在后續(xù)步驟中形成準(zhǔn)納米線晶體管的鰭片。刻蝕工藝有多種選擇，例如可以采用離子體刻蝕等。
[0057]在其他實(shí)施例中，也可以不形成第一介質(zhì)層150和第三介質(zhì)層140。
[0058]執(zhí)行步驟S103，在鰭片基體的兩側(cè)形成源漏區(qū)。在本具體實(shí)施例中，在鰭片基體的長度方向上的兩側(cè)形成源漏區(qū)110，并在源漏區(qū)上覆蓋第二介質(zhì)層160，第二介質(zhì)層的材料不同于第一介質(zhì)層。在上述刻蝕步驟后，在所述SOI襯底的SOI層130上進(jìn)行外延生長，形成源漏區(qū)110。所述源漏區(qū)110的高度略高于第三介質(zhì)層140的上表面。例如，源漏區(qū)110可以是應(yīng)力材料源漏區(qū)。例如，對于PMOS器件，所述源漏區(qū)110材料可為SigGex (X的取值范圍可為0.15?0.75，可以根據(jù)工藝需要靈活調(diào)節(jié)，如0.15,0.3,0.4,0.5或0.75，本文件內(nèi)未作特殊說明處，X的取值均與此相同，不再贅述);對于NMOS器件，所述源漏區(qū)110材料可為S1: C (C的原子數(shù)百分比可以為0.5%?2%，如0.5%、1%或2%，C的含量可以根據(jù)工藝需要靈活調(diào)節(jié)，本文件內(nèi)未作特殊說明處，C的原子數(shù)百分比均與此相同，不再贅述)。源漏區(qū)110可以在生長的過程中進(jìn)行原位摻雜，和/或可以對源漏區(qū)110進(jìn)行離子注入，并退火，以激活雜質(zhì)。對于PMOS器件，可以采用B進(jìn)行注入；對于NMOS器件，可以采用As或P進(jìn)行注入。所述應(yīng)力材料源漏區(qū)110可進(jìn)一步調(diào)節(jié)鰭片基體內(nèi)的應(yīng)力，從而可以調(diào)節(jié)后續(xù)將從轄片基體形成的轄片內(nèi)的應(yīng)力，以提聞轄片內(nèi)的溝道區(qū)中載流子的遷移率。[0059]之后可以在整個半導(dǎo)體結(jié)構(gòu)上形成第二介質(zhì)層160。第二介質(zhì)層160的材料不同于第一介質(zhì)層150。例如當(dāng)?shù)谝唤橘|(zhì)層150材料為是Si3N4時,第二介質(zhì)層160可以是氧化物層?？梢酝ㄟ^化學(xué)氣相沉積、高密度等離子體CVD、原子層淀積、等離子體增強(qiáng)原子層淀積、脈沖激光沉積或其他合適的方法形成第二介質(zhì)層160。第二介質(zhì)層160的材料可以是Si02。形成第二介質(zhì)層160之后執(zhí)行平坦化操作，停止于第一介質(zhì)層150上。如圖6所示，形成覆蓋源漏區(qū)110的第二介質(zhì)層160，其上表面與第一介質(zhì)層150上表面齊平。
[0060]在其他實(shí)施例中，也可以不形成第二介質(zhì)層160。
[0061]執(zhí)行步驟S104，由鰭片基體以及其下的SOI層形成準(zhǔn)納米線鰭片。在本具體實(shí)施例中，由鰭片基體以及其下的SOI層形成位于鰭片基體的長度方向上的兩側(cè)的源漏區(qū)110以及第二介質(zhì)層160構(gòu)成的凹陷中的沿所述長度方向延伸的準(zhǔn)納米線鰭片。例如，在半導(dǎo)體結(jié)構(gòu)上形成光刻膠200，例如可以采用旋涂、曝光顯影的方式進(jìn)行構(gòu)圖，將意圖形成鰭片的地方保護(hù)起來，如圖7所示。光刻膠層的材料可是烯類單體材料、含有疊氮醌類化合物的材料或聚乙烯月桂酸酯材料等。
[0062]以構(gòu)圖的光刻膠200為掩?？涛g第一介質(zhì)層150、第三介質(zhì)層140、第二娃層340、第二硅鍺層330、第一硅層320、第一硅鍺層310以及SOI層130，停止于BOX層120的上表面。之后去除光刻膠200，并去除其下的第一介質(zhì)層150，停止于第三介質(zhì)層140的上表面，如圖8、圖9、圖10所示。這樣形成了位于兩側(cè)的源漏區(qū)110以及第二介質(zhì)層160構(gòu)成的凹陷中的沿所述長度方向延伸的鰭結(jié)構(gòu)準(zhǔn)納米線晶體管的鰭片。
[0063]在本具體實(shí)施例中，還需要在凹陷中暴露的SOI層130和源漏區(qū)110的側(cè)壁上形成側(cè)墻210。在源漏區(qū)110兩側(cè)形成側(cè)墻210，如圖11、12和13所示。側(cè)墻210可以由氮化硅、氧化硅、氮氧化硅、碳化硅及其組合，和/或其他合適的材料形成。側(cè)墻210可以具有多層結(jié)構(gòu)。側(cè)墻210可以通過包括沉積刻蝕工藝形成，其厚度范圍可以是5nnTl0nm，例如5nm, 8nm, 10nm。側(cè)墻210至少高于源/漏區(qū)110。在鰭結(jié)構(gòu)上并未形成側(cè)墻210。
[0064]可選地，可以在形成側(cè)墻210后對所述鰭片進(jìn)行刻蝕，使其側(cè)壁的截面形成鋸齒形狀。例如，在SOI層的晶向?yàn)椤?00〉的情況下，可以通過控制鰭片基體的取向，并通過采用四甲基氫氧化銨(TMAH)或KOH對第一硅層320、第二硅層340以及SOI層130進(jìn)行濕法刻蝕。由于所述鰭片的結(jié)構(gòu)為依次排列的SOI層130、第一硅鍺層310、第一硅層320、第二硅鍺層330、第二硅層340和第三介質(zhì)層140。因此對硅層進(jìn)行刻蝕時，不刻蝕硅鍺層和第三介質(zhì)層140。由于刻蝕沿著各硅層的{111}晶面進(jìn)行刻蝕，因此最后會形成截面為鋸齒形狀的鰭片。鰭片的側(cè)壁處硅層表面的晶向?yàn)椤?11〉。
[0065]具有鋸齒形狀的截面的鰭片比普通的鰭片有更大的側(cè)壁面積，會使溝道區(qū)的寬度增加。
[0066]步驟S105，橫跨所述準(zhǔn)納米線鰭片形成柵堆疊。在本具體實(shí)施例中，在凹陷中形成覆蓋鰭結(jié)構(gòu)的柵介質(zhì)層220以及覆蓋柵介質(zhì)層220的柵金屬層230。形成覆蓋整個半導(dǎo)體結(jié)構(gòu)的柵介質(zhì)層220 (例如高k介質(zhì)層)；之后在柵介質(zhì)層220上沉積金屬層(例如開啟電壓調(diào)節(jié)金屬層)，形成柵金屬層230。并進(jìn)行平坦化，使所述凹陷中的金屬層230的上表面與第二介質(zhì)層160的上表面齊平，如圖15、圖16、圖17所示。凹陷區(qū)域以外的其他區(qū)域上的金屬層被去除。所述高k介質(zhì)例如可以是:HfA10N、HfSiAlON, HfTaAlON, HfTiAlON,HfON、HfSiON、HfTaON、HfTiON中的一種或其組合，優(yōu)選為Hf02。柵介質(zhì)層220的厚度可以為2nnT4nm,例如2nm、3nm或4nm?？梢圆捎脽嵫趸?、化學(xué)氣相沉積、原子層沉積等工藝來形成柵介質(zhì)層 220。柵金屬層可以是 TaN、TaC、TiN、TaAlN、TiAlN、MoAlN、TaTbN、TaErN、TaYbN、TaSiN, HfSiN, MoSiN, RuTax, NiTax 中的一種或其組合。
[0067]在其他實(shí)施例中也可以形成熱氧化的柵介質(zhì)層和多晶硅柵極。
[0068]本發(fā)明提供的準(zhǔn)納米線晶體管及其制造方法中，先形成源漏區(qū)，后形成準(zhǔn)納米線鰭片，可以很好地控制柵長特性，例如柵極長度和底部與頂部的對準(zhǔn)等。另外，本發(fā)明通過將高k柵介質(zhì)和金屬柵集成到鰭型準(zhǔn)納米線場效應(yīng)晶體管中，減小器件的短溝道效應(yīng)，進(jìn)而有助于提高半導(dǎo)體器件的性能。另外，取決于器件類型而形成的應(yīng)變的源漏區(qū)根據(jù)器件類型可以向準(zhǔn)納米線鰭片施加不同的應(yīng)力，從而增加溝道載流子的遷移率。
[0069]下面對本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)的優(yōu)選結(jié)構(gòu)進(jìn)行概述。
[0070]一種準(zhǔn)納米線晶體管，包括:
[0071]SOI襯底，包括SOI層130、BOX層120和基底層100 ；
[0072]鰭片，由SOI層130的一部分以及其上的至少一組硅/硅鍺疊層形成；
[0073]位于鰭片兩側(cè)在鰭片的寬度方向上延伸的源漏區(qū)110，所述鰭片位于延伸的源漏區(qū)形成的凹陷中，源漏區(qū)未與鰭片相連的部分上形成有側(cè)墻210 ；
[0074]柵介質(zhì)層 220，覆蓋所述鰭片；
[0075]柵金屬層230，覆蓋所述柵介質(zhì)層220。
[0076]此所述SOI襯底為三層結(jié)構(gòu)，分別是:基底層100、基底層100之上的BOX層120，以及覆蓋在BOX層120之上的SOI層130。其中，所述BOX層120的材料通常選用SiO2, BOX層120的厚度通常大于IOOnm ；S0I層130的材料是單晶硅、鍺或II1- V族化合物(如碳化硅、砷化鎵、砷化銦或磷化銦等)，本【具體實(shí)施方式】中選用的SOI襯底是具有Ultrathin (超薄)SOI層130的SOI襯底，因此該SOI層130的厚度范圍為5nnT20nm，例如5nm，13nm或20nmo
[0077]源漏區(qū)110位于SOI層130上，其高度略高于第三介質(zhì)層140的上表面。對于PMOS器件，所述源漏區(qū)110材料可為Si1-xGe^X的取值范圍可為0.15~0.75，可以根據(jù)工藝需要靈活調(diào)節(jié)，如0.15,0.3,0.4,0.5或0.75，本文件內(nèi)未作特殊說明處，X的取值均與此相同，不再贅述)；對于NMOS器件，所述源漏區(qū)110材料可為S1:C (C的原子數(shù)百分比可以為
0.5%~2%，如0.5%、1%或2%，C的含量可以根據(jù)工藝需要靈活調(diào)節(jié)，本文件內(nèi)未作特殊說明處，C的原子數(shù)百分比均與此相同，不再贅述)。應(yīng)力材料源漏區(qū)110可進(jìn)一步調(diào)節(jié)溝道區(qū)內(nèi)的應(yīng)力，以提高溝道區(qū)內(nèi)載流子的遷移率。
[0078]第二介質(zhì)層160位于源漏區(qū)110上，第二介質(zhì)層160的材料可以是Si02。
[0079]側(cè)墻210位于源漏區(qū)110兩側(cè)，用于將源/漏區(qū)110于之后形成的柵極隔離開，因此其高度至少高于源/漏區(qū)110的高度。側(cè)墻210可以由氮化硅、氧化硅、氮氧化硅、碳化硅及其組合，和/或其他合適的材料形成。側(cè)墻210可以具有多層結(jié)構(gòu)。側(cè)墻210的厚度范圍可以是5nm~10nm,例如5nm,8nm, 10nm。
[0080]鰭片包括SOI層130和位于其上方的第一娃鍺層310、第一娃層320、第二娃鍺層330、第二硅層340和薄氧層的第三介質(zhì)層140，所述鰭片截面為鋸齒形狀，即各硅層被沿著{111}面刻蝕。薄氧層的材料是Si02。其厚度在2nnT5nm之間，例如2nm,4nm,5nm。
[0081]第一硅鍺層310和第二硅鍺層330的厚度范圍均為f3nm。其中，鍺的含量為整個硅鍺材料的5%~10%。第一硅層320和第二硅層340的厚度范圍均為5~20nm。
[0082]柵介質(zhì)層220(例如高k介質(zhì)層)覆蓋所述鰭片。所述高k介質(zhì)例如可以是:HfA10N、HfSiAlON, HfTaAlON, HfTiAlON, HfON, HfSiON, HfTaON, HfTiON 中的一種或其組合，優(yōu)選為Η--2。柵介質(zhì)層220的厚度可以為2nnT4nm,例如2nm、3nm或4nm。
[0083]柵金屬層230 (例如開啟電壓調(diào)節(jié)金屬層)覆蓋BOX層120、側(cè)墻210和鰭片。柵金屬層 230 可以 TaN, TaC, TiN, TaAlN, TiAlN, MoAlN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN,MoSiN, RuTax^NiTax中的一種或其組合。
[0084]雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對這些實(shí)施例進(jìn)行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時，工藝步驟的次序可以變化。
[0085]此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或 步驟包含在其保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種準(zhǔn)納米線晶體管的制造方法，包括: a)提供SOI襯底，該SOI襯底包括基底層(100)，BOX層(120)和SOI層(130); b)在SOI層上形成鰭片基體，所述鰭片基體包括至少一組硅/硅鍺疊層； c)在鰭片基體的兩側(cè)形成源漏區(qū)(110)； d)由鰭片基體以及其下的SOI層形成準(zhǔn)納米線鰭片； e)橫跨所述準(zhǔn)納米線鰭片形成柵堆疊。
2.根據(jù)權(quán)利要求1所述的方法，其中，源漏區(qū)(110)為應(yīng)力材料源漏區(qū)。
3.根據(jù)權(quán)利要求1所述的方法，其中，步驟b)中通過沉積和刻蝕在SOI層上形成鰭片基體，并且在步驟c)中通過外延生長形成源漏區(qū)(110)。
4.根據(jù)權(quán)利要求3所述的方法，其中，步驟b)中的刻蝕在鰭片基體兩側(cè)的SOI層上停止或者去除鰭片基體兩側(cè)的一部分SOI層。
5.根據(jù)權(quán)利要求3所述的方法，其中當(dāng)鰭型場效應(yīng)晶體管為PMOS器件，源漏區(qū)(110)的材料為SiGe，Ge元素的比例在15% -75%的范圍內(nèi)。
6.根據(jù)權(quán)利要求3所述的方法，其中當(dāng)鰭型場效應(yīng)晶體管為NMOS器件， 源漏區(qū)(110)的材料為Si C，C元素的比例在0.5% -2%的范圍內(nèi)。
7.根據(jù)權(quán)利要求1所述的方法，其中， 步驟b)中鰭片基體上覆蓋有第一介質(zhì)層(150); 步驟c)在鰭片基體的長度方向上的兩側(cè)形成源漏區(qū)(110)，并在源漏區(qū)上覆蓋第二介質(zhì)層(160)，第二介質(zhì)層的材料不同于第一介質(zhì)層； 步驟d)中由鰭片基體以及其下的SOI層形成位于鰭片基體的長度方向上的兩側(cè)的源漏區(qū)(110)以及第二介質(zhì)層(160)構(gòu)成的凹陷中的沿所述長度方向延伸的準(zhǔn)納米線鰭片；并且在步驟e)之前包括 步驟f)在凹陷中暴露的SOI層(130)和源漏區(qū)(110)的側(cè)壁上形成側(cè)墻(210);并且步驟e)包括在凹陷中形成覆蓋準(zhǔn)納米線鰭片的柵介質(zhì)層(220)以及覆蓋柵介質(zhì)層的柵金屬層(230)。
8.根據(jù)權(quán)利要求7所述的方法，其中，鰭片基體和第一介質(zhì)層(150)之間還存在第三介質(zhì)層(140 )。
9.根據(jù)權(quán)利要求7所述的方法，其中，步驟d)包括， 在寬度方向上的特定位置覆蓋沿長度方向延伸的具有一定寬度的掩模； 去除鰭片基體未被掩模覆蓋的部分以及其下的SOI層直至露出BOX層(120)； 去除掩模，以及掩模之下的第一介質(zhì)層(150)。
10.根據(jù)權(quán)利要求1所述的方法，其中，柵堆疊中的柵介質(zhì)層(220)為高k介質(zhì)層，柵金屬層(230)包括開啟電壓調(diào)節(jié)金屬。
11.根據(jù)權(quán)利要求7所述的方法，其中，步驟e)包括， 沉積覆蓋整個半導(dǎo)體結(jié)構(gòu)的柵介質(zhì)層(220)； 沉積覆蓋柵介質(zhì)層(220)的柵金屬層(230)； 執(zhí)行平坦化操作去除凹陷以外的其他區(qū)域覆蓋的柵金屬層(230)。
12.根據(jù)權(quán)利要求7所述的方法，其中，步驟f)和步驟e)之間還包括，對鰭片的側(cè)壁進(jìn)行刻蝕，形成截面為鋸齒形的側(cè)壁。
13.根據(jù)權(quán)利要求12所述的方法，其中，SOI層的晶向?yàn)椤?00〉，其中通過控制鰭片基體的取向，并利用濕法刻蝕對鰭片的側(cè)壁進(jìn)行刻蝕，形成截面為鋸齒形的側(cè)壁。
14.一種準(zhǔn)納米線晶體管，包括: SOI襯底，包括SOI層(130)、BOX層(120)和基底層(100)； 鰭片，由SOI層(130)的一部分以及其上的至少一組硅/硅鍺疊層形成； 位于鰭片兩側(cè)在鰭片的寬度方向上延伸的源漏區(qū)(110)，所述鰭片位于延伸的源漏區(qū)形成的凹陷中，源漏區(qū)(110)未與鰭片相連的部分上形成有側(cè)墻(210); 柵介質(zhì)層(220)，覆蓋所述鰭片； 柵金屬層(230 )，覆蓋所述柵介質(zhì)層(220 )。
15.根據(jù)權(quán)利要求14所述的準(zhǔn)納米線晶體管，其中，所述鰭片頂部覆蓋有第三介質(zhì)層(140)。
16.根據(jù)權(quán)利要求14所述的準(zhǔn)納米線晶體管，其中，所述源/漏區(qū)(110)覆蓋有第二介質(zhì)層(160)。
17.根據(jù)權(quán)利要求12所述的準(zhǔn)納米線晶體管，其中，源漏區(qū)(110)為應(yīng)力材料源漏區(qū)。
18.根據(jù)權(quán)利要求17所述的準(zhǔn)納米線晶體管，其中當(dāng)準(zhǔn)納米線晶體管為PMOS器件，應(yīng)力材料源漏區(qū)(110)的材料為SiGe, Ge元素的比例在15% -75%的范圍內(nèi)。
19.根據(jù)權(quán)利要求14所述的準(zhǔn)納米線晶體管，其中當(dāng)準(zhǔn)納米線晶體管為NMOS器件，應(yīng)力材料源漏區(qū)(110)的材料為SiC，C元素的比例在0.5% -2%的范圍內(nèi)。
20.根據(jù)權(quán)利要求14所述的準(zhǔn)納米線晶體管，其中柵介質(zhì)層(220)為高k介質(zhì)層，柵金屬層(230)包括開啟電壓調(diào)節(jié)金屬。
21.根據(jù)權(quán)利要求14所述的準(zhǔn)納米線晶體管，其中，所述源漏區(qū)(110)高于所述鰭片。
22.根據(jù)權(quán)利要求14所述的準(zhǔn)納米線晶體管，其中，鰭片的側(cè)壁處硅層表面的晶向?yàn)椤?11〉。
【文檔編號】B82Y10/00GK103779226SQ201210407807
【公開日】2014年5月7日 申請日期:2012年10月23日 優(yōu)先權(quán)日:2012年10月23日
【發(fā)明者】朱慧瓏, 梁擎擎, 尹海洲, 駱志炯 申請人:中國科學(xué)院微電子研究所