專利名稱：用于向鐵路信標(biāo)進(jìn)行安全數(shù)據(jù)傳輸?shù)难b置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于向鐵路信標(biāo)進(jìn)行安全數(shù)據(jù)傳輸尤其是安全電報傳輸?shù)难b置。
背景技術(shù)：
眾所周知，鐵路信標(biāo)(法語中也稱為“balise”)被沿著鐵路線安裝，用于從沿著鐵路線行駛的車輛接收電磁啟動信號，并作為響應(yīng)產(chǎn)生向車輛傳輸?shù)暮嘘P(guān)于行駛和位置的信息的編碼響應(yīng)信號(電報)。
例如，該信息可以指示沿著從信標(biāo)位置下游的一段鐵路線的障礙物的存在。
信標(biāo)包括接收天線和發(fā)送天線，一般位于鐵路線的軌道之間，并被錨固到枕木上。
數(shù)據(jù)編碼和傳輸裝置(稱為“編碼器”)也被沿著鐵路線安裝，用于獲得關(guān)于鐵路線的狀態(tài)的現(xiàn)場信息，并向信標(biāo)發(fā)送根據(jù)輸入信號選擇的合適的電報。
對編碼器的輸入信號一般來自沿著鐵路線設(shè)置的并由預(yù)定的事件轉(zhuǎn)換的繼電器觸點(diǎn)，例如交通燈的紅-綠轉(zhuǎn)換、點(diǎn)操作等。
換句話說，信標(biāo)向沿著鐵路線行駛的車輛簡單地提供由編碼器選擇和傳輸?shù)睦^電器電報。
因此重要的是，發(fā)送給沿著給定的鐵路線段行駛的車輛的電報是完全可靠的，車輛的安全性便取決于這些電報。
因此，編碼器必須在根據(jù)鐵路線的狀態(tài)進(jìn)行的電報選擇和向信標(biāo)傳輸選擇的電報兩個方面確保出現(xiàn)的錯誤為可以忽略的程度。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供改進(jìn)的、更安全的、更可靠的電報選擇以及向信標(biāo)的傳輸。
按照本發(fā)明，提供一種用于向鐵路信標(biāo)進(jìn)行安全數(shù)據(jù)傳輸?shù)难b置，其特征在于包括彼此獨(dú)立的并電氣隔離的第一和第二電路部分，每個電路部分包括微處理器選擇級，用于接收關(guān)于鐵路線的一部分的狀態(tài)的信息信號，并用于產(chǎn)生被傳輸給信標(biāo)的至少一個電報；以及控制級，用于比較由所述第一和第二電路部分產(chǎn)生的電報，并用于啟動/禁止向所述信標(biāo)的數(shù)據(jù)傳輸；所述第一電路部分還包括傳輸啟動級，其在由所述控制級進(jìn)行的比較是成功的情況下，允許向所述信標(biāo)傳輸由所述第一電路部分產(chǎn)生的電報。


下面結(jié)合附圖以舉例方式說明本發(fā)明的非限制的實(shí)施例，其中圖1是按照本發(fā)明的數(shù)據(jù)傳輸裝置的方塊圖；圖2和圖3表示圖1的裝置的部件的細(xì)節(jié)。
具體實(shí)施例方式
參見圖1，按照本發(fā)明的數(shù)據(jù)傳輸裝置1包括在電氣上相互隔離并且相互獨(dú)立地并行操作的第一和第二電路部分1a和1b。
第一電路部分1a向信標(biāo)傳輸電報，而第二電路部分1b測試傳輸裝置1的正確的操作。更具體地說，在所示的例子中，數(shù)據(jù)傳輸裝置1控制4個信標(biāo)(BCN1，BCN2，BCN3，BCN4)，但是被控制的信標(biāo)的數(shù)量顯然可以不同于4個。
第一和第二電路部分1a，1b的每一個包括選擇級2a，2b，用于接收用已知方式產(chǎn)生的關(guān)于鐵路線的一部分(例如調(diào)車場，未示出)的狀態(tài)的輸入信號(INPUTS)，并用于相應(yīng)地產(chǎn)生合適的電報向每個信標(biāo)發(fā)送。
第一和第二電路部分1a，1b的每一個還包括控制級3a，3b，用于連續(xù)地確定數(shù)據(jù)傳輸裝置1的正確的操作，同時向信標(biāo)傳輸數(shù)據(jù)。
第一電路部分1a還包括被插在選擇級2a和控制級3a之間的快速切斷電路4，用于在故障情況下切斷向信標(biāo)的數(shù)據(jù)傳輸；以及傳輸級5，用于向信標(biāo)傳輸確認(rèn)的產(chǎn)生的電報。
更具體地說，每個選擇級2a，2b包括微處理器6a，6b；獲取電路7a，7b，用于獲取表示鐵路線的狀態(tài)的輸入信號；含有若干個先前設(shè)置的電報(由相繼的位限定)的電報存儲器8a，8b；以及RAM存儲器9a，9b。
獲取電路7a，7b彼此完全獨(dú)立地接收若干個并行的電流或電壓輸入信號。
每個微處理器6a，6b接收來自各自的獲取電路7a，7b的信號，并被連接到各自的電報存儲器8a，8b以及各自的RAM存儲器9a，9b。
更具體地說，RAM存儲器9a，9b被分成兩個存儲庫，即在物理上相互分開的工作存儲器和測試存儲器。
每個微處理器6a，6b的輸出通過串行傳輸通道10a，10b被連接到各自的控制級3a，3b。
控制級3a，3b包括一個輸入、四個輸出的多路分解器電路12a，12b，其接收由各自的微處理器6a，6b產(chǎn)生的信號，并接著產(chǎn)生4個輸出信號OUT1a/b，OUT2a/b，OUT3a/b，OUT4a/b，每個輸出信號用于控制各個信標(biāo)；以及比較電路14a，14b，用于逐位地接收和比較由第一和第二電路部分1a，1b產(chǎn)生的對應(yīng)的信號。
更具體地說，比較電路14a，14b進(jìn)行信號OUT1a和OUT1b、OUT2a和OUT2b、OUT3a和OUT3b以及OUT4a和OUT4b的逐位比較。
逐位比較的結(jié)果由比較電路14a，14b傳送到各自的微處理器6a，6b。
第一光隔離器16被插在多路分解器電路12a的輸出和比較電路14b的輸入之間以及多路分解器電路12b的輸出和比較電路14a的輸入之間，因此沒有從第一電路部分1a到第二電路部分1b的電信號的直接通路，因而它們被保持電隔離。
圖2表示比較電路14a，14b的結(jié)構(gòu)。
更具體地說，比較電路14a，14b分別包括4個異或邏輯門20a-20d，分別接收信號OUT1a和OUT1b，信號OUT2a和OUT2b，信號OUT3a和OUT3b以及信號OUT4a和OUT4b。
比較電路14a，14b還包括4個錯誤計數(shù)器21a-21d，以及4個錯誤位置檢測器22a-22d。每個錯誤計數(shù)器21a-21d被連接到各自的異或邏輯門20a-20d的輸出，并具有被連接到各自的錯誤位置檢測器22a-22d的輸入的輸出，其產(chǎn)生被傳輸?shù)礁髯缘奈⑻幚砥?a，6b的控制信號。
圖3表示被插入在微處理器6a的輸出和第一電路部分1a的多路分解器電路12a之間的快速切斷電路4的結(jié)構(gòu)。
快速驅(qū)動電路4包括第一和第二AND邏輯門30，31；OR邏輯門32；以及第一和第二閾值比較器33，34。
更具體地說，第一AND邏輯門30通過串行傳輸通路10a接收微處理器6a的輸出，以及由微處理器6b產(chǎn)生的第一啟動信號EN1；第二AND邏輯門31接收微處理器6a的輸出，以及也由微處理器6b產(chǎn)生的第二啟動信號EN2。OR邏輯門32接收第一和第二AND邏輯門30，31的輸出，并產(chǎn)生被傳輸?shù)蕉嗦贩纸馄麟娐?2a的輸入的信號。
第一和第二閾值比較器33，34分別被連接到第一和第二AND邏輯門30，31的輸出，并產(chǎn)生第一和第二比較信號C1，C2，該信號由微處理器6b讀取。更具體地說，第一和第二比較信號C1，C2是第一和第二AND邏輯門30，31的輸出分別和一個可變的閾值電壓比較的結(jié)果。
更具體地說，根據(jù)由微處理器6b發(fā)送的控制信號TSOG控制的開關(guān)35的狀態(tài)，閾值電壓可以取第一正值(VTH)或和第一值相反的第二負(fù)值(-VTH)。
位于第一電路部分1a的輸出的傳輸級5通過第二光隔離器17的插入接收多路分解器電路12a的輸出OUT1a，OUT2a，OUT3a，和OUT4a，并控制4個相應(yīng)的信標(biāo)。
數(shù)據(jù)傳輸裝置1還包括監(jiān)視器電路18，其通過用于保持微處理器6a，6b電絕緣的第三光隔離器19的插入接收來自每個微處理器6a，6b的啟動信號。
更具體地說，監(jiān)視器電路18對第二光隔離器17提供電源電壓Vdc。
數(shù)據(jù)傳輸裝置1按照下述操作第一和第二電路部分1a，1b(圖1)獨(dú)立地接收關(guān)于鐵路線的狀態(tài)的輸入信號。
更具體地說，獲取電路7a，7b向有關(guān)的微處理器6a，6b傳送輸入信號的電壓和電流值，并還可以獲得已知值的電壓，以測試獲取通路的正確的操作。
每個微處理器6a，6b訪問兩個在物理上分開的有關(guān)RAM存儲器9a，9b的(工作和測試)存儲庫。更具體地說，首先在第一存儲庫-工作存儲庫工作操作被進(jìn)行，同時在第二存儲庫-測試存儲庫被測試。一旦測試被完成，則工作存儲器區(qū)域便被在測試的第二存儲庫中復(fù)制，在第二存儲庫上進(jìn)行工作操作，并在第一存儲庫測試。換句話說，在工作操作中，兩個工作存儲庫被轉(zhuǎn)換，并且不間斷地連續(xù)地進(jìn)行工作-測試。
根據(jù)由各自的獲取電路7a，7b接收的數(shù)據(jù)，微處理器6a，6b根據(jù)預(yù)定的(已知的)內(nèi)部規(guī)則從電報存儲器8a，8b中選擇合適的電報。
更具體地說，根據(jù)輸入的數(shù)據(jù)，對于4個信標(biāo)的每一個，用已知的方式產(chǎn)生合適的電報TG1，TG2，TG3，和TG4，并由這4個電報TG1，TG2，TG3，和TG4形成總電報，其包括若干組連續(xù)的位，每組包括在不同的電報中具有對應(yīng)的位置的位。即，第一組位包括在電報TG1，TG2，TG3，和TG4中的第一位，第二組位包括在電報TG1，TG2，TG3，和TG4中的第二位，依此類推直到電報結(jié)束。
這樣形成的總電報以4倍于用于傳輸數(shù)據(jù)的頻率的傳輸速度通過串行傳輸通路10a，10b被傳輸?shù)叫艠?biāo)。
因而可以在一個TDM(時分多路傳輸)串行傳輸通路上控制幾個信標(biāo)(在所示的例子中為4個)，以向信標(biāo)進(jìn)行連續(xù)的數(shù)據(jù)傳輸。
在第一和第二微處理器6a，6b中的同步邏輯使用公共的時鐘信號同步在幾個傳輸通路10a，10b上的電報傳輸。
由微處理器6a，6b產(chǎn)生的總電報被各自的多路分解器電路12a，12b接收，其把每組中的不同的位傳送到各個輸出OUT1a/b，OUT2a/b，OUT3a/b，OUT4a/b，因此在每個輸出OUT1a/b，OUT2a/b，OUT3a/b，OUT4a/b構(gòu)成要被傳送給各個信標(biāo)的各個電報TG1，TG2，TG3，和TG4。
多路分解器電路12a，12b借助于和時鐘信號同步的順序邏輯進(jìn)行這個操作，借以通過串行傳輸通路10a，10b傳輸數(shù)據(jù)。
然后在輸出OUT1a/b，OUT2a/b，OUT3a/b，OUT4a/b的4個被重構(gòu)的電報被發(fā)送給比較電路14a，14b。
比較電路14a，14b對由第一電路部分1a傳輸?shù)碾妶骉G1，TG2，TG3，和TG4以及由第二電路部分1b傳輸?shù)碾妶骉G1，TG2，TG3，和TG4進(jìn)行逐位比較，以確定傳輸?shù)臄?shù)據(jù)的匹配。
實(shí)際上，在數(shù)據(jù)傳輸裝置1中沒有故障的情況下，由微處理器6a，6b根據(jù)相同的輸入信號獨(dú)立地產(chǎn)生的電報應(yīng)當(dāng)是匹配的。
更具體地說(圖2)，由兩個電路部分1a和1b產(chǎn)生的每個電報TG1，TG2，TG3，和TG4中相同位置的位在異或邏輯門20a-20d中被比較，如果比較的位具有相同的值，這些門則只產(chǎn)生低邏輯值。
來自異或邏輯門20a-20d的輸出信號被錯誤計數(shù)器21a-21d以及錯誤位置檢測器22a-22d接收，它們分別存儲檢測到的錯誤數(shù)量及其在傳輸?shù)碾妶笾械奈恢?。更具體地說，錯誤計數(shù)器21a-21d每當(dāng)其收到來自相關(guān)的異或門20a-20d的高邏輯信號時便使檢測到的錯誤的數(shù)量加一。
然后把在錯誤計數(shù)器21a-21d和錯誤位置檢測器22a-22d中存儲的數(shù)據(jù)以控制信號的形式傳送給各自的微處理器6a，6b，該控制信號表示存在數(shù)據(jù)傳輸錯誤，如果有的話。
更具體地說，每個微處理器6a，6b獨(dú)立地接收由比較電路14a，14b產(chǎn)生的控制信號。
如果沒有檢測到錯誤，則在多路分解器12a的4個輸出OUT1a，OUT2a，OUT3a，OUT4a的電報TG1，TG2，TG3，和TG4通過光隔離器17被傳送到傳輸級5，用于控制各個信標(biāo)。
允許輸出的數(shù)據(jù)通過的光隔離器17由監(jiān)視器電路18供給電壓Vdc，監(jiān)視器電路由來自微處理器6a，6b的啟動信號啟動。
與此相反，如果檢測到任何數(shù)據(jù)傳輸錯誤，則進(jìn)行下面的操作，以阻止錯誤的電報被傳送給信標(biāo)，因而阻止任何行駛著的車輛接收和編碼具有潛在的危險的信息-第一微處理器6a中斷通過串行傳輸通路10a進(jìn)行的數(shù)據(jù)傳輸；-兩個微處理器6a，6b中斷向監(jiān)視器電路18傳輸啟動信號，因而切斷光隔離器17的電源電壓Vdc，從而禁止電報傳送給輸出級5；以及-第二微處理器6b啟動快速切斷電路4，其切斷從微處理器6a的輸出到多路分解器電路12a的輸入的數(shù)據(jù)傳輸。
更具體地說(圖3)，快速切斷電路4的操作如下第二微處理器6b連續(xù)地向快速切斷電路4提供啟動信號EN1和EN2，該信號在傳輸裝置1正確操作的情況下，啟動通過AND邏輯門30(啟動信號EN1是高邏輯狀態(tài)，啟動信號EN2是低邏輯狀態(tài))或通過AND邏輯門31(啟動信號EN2是高邏輯狀態(tài)，啟動信號EN1是低邏輯狀態(tài))的數(shù)據(jù)傳輸。AND邏輯門30，31的輸出被連接到OR邏輯門32的輸入，從而數(shù)據(jù)在快速切斷電路的輸出連續(xù)地流動。
當(dāng)檢測到要求中斷數(shù)據(jù)傳輸?shù)腻e誤時，第二微處理器6b通過使啟動信號EN1，EN2具有低邏輯狀態(tài)來禁止兩個AND邏輯門30，31。
兩個輸入的AND邏輯門30，31的存在使得能夠在數(shù)據(jù)傳輸?shù)耐瑫r檢測快速切斷電路4的操作。
即，第二微處理器6b交替地啟動通過AND邏輯門30的傳輸和確定AND邏輯門31的輸出實(shí)際上被禁止，然后啟動AND邏輯門31的傳輸并確定AND邏輯門30的輸出實(shí)際上被禁止。
這些檢查由第二微處理器6b通過從比較器33，34獲得第一和第二比較信號C1，C2被進(jìn)行。
為此目的，微處理器6b被設(shè)計用于斷開開關(guān)35(通過控制信號TSOG)，因而改變比較器33，34的閾值，并檢查AND邏輯門30，31的輸出電平被禁止。
更具體地說，當(dāng)AND邏輯門30被禁止時，通過在其輸入的閾值電壓改變的同時讀取各自的比較器33的輸出C1進(jìn)行所述檢查。因此AND邏輯門30(被禁止的)的輸出呈一個參考值(例如0)，其被發(fā)送到比較器33的輸入，比較器33的第二個輸入接收正的或負(fù)的閾值電壓(VTH，-VTH)，因此可以通過簡單地確定在改變閾值電壓的同時比較器33的輸出的轉(zhuǎn)換來確定AND邏輯門30的輸出的實(shí)際的禁止。
可以應(yīng)用同樣的操作確定AND邏輯門31的實(shí)際的禁止。
數(shù)據(jù)傳輸裝置1在向信標(biāo)傳輸電報的同時還提供比較電路14a，14b，尤其是錯誤檢測和存儲電路的測試操作。
具體地說，微處理器6b在通過串行傳輸通路10b傳輸?shù)碾妶笾胁迦胍阎獢?shù)量的錯誤序列，該序列被插入在電報內(nèi)的預(yù)定位置。
這是可能的，因?yàn)?，?shí)際上發(fā)送給信標(biāo)的電報是由微處理器6a產(chǎn)生的并通過串行傳輸通路10a傳輸?shù)碾妶螅洳话e誤。
一旦在電報中的一個給定數(shù)量的位被傳輸，每個微處理器6a，6b便獨(dú)立地檢查編程的錯誤的數(shù)量和位置(在測試錯誤序列中)和實(shí)際上檢測到的錯誤的數(shù)量和位置是否匹配。
因而可以測試比較電路14a，14b的正確操作，并在檢測到的錯誤不匹配的情況下中斷電報傳輸。
由上面的說明可以清楚地看出本發(fā)明的優(yōu)點(diǎn)。
具體地說，使用兩個獨(dú)立的電氣隔離的電路部分用于獲取輸入信號并獨(dú)立地產(chǎn)生各個電報，并使用兩個獨(dú)立的比較電路用于比較并確保所產(chǎn)生的兩個電報匹配，可以大大提高對信標(biāo)的數(shù)據(jù)傳輸?shù)陌踩浴?br> 如果檢測到任何錯誤，按照本發(fā)明的數(shù)據(jù)傳輸裝置則提供盡可能快地中斷數(shù)據(jù)傳輸?shù)?種相互協(xié)同的方式-通過輸出串行通路中斷數(shù)據(jù)傳輸；-啟動快速切斷電路；以及-禁止監(jiān)視器電路，從而切斷輸出光隔離器的電源，因此切斷對信標(biāo)的數(shù)據(jù)傳輸。
此外，借助于合適的電路配置，本發(fā)明的數(shù)據(jù)傳輸裝置對其自身的操作進(jìn)行連續(xù)地測試而不中斷對信標(biāo)的數(shù)據(jù)傳輸。
更具體地說，其測試輸入信號獲取電路、微處理器RAM工作存儲器、比較和傳輸錯誤檢測電路以及快速切斷電路的操作。
顯然，不脫離在所附權(quán)利要求中限定的本發(fā)明的范圍，可以對這里說明的實(shí)施例加以改變。
具體地說，可以提供和所示的裝置不同的一種裝置用于根據(jù)鐵路線的狀態(tài)選擇要向信標(biāo)傳輸?shù)碾妶蟆?br> 在這種情況下，數(shù)據(jù)傳輸裝置可以直接地配備用于指示供傳輸?shù)碾妶笤陔妶蟠鎯ζ髦械奈恢玫闹羔槨?br> 雖然所述的實(shí)施例涉及用于控制4個信標(biāo)的傳輸裝置，但是通過簡單地使用不同的電子元件(例如具有更多個輸出的多路分解器電路)可以控制更多的信標(biāo)。
權(quán)利要求
1.一種用于向鐵路信標(biāo)進(jìn)行安全數(shù)據(jù)傳輸?shù)难b置(1)，其特征在于包括彼此獨(dú)立的并電氣隔離的第一和第二電路部分(1a，1b)，每個電路部分包括-微處理器(6a，6b)選擇級(2a，2b)，被配置用于接收關(guān)于鐵路線的一部分的狀態(tài)的信息信號，并用于產(chǎn)生至少一個電報以傳輸給信標(biāo)；以及-控制級(3a，3b)，被配置用于比較由所述第一和第二電路部分(1a，1b)產(chǎn)生的電報，以啟動/禁止向所述信標(biāo)的數(shù)據(jù)傳輸；所述第一電路部分(1a)還包括傳輸啟動級(4，5，17)，被配置在由所述控制級(3a，3b)進(jìn)行的比較是成功的情況下，允許向所述信標(biāo)傳輸由所述第一電路部分(a)產(chǎn)生的電報。
2.如權(quán)利要求1所述的裝置，其中所述傳輸啟動級(4，5，17)包括被插入在所述微處理器(6a)的輸出和所述第一電路部分(1a)的所述控制級(3a)之間的快速切斷電路(4)；所述快速切斷電路(4)在由所述控制級(3a，3b)進(jìn)行的比較不成功的情況下，阻止所述電報的通過。
3.如權(quán)利要求2所述的裝置，其中所述快速切斷電路(4)包括第一和第二AND邏輯門(30，31)，每個具有向其發(fā)送所述電報的第一輸入(10a)；每個AND邏輯門具有第二輸入，向其發(fā)送來自所述第二電路部分(3b)的所述微處理器(6b)的啟動信號(EN1，EN2)；所述快速切斷電路(4)還包括OR邏輯門(32)，其接收所述AND邏輯門(30，31)的輸出；在由所述控制級(3a，3b)進(jìn)行的比較不成功的情況下，兩個所述啟動信號(EN1，EN2)具有低的值。
4.如權(quán)利要求3所述的裝置，其中所述快速切斷電路(4)還包括第一和第二閾值比較器(33，34)，它們分別接收所述第一和第二AND邏輯門(30，31)的輸出，并且每個接收響應(yīng)由所述第二電路部分(3b)的微處理器(6b)產(chǎn)生的控制信號(TSOG)而改變的閾值電壓(VTH，-VTH)；所述第一和第二閾值比較器(33，34)產(chǎn)生各自的控制信號(C1，C2)，該控制信號被發(fā)送給所述第一電路部分(1a)的微處理器(6a)，以檢查所述快速切斷電路(4)的正確操作。
5.如前面任何一個權(quán)利要求所述的裝置，其中所述傳輸啟動級(4，5，17)包括被插入在所述第一電路部分(1a)的控制級(3a)和所述信標(biāo)之間的光隔離電路(17)；所述光隔離電路(17)和監(jiān)視電路(18)協(xié)同操作，所述監(jiān)視電路接收來自所述第一和第二電路部分(1a，1b)的微處理器(6a，6b)的信號，以在由所述控制級(3a，3b)進(jìn)行的比較不成功的情況下禁止所述光隔離電路(17)。
6.如前面任何一個權(quán)利要求所述的裝置，其中所述第一電路部分(1a)的所述微處理器(6a)在由所述控制級(3a，3b)進(jìn)行的比較不成功的情況下中斷所述電報的產(chǎn)生。
7.如前面任何一個權(quán)利要求所述的裝置，其中所述控制級(3a，3b)包括-至少一個異或邏輯門(20a-20d)，它們接收分別由第一和第二電路部分(1a，1b)的微處理器(6a，6b)產(chǎn)生的電報；-錯誤計數(shù)器(21a-21d)，具有被連接到所述異或邏輯門(20a-20d)的輸出的輸入；以及-錯誤位置檢測器(22a-22d)，具有被連接到所述錯誤計數(shù)器(21a-21d)的輸出的輸入，并產(chǎn)生被發(fā)送給各個微處理器(6a，6b)的控制信號。
8.如權(quán)利要求7所述的裝置，其中所述錯誤計數(shù)器(21a-21d)和所述錯誤位置檢測器(22a-22d)獲得用于檢查所述控制級(3a，3b)的正確操作的測試錯誤序列。
9.如權(quán)利要求8所述的裝置，其中所述測試錯誤序列在由所述第二電路部分(1b)的微處理器(6b)產(chǎn)生的電報中被產(chǎn)生。
10.如前面任何一個權(quán)利要求所述的裝置，其中每個所述選擇級(2a，2b)產(chǎn)生多個電報以傳輸給各個信標(biāo)；所述選擇級(2a，2b)形成包括多個由連續(xù)的位構(gòu)成的組的總電報，每個組包括多個位，所述多個位在不同的電報中具有對應(yīng)的位置；并且所述控制級(3a，3b)包括多路分解器電路(12a，12b)，其接收所述總電報，并把每組中的不同的位傳輸?shù)礁鱾€輸出(OUT1a/b，OUT2a/b，OUT3a/b，OUT4a/b)，從而各個電報在每個輸出(OUT1a/b，OUT2a/b，OUT3a/b，OUT4a/b)被重構(gòu)。
11.如權(quán)利要求10所述的裝置，其中快速切斷電路(4)被插入在所述微處理器(6a)的輸出和所述第一電路部分(1a)的所述多路分解器(12a)之間；所述快速切斷電路(4)在由所述控制級(3a，3b)進(jìn)行的比較不成功的情況下，阻止所述總電報的通過。
全文摘要
一種用于向鐵路信標(biāo)進(jìn)行安全數(shù)據(jù)傳輸?shù)难b置(1)，具有彼此獨(dú)立的并電氣隔離的第一和第二電路部分(1a，1b)，每個電路部分包括微處理器(6a，6b)選擇級(2a，2b)，被配置用于接收關(guān)于鐵路線的一部分的狀態(tài)的信息信號，并用于產(chǎn)生至少一個電報以傳輸給信標(biāo)；以及控制級(3a，3b)，被配置用于比較由所述第一和第二電路部分(1a，1b)產(chǎn)生的電報，以啟動/禁止向所述信標(biāo)的數(shù)據(jù)傳輸。所述第一電路部分(1a)還包括傳輸啟動級(4，5，17)，其在由所述控制級(3a，3b)進(jìn)行的比較是成功的情況下，允許向所述信標(biāo)傳輸由所述第一電路部分(a)產(chǎn)生的電報。
文檔編號B61L3/12GK1984806SQ200580021376
公開日2007年6月20日 申請日期2005年5月13日 優(yōu)先權(quán)日2004年5月14日
發(fā)明者毛里齊奧·菲茲, 毛羅·庫羅托 申請人:安薩爾多鐵路信號裝置股份公司